半导体器件和包括该半导体器件的半导体封装的制作方法

相关申请的交叉引用

本申请要求于2018年8月7日在韩国知识产权局提交的韩国专利申请第10-2018-0091643号的优先权，其公开内容通过引用整体并入本文。

本发明构思涉及半导体器件和包括该半导体器件的半导体封装。

背景技术：

半导体器件不断改进以减小其尺寸并提高其性能水平。在这方面，已经使用低介电常数绝缘膜来提供半导体器件的一种改进。

半导体器件可以在晶片级制造，其中在基板上一次形成多个器件，并且随后可以切割基板以将器件彼此分离。然后可以以芯片的形式封装各个半导体器件。然而，当切割基板时，可以对半导体器件施加物理应力。当在半导体器件中使用低介电常数绝缘膜时，应力可能引起设置在低介电常数绝缘膜下面的布线可能剥离的剥离现象。

技术实现要素：

根据本发明构思的一个方面，提供了半导体器件，该半导体器件包括：半导体芯片区域，包括半导体芯片和钝化膜的覆盖半导体芯片的第一部分；切割线区域，包括与钝化膜的第一部分邻接的钝化膜的第二部分、第一绝缘膜的在半导体器件的平面图中观察时横向突出超过钝化膜的第二部分的远端的部分、以及第一布线。第一绝缘膜的所述部分包括：在半导体器件的平面图中观察时沿着钝化膜的第二部分的远端的旁边设置的第一部分、以及从第一绝缘膜的第一部分横向向外突出的第二部分。而且，在半导体器件的平面图中观察时，第一布线从第一绝缘膜的第二部分横向向外突出。

根据本发明构思的另一方面，提供了半导体器件，该半导体器件具有半导体芯片区域和切割线区域，并且该半导体器件包括：构成半导体芯片的基板，该半导体芯片设置在半导体芯片区域中并且具有半导体芯片布线，并且基板延伸到切割线区域中；第一绝缘膜，设置在半导体芯片区域和切割线区域中；第一布线，在第一绝缘膜的上部处的切割线区域中；第二绝缘膜，设置在第一绝缘膜上，第二绝缘膜具有界定暴露基板的第一开口的第一区域、以及界定暴露第一布线的第二开口的第二区域；以及钝化膜，设置在第二绝缘膜上。钝化膜暴露第二绝缘膜的第一区域和第二绝缘膜的第二区域两者，并且第二绝缘膜的第一区域的宽度小于第二绝缘膜的第二区域的宽度。

根据本发明构思的另一方面，提供了半导体器件，该半导体器件包括：基板；集成电路组件，在基板中；下布线结构，设置在基板上；上布线结构，设置在下布线结构上；钝化层，设置在上布线结构上；以及连接端子，设置在钝化层的上表面处并且电连接到上布线结构的再分配布线。下布线结构包括下绝缘层和延伸穿过下绝缘层并且电连接到集成电路组件的布线，该布线包括设置在下绝缘层的上表面的外周部分处的导电布线元件。上布线结构包括：上绝缘层，该上绝缘层在其一侧具有第一区域并且具有仅在导电布线元件的一部分上从第一区域突出的突出件；以及再分配布线，延伸穿过上绝缘层并且电连接到下布线结构的布线。

根据本发明构思的其他方面，提供了半导体封装，该半导体封装具有根据上述任一方面的半导体器件，该半导体器件安装在半导体封装基板上并且电连接到该半导体封装基板。

附图说明

根据以下参考附图对本发明构思的示例的详细描述，本发明构思的以上和其他方面和特征将变得更加显而易见，附图中：

图1a是其上集成有根据本发明构思的半导体器件的基板的平面图；

图1b是根据本发明构思的半导体封装的示例的一部分的横截面图；

图2是图1b中所示的半导体封装的半导体器件的一部分的仰视图；

图3是图2的区域k的放大视图；

图4是沿图2的线a-a'截取的横截面图；

图5是沿图2的线b-b'截取的横截面图；

图6是其上集成有根据本发明构思的半导体器件的另一基板的平面图；

图7、图8、图9、图10和图11分别是半导体器件在其制造过程中的多横截面图，并且一起示出了根据本发明构思的制造半导体器件的方法的示例；

图12是在执行图7至图11的制造半导体器件的方法之后的图6中的区域j的放大视图；和

图13是图12的区域m的放大视图。

具体实施方式

在下文中，将参考图1a、图1b以及图2至图5描述根据本发明构思的半导体器件的示例和包括其的半导体封装。

图1a示出了基板100，半导体器件1100被集成在基板100上，即，在切割基板100以将半导体器件1100彼此分离之前。图1b示出了根据本发明构思的包括半导体器件1100之一的半导体封装1000。特别地，图1b是在沿着切割线sl切割图1a的基板100以将半导体器件彼此分离并且半导体器件之一被安装在半导体封装基板1200上之后的图1a的区域n的放大图。在图1b中，为了清楚说明，未示出模塑材料等。图2是图1b的半导体器件1100的仰视图，但是为了描述的目的，示出了当半导体封装1000相对于图1b所示的取向反转(如图4所示)时的平面图中的特征。在图2中，为清楚起见，仅示出了钝化膜117、第三绝缘膜115和第一布线元件124。图3是图2的区域k的放大图。图4是沿图2的线a-a'截取的横截面图。图5是沿图2的线b-b'截取的横截面图。

另外，注意，序数词“第一”、“第二”等用于简单地按照提及的顺序将相似的元件或特征(例如，绝缘膜)彼此区分开并且不是限制性的。因此，在本公开中的一个地方称为“第三”绝缘膜的绝缘膜可以以其他方式在本公开的另一个地方(例如权利要求中)被称为例如“第一”绝缘膜或“第二”绝缘膜。

参考图1a，基板100可以包括半导体芯片区域i和切割线区域ii。多个半导体芯片区域i可以被设置在基板100上。多个半导体芯片区域i中的每一个可以通过切割线区域ii彼此间隔开。

半导体芯片区域i可以包括半导体芯片布线(图4的105)、下布线结构(图4的121)、上布线结构(图4的122)和再布线层(图4的123)。

切割线区域ii可包括切割线sl。切割线sl可以是虚拟线，沿着该虚拟线切割基板100以单个化器件，其中一个器件是参考图1b和图2描述的半导体器件1100。

通过沿着切割线sl切割基板100而形成的半导体器件1100可以包括半导体芯片区域i的一部分和切割线区域ii的一部分。

参考图1b，根据本发明构思的半导体封装1000可以包括半导体封装基板1200和半导体器件1100。

半导体封装基板1200可以是例如印刷电路板(pcb)或陶瓷基板。半导体封装基板1200可以包括第一表面1200a和第二表面1200b。半导体封装基板1200的第一表面1200a和第二表面1200b可以彼此面对。半导体器件1100可以被安装在半导体封装基板1200的第一表面1200a上。多个外部连接端子1210可以被附接到半导体封装基板1200的第二表面1200b。

半导体封装基板1200和半导体器件1100可以经由连接端子101彼此电连接。连接端子101可以被插入在半导体封装基板1200的第一表面1200a和半导体器件1100之间。多个连接端子101可以电连接半导体封装基板1200和半导体器件1100。

外部连接端子1210可以将半导体封装1000电连接到外部装置。

连接端子101和外部连接端子1210可以是导电球或焊球，但是本发明构思不限于此。连接端子101和外部连接端子1210可以是例如导电凸块、导电垫片或引脚。因此，多个连接端子101或多个外部连接端子1210可以是球栅阵列(bga)或针栅阵列(pingridarray，pga)。

每个外部连接端子1210和相应的连接端子101可以经由第一焊盘1213、连接布线1215和第二焊盘1217彼此电连接。

第一焊盘1213可以被设置在半导体封装基板1200的第二表面1200b处。第二焊盘1217可以被设置在半导体封装基板1200的第一表面1200a处。尽管第一焊盘1213的下表面被示出为位于与半导体封装基板1200的第二表面1200b相同的平面中，但是本发明构思不限于此。另外，尽管第二焊盘1217的上表面被示出为位于与半导体封装基板1200的第一表面1200a相同的平面中，但是本发明构思不限于此。例如，第一焊盘1213的至少一部分可以从半导体封装基板1200的主体(绝缘体)的底表面突出和/或第二焊盘1217的至少一部分可以从半导体封装基板1200的主体(绝缘体)的上表面突出。

第一焊盘1213和第二焊盘1217可以通过连接布线1215彼此电连接。

第一焊盘1213、第二焊盘1217和连接布线1215可以包括导电材料。

参考图2至图5，根据本发明构思的半导体器件1100可以具有半导体芯片区域i和切割线区域ii。半导体芯片区域i和切割线区域ii可以与上面参考图1a和图1b描述的半导体芯片区域i和切割线区域ii的相应部分相对应。

半导体芯片区域i可以包括半导体芯片。此外，半导体芯片区域i可以包括钝化膜117的第一部分117a。钝化膜117的第一部分117a可以覆盖半导体芯片。除了形成在基板100上的半导体芯片的集成电路之外，半导体芯片还可以包括半导体芯片布线105、下布线121、上布线122和再分配布线123。

半导体芯片可以是存储器芯片、逻辑芯片等。在半导体芯片是逻辑芯片的情况下，考虑到封装的应用等，可以使用各种类型的逻辑电路。当半导体芯片是存储器芯片时，存储器芯片可以是非易失性存储器芯片。例如，存储器芯片可以是闪存芯片，例如nand闪存芯片或nor闪存芯片。然而，本发明构思不限于此。存储器芯片可以是相变随机存取存储器(pram)、磁阻随机存取存储器(mram)或电阻随机存取存储器(rram)。

切割线区域ii可以是沿着半导体芯片区域i的外周设置的区域。切割线区域ii可以包括钝化膜117的第二部分117b、第三绝缘膜115的第一部分115a、第三绝缘膜115的第二部分115b和第一布线元件124。

基板100可以具有堆叠有基底基板和外延层的结构，但是本发明构思不限于此。基板100可以包括硅基板、砷化镓基板、硅锗基板、陶瓷基板、石英基板、显示器玻璃基板等，并且可以是soi(绝缘体上硅或半导体)基板。在下文中，将使用硅基板作为示例。

如上所述，基板100可以包括半导体芯片区域i中的半导体芯片布线105。这里，半导体芯片布线105被示出并描述为金属布线，例如导电迹线，但是本发明构思不限于此。半导体芯片布线105可以是在基板100中形成的集成电路的晶体管、二极管等部分，或者仅仅是这种集成电路的一部分。例如，半导体芯片布线105可以是晶体管的栅电极或者晶体管的源极/漏极。

第一绝缘膜111可以被设置在基板100上。第一绝缘膜111可以被布置在半导体芯片区域i和切割线区域ii内。例如，第一绝缘膜111可以覆盖基板100的整个表面。

第一绝缘膜111可以包括低k介电材料，该低k介电材料的介电常数低于氧化硅膜的介电常数。第一绝缘膜111可以具有约1.0至3.0的介电常数，并且可以包括有机材料、无机材料和有机-无机混合材料中的至少一种。另外，第一绝缘膜111可以是多孔的或无孔的。第一绝缘膜111可以由例如掺杂有杂质的氧化物膜基材料或具有低介电常数(低k)的有机聚合物形成。

掺杂有杂质的氧化物膜基材料可以是例如氟掺杂氧化物(fsg)、碳掺杂氧化物、氧化硅、hsq(氢倍半硅氧烷；sio:h)、msq(甲基倍半硅氧烷；sio:ch3)、a-sioc(sioc:h)等。例如，具有低介电常数的有机聚合物可以是例如聚烯丙基醚树脂、环状氟树脂、硅氧烷共聚物、氟化聚烯丙基醚树脂、聚五氟苯乙烯、聚四氟苯乙烯树脂、氟化聚酰亚胺树脂、氟化聚萘氟化物、聚酰胺树脂等。

在附图中，第一绝缘膜111被示出为单个膜，但是本发明构思不限于此。例如，第一绝缘膜111可以包括沿竖直方向堆叠的绝缘膜、以及设置在沿竖直方向堆叠的绝缘膜之间的阻挡膜。阻挡膜可以包括绝缘材料，例如sin、sion、sic、sicn、sioch膜、sioc或siof。

下布线121可以被设置在第一绝缘膜111中。下布线121可以被设置在半导体芯片区域i中。下布线121包括导电材料。

下布线121可以被电连接到半导体芯片布线105。下布线121可以包括下布线层和插入在下布线层和半导体芯片布线105之间的下过孔。在附图中，下过孔的侧面被示出为具有竖直取向，但是本发明构思不限于此。而是，下过孔的侧面当然可以以任意倾斜度从半导体芯片布线105朝向下布线层延伸。

第二绝缘膜113可以被设置在第一绝缘膜111上。第二绝缘膜113可以被设置在半导体芯片区域i和切割线区域ii内。

第二绝缘膜113可以是例如高密度等离子体(hdp)氧化物膜。

上布线122可以被设置在第二绝缘膜113中。上布线122可以被设置在半导体芯片区域i中。

上布线122可以电连接再分配布线123和下布线121。上布线122可以包括上布线层和插入在上布线层和下布线121之间的上过孔。在附图中，上过孔的侧面被示出为具有竖直取向，但是本发明构思不限于此。而是，上过孔的侧面可以以任意倾斜度从下布线121朝向上布线层延伸。

第一布线元件124包括导电材料。第一布线元件124可以被设置在第二绝缘膜113中，并且可以是与上布线层相同的金属化层的一部分。第一布线元件124可以被设置在切割线区域ii中。第一布线元件124的至少一部分可以由第三绝缘膜115和插入膜131暴露。第一布线元件124可以被设置为从第三绝缘膜115的第二部分115b突出，即，在图2至图5所示的器件的平面图中观察时，第一布线元件124可以从第二部分115b横向向外延伸。这里，并且在下面的描述中，当一个元件被描述为“暴露”另一个元件时，应当理解，这样的描述意味着：在平面图中观察时，前者元件根本不覆盖或者不完全覆盖后者。

上布线122包括导电材料。第一绝缘膜111、第二绝缘膜113、下布线121、上布线122和第一布线元件124可以共同形成下布线(连接)结构。

插入膜131可以被设置在第二绝缘膜113上。插入膜131可以被设置在半导体芯片区域i和切割线区域ii内。插入膜131可以暴露上布线122的至少一部分。插入膜131可以暴露第一布线元件124的至少一部分。

插入膜131可以包括相对于第二绝缘膜113和第三绝缘膜115具有蚀刻选择性的绝缘材料。插入膜131可以是例如氮化硅膜或氮氧化硅膜。

第三绝缘膜115可以被设置在插入膜131上。第三绝缘膜115可以被设置在半导体芯片区域i和切割线区域ii内。第三绝缘膜115具有界定第一开口op1的第一区域115_1以及界定第二开口op2的第二区域115_2。此外，第三绝缘膜115可以包括第一部分115a、第二部分115b和第三部分115c。第三绝缘膜115的第一区域115_1可以仅包括第三绝缘膜115的第一部分115a。第三绝缘膜115的第二区域115_2可以包括第三绝缘膜115的第一部分115a的一部分和第二部分115b。

第三绝缘膜115的第一部分115a可以被设置在切割线区域ii中。当在平面图中观察时，第三绝缘膜115的第一部分115a可以从钝化膜117的远端117e突出。第三绝缘膜115的第一部分115a可以沿着钝化膜117的远端117e的旁边设置。也就是说，第三绝缘膜115的第一部分115a可以是第三绝缘膜115的沿着钝化膜117的周边设置的那部分。第三绝缘膜115的第一部分115a可以是第三绝缘膜115的不与钝化膜117重叠的那部分，即，第三绝缘膜115的第一部分115a的任何部分都不与钝化膜117的部分竖直并置。因此，第三绝缘膜115的第一部分115a可以由钝化膜117暴露。

第三绝缘膜115的第二部分115b可以是在切割线区域ii中从第一部分115a突出的突出件(tab)的形式。第三绝缘膜115的第二部分115b可以从第三绝缘膜115的第一部分115a突出。第三绝缘膜115的第二部分115b可以由钝化膜117暴露。第三绝缘膜115的第二部分115b也可以是第三绝缘膜115的不与钝化膜117重叠的部分。第三绝缘膜115的第二部分115b可以暴露第一布线元件124。

在一些示例中，在第三绝缘膜115的第二部分115b上不存在对准键。

第三绝缘膜115的第三部分115c可以被设置在半导体芯片区域i和切割线区域ii内。第三绝缘膜115的第三部分115c可以是第三绝缘膜115的与钝化膜117竖直并置的部分。

第三绝缘膜115可以包括与第二绝缘膜113的绝缘材料不同的绝缘材料。例如，第三绝缘膜115可以包括teos(正硅酸乙酯)。

再分配布线123可以被布置在半导体芯片区域i中。再分配布线123的一部分可以延伸到第三绝缘膜115的第三部分115c和插入膜131中。再分配布线123的其余部分可以被设置在第三绝缘膜115的第三部分115c上。再分配布线123可以电连接到上布线122。再分配布线123可以被设置在上布线122和连接端子101之间。

第三绝缘膜115和再分配布线123可以一起形成再分配布线层，并且可以被称为上布线(连接)结构。

再分配布线123的延伸到第三绝缘膜115的第三部分115c和插入膜131的部分的侧面被示出为具有竖直取向，但是本发明构思不限于此。而是，当从上布线122朝向钝化膜117延伸时，侧面可以具有任意倾斜度。

再分配布线123可以由选自由以下组成的组中的至少一种金属或金属合金形成：铜(cu)、铝(al)、镍(ni)、银(ag)、金(au)、铂(pt)、锡(sn)、铅(pb)、钛(ti)、铬(cr)、钯(pd)、铟(in)、锌(zn)和碳(c)。

保护膜133可以被设置在半导体芯片区域i和切割线区域ii内。保护膜133可以被设置在第三绝缘膜115的第三部分115c和再分配布线123上。保护膜133可以不延伸到第三绝缘膜115的第二部分115b。因此，保护膜133可以暴露第三绝缘膜115的第一部分115a和第二部分115b。保护膜133可以暴露再分配布线123的一部分。

保护膜133可以是例如氮化硅膜或氮氧化硅膜。

钝化膜117可以被设置在半导体芯片区域i和切割线区域ii内。钝化膜117可以被设置在保护膜133上。

钝化膜117可以包括第一部分117a和第二部分117b。钝化膜117的第一部分117a是钝化膜117的设置在半导体芯片区域i中的部分。钝化膜117的第二部分117b是钝化膜117的设置在切割线区域ii中的部分。钝化膜117的第二部分117b可以与钝化膜117的第一部分117a邻接。钝化膜117的第二部分117b可以暴露第三绝缘膜115的第一部分115a和第二部分115b。

钝化膜117的远端117e可以位于第三绝缘膜115上。在附图中，钝化膜117的远端117e被示出为具有竖直取向，即，从第三绝缘膜115的上表面115u竖直地延伸，但是本发明构思不限于此。而是，钝化膜117的远端117e可以具有任意倾斜度。

钝化膜117可以包括聚酰亚胺基材料，例如光敏聚酰亚胺(pspi)。

钝化膜117的上表面117u可以位于比第三绝缘膜115的上表面115u的水平高的水平处。此外，第三绝缘膜115的上表面115u可以被设置在比第一布线元件124的上表面124u的水平高的水平处。

第一开口op1可以被形成在切割线区域ii中。第一开口op1可以被形成在第三绝缘膜115的第一区域115_1中。

例如，第一开口op1的侧面可以由第三绝缘膜115的第一部分115a、插入膜131、第二绝缘膜113和第一绝缘膜111的表面限定。第一开口op1的底部可以由基板100的上表面限定。因此，第一开口op1可以通向基板100。

在附图中，第一开口op1的侧面被示出为相对于基板100竖直，但是本发明构思不限于此。而是，第一开口op1的侧面可以具有任意倾斜度。

第二开口op2可以被形成在切割线区域ii中。第二开口op2可以由第三绝缘膜115的第二区域115_2界定。

第二开口op2的侧面可以由第三绝缘膜115的第二部分115b和插入膜131的表面限定。第二开口op2的底部可以由第一布线元件124的上表面124u限定。因此，第二开口op2可以通向第一布线元件124。

在附图中，第二开口op2的侧面被示出为相对于基板100竖直，但是本发明构思不限于此。而是，第二开口op2的侧面可以具有任意倾斜度。

在图4和图5中，第一开口op1的底部可以位于比第二开口op2的底部的水平低的水平处。在这方面，突出件(第二部分115b)的侧面和第三绝缘膜115的第一区域115_1的端表面界定上绝缘层的侧面中的凹口，并且凹口是暴露(即通向)基板100的上表面的开口op1的上部。突出件(第二部分115b)的端表面界定暴露(即通向)第一布线元件124的一部分的第二开口op2的侧面。

第三绝缘膜115的第一区域115_1的宽度w1可以小于第三绝缘膜115的第二区域115_2的宽度w2。宽度w1可以是从钝化膜117的远端117e到第一开口op1的侧面测量的第一开口op1的尺寸。宽度w2可以是从钝化膜117的远端117e到第二开口op2的侧面测量的第二开口op2的尺寸。

因为第二宽度w2大于第一宽度w1，所以第一布线元件124的一部分被第三绝缘膜115的第二部分115b覆盖。在根据本发明构思的半导体器件和包括该半导体器件的半导体封装中，第三绝缘膜115的设置有第一布线元件124的部分(即，第三绝缘膜115的第二区域115_2)的宽度被设定为大于第三绝缘膜115的不存在第一布线元件124的部分(即，第三绝缘膜115的第一区域115_1)的宽度。因此，可以防止第一布线元件124从第二绝缘膜113剥离的现象。因此，可以提高半导体器件的良率。

连接端子101可以被设置在半导体芯片区域i中。连接端子101的一部分可以延伸到钝化膜117、保护膜133和再分配布线123中。连接端子101可以从钝化膜117的上表面117u突出。

半导体芯片布线105可以通过连接端子101电连接到半导体封装基板1200。

在上面的描述中，如图1a和图1b所示并且参考图2详细描述的器件的区域n的结构和特征可以被应用于半导体器件1100的另一个侧面或多于一个侧面。例如，第三绝缘膜115的第二部分115b不仅可以被形成在如图1a所示的器件的侧面上的区域n中，而且可以被形成在器件的面向切割线sl的另一侧面或至少其他一个侧面中。

在下文中，将参考图6至图13描述根据本发明构思的制造半导体器件的方法。为了简洁起见并且因为上面已经详细描述了可以通过该方法制造的根据本发明构思的半导体器件，所以将简化或省略对半导体器件的一些特征的描述。但是为了清楚起见，相同的附图标记用于表示根据本发明构思的半导体器件的相同特征。

图6示出了基板100，在基板100上集成了根据本发明构思的一些示例的半导体器件1100。图7至图11示出了根据本发明构思的制造半导体器件的方法中的中间步骤。图7至图11是沿与图6的线d-d'、线e-e'和线f-f'对应的方向截取的横截面图。

参考图6和7，可以提供其上形成有半导体芯片布线105的基板100。此外，第一绝缘膜111、第二绝缘膜113、插入膜131和第三绝缘膜115可以顺序堆叠在基板100上。第一绝缘膜111、第二绝缘膜113、插入膜131和第三绝缘膜115可以被形成在半导体芯片区域i和切割线区域ii内。

下布线121可以被形成在第一绝缘膜111上。上布线122和第一布线元件124可以被形成在第二绝缘膜113上。

下布线121和上布线122可以被形成在半导体芯片区域i中。第一布线元件124可以被形成在切割线区域ii中。

参考图8，可以在半导体芯片区域i中形成第一沟槽t1。例如，可以去除形成在半导体芯片区域i中的第三绝缘膜115的一部分和形成在半导体芯片区域i中的插入膜131的一部分。上布线122可以通过第一沟槽t1暴露。

参考图9，可以形成再分配布线123和保护膜133。

可以形成再分配布线123以填充第一沟槽t1。此外，再分配布线123也可以被形成在第三绝缘膜115的上表面上。再分配布线123可以被形成在半导体芯片区域i中。

保护膜133可以被形成在第三绝缘膜115上以覆盖再分配布线123。保护膜133可以被形成在半导体芯片区域i和切割线区域ii内。

参考图10，可以在切割线区域ii中形成第一开口op1和第二开口op2。

当去除形成在切割线区域ii中的保护膜133的一部分、第三绝缘膜115的一部分、插入膜131的一部分、第二绝缘膜113的一部分和第一绝缘膜111的一部分时，可以形成第一开口op1。第一开口op1可以被形成在切割线区域ii的不存在第一布线元件124的部分中。基板100可以通过第一开口op1暴露。

当去除形成在切割线区域ii中的保护膜133的一部分、第三绝缘膜115的一部分和插入膜131的一部分时，可以形成第二开口op2。第二开口op2可以被形成在切割线区域ii的形成有第一布线元件124的部分中。第一布线元件124可以通过第二开口op2暴露。

第一开口op1的上部的宽度w3可以大于第二开口op2的上部的宽度w4。第一开口op1的上部的宽度w3和第二开口op2的上部的宽度w4可以是在由保护膜133和第三绝缘膜115构成的结构的相对边界之间测量的尺寸。

参考图11，钝化膜117可以被形成在保护膜133上。钝化膜117可以包括第一部分117a和第二部分117b。

可以通过从半导体芯片区域i去除钝化膜117的第一部分117a的一部分、保护膜133的一部分和再分配布线123的一部分来形成第二沟槽t2。第二沟槽t2可以在后续工艺中容纳连接端子(图4中的101)。

在形成钝化膜117的第二部分117b的过程中，可以去除保护膜133的一部分。在形成钝化膜117的第二部分117b的过程中，可以限定第三绝缘膜115的第一部分115a、第二部分115b和第三部分115c。

例如，参考图10，形成在切割线区域ii中的保护膜133覆盖第三绝缘膜115的整个上表面。在形成钝化膜117的第二部分117b的过程中，去除切割线区域ii中的保护膜133的一部分，并且可以暴露第三绝缘膜115的一部分。

当从形成有第一开口op1的切割线区域ii中去除保护膜133的一部分时，可以暴露第三绝缘膜115的第一部分115a。

当在形成有第二开口op2的切割线区域ii中去除保护膜133的一部分时，可以暴露第三绝缘膜115的第一部分115a和第二部分115b。

第三绝缘膜115的与钝化膜117的第一部分117a重叠的部分可以被限定为第三绝缘膜115的第三部分115c。

图12是在执行图11的制造半导体器件的方法之后的图6的区域j的放大视图。图13是图12的区域m的放大视图。

参考图12和图13，第一开口op1可以被形成在第三绝缘膜115的第一区域115_1中。第二开口op2可以被形成在第三绝缘膜115的第二区域115_2中。

第三绝缘膜115的第一区域115_1的第一宽度w1可以小于第三绝缘膜115的第二区域115_2的第二宽度w2。第一开口op1的上部的宽度w3可以大于第二开口op2的上部的宽度w4。

第一布线元件124可以与第三绝缘膜115的第二部分115b重叠。

当沿着切割线sl切割基板100时，可以形成参考图2描述的半导体器件1100的示例。

尽管已经参考本发明构思的各种示例具体示出和描述了本发明构思，但是本领域普通技术人员将理解，在不脱离由所附权利要求限定的本发明构思的精神和范围的情况下，可以对其进行形式和细节上的各种改变。因此，应理解，当前示例在所有方面都被认为是说明性的而非限制性的，应参考所附权利要求而不是前述描述来指示本发明构思的范围。