载子注入控制快恢复二极管结构及制造方法与流程

相关申请案的交叉参考

本申请案主张2018年10月1日申请的序列号为62/739,820的美国临时申请案的权益。

本发明大体上涉及功率半导体装置，且更明确来说，涉及快恢复二极管结构。

背景技术：

可继续本段中描述的方法，但其不一定是先前构想或继续的方法。因此，除非另外指示，否则不应假设本段中描述的方法中的任何者仅凭借其包含于本段中而有资格作为现有技术。

每个绝缘栅极双极型晶体管(igbt)需要跨其集电极及发射极端子的快恢复二极管(frd)以处置电感开关类型应用(例如电动机控制)期间的电流传导。为了最小化frd的开关损耗且降低其电路噪声，frd应具有较短反向恢复时间、较低峰值反向恢复电流、较软恢复电流，且还应在摄氏150度到175度之间的结温度下操作。为了降低反向恢复峰值电流及缩短恢复时间，frd的少数载子寿命可通过使用金、铂或电子束辐照来减少。

少数载子寿命减少存在一些缺点，包含更多电压尖峰及振荡会在frd反向恢复期间生成；泄漏电流会在阻断阶段期间增加，尤其是在较高温度(例如摄氏150度及以上)下；且正向电压降(vf)还会由于少数载子寿命减少而增加。

技术实现要素：

提供此发明内容以引入呈简化形式的在下文具体实施方式中进一步描述的概念的选择。此发明内容不希望识别所主张标的物的关键或本质特征，也不希望用作确定所主张标的物的范围的辅助。

frd结构的各种实施例通过降低载子存储且在一些实施例中减少阳极的紧邻处的少数载子寿命(而非减少n区域中的少数载子寿命以避免寿命减少的不利影响)而控制电荷注入。

在一些实施例中，提供一种用于制造电荷注入受控(cic)快恢复二极管(frd)的方法，所述方法包括：通过外延生长在重掺杂半导体衬底的顶部上形成第一导电性类型的漂移区域，所述漂移区域支持阻断高电压且包括所述漂移区域的所述顶部区域上的缓冲器区域、轻掺杂中间区域及中等掺杂电荷存储区域；在所述漂移区域中形成具有在从2到6微米的范围内的深度的沟槽；将第二导电性类型的掺杂剂离子植入到所述沟槽中以用于形成所述第二导电性类型的屏蔽区域，所述屏蔽区域包括在所述第一导电性类型的所述缓冲器区域下方基本上横向伸展的深结；用具有轻掺杂第二导电性类型杂质的多晶硅环绕所述第一导电性类型的所述缓冲器区域填充所述沟槽；在将所述沟槽中的所述多晶硅平坦化之后，离子植入所述第二导电性类型的掺杂剂以界定轻掺杂阳极；沉积掺杂硼的磷硅酸盐玻璃层(bpsg)或磷硅酸盐玻璃层(psg)以用于界定接点；沉积多晶硅及用具有不同掺杂级的所述第二导电性类型掺杂剂离子植入以用于至少部分控制载子注入。

附图说明

在附图的图式中通过实例且非通过限制说明实施例，其中相似参考指示类似元件，且其中：

图1说明实例现有技术frd结构。

图2a、图2b说明本发明的实例frd结构的各种实施例。

图3展示实例frd结构实施例，其可实现从阴极及阳极区域两者的电荷注入控制。

图4a到图4i展示用于产生cicfrd结构的各种实施例的实例工艺流的方面。

图5a说明根据一些实施例的具有3um半间距的2d数值模拟的650vcicfrd横截面。

图5b说明曲线图，例如图5a中的实例中的结构的2d模拟正向电流及电压特性。

图5c说明曲线图，例如图5a中的frd结构的2d模拟击穿特性。

图5d说明曲线图，例如具有p+多晶si阳极及n缓冲器的功能的图5a中的实例frd结构的2d模拟归一化frd正向浓度。

图6a说明具有填充p+多晶si的沟槽作为阳极以控制载子注入的frd结构的另一实施例。

图6b说明具有填充p+多晶si的沟槽作为通过电介质侧壁间隔件横向隔离的阳极的frd结构的另一实施例。

图6c说明使用耗尽诱发的势垒(dib)frd实现电压阻断的frd结构的另一实例实施例。

图6d说明使用耗尽诱发的势垒实现电压阻断的另一实施例。

图7a及图7b展示根据各种实施例的cicfrd的边缘终止结构。

图8a到图8h说明根据各种实施例的具有多晶硅填充的沟槽以控制少数载子寿命的frd的4掩模工艺的各种步骤。

图8i说明根据实例实施例的具有p多晶硅填充的沟槽的混合肖特基(schottky)及结frd(hsjfrd)。

图9展示具有包含具有针对各种frd结构不同的掺杂浓度及厚度的片段的漂移区域的外延晶片横截面的实例。

图10a到图10f展示根据一些实施例的5掩模工艺的实例步骤。

具体实施方式

虽然本技术具有多不同形式的实施例，但在图中展示且将在本文中详细描述若干特定实施例，应理解，本发明应被视为本发明的原理的范例且不希望将本发明限于所说明的实施例。本文使用的术语是仅出于描述特定实施例的目的且不希望是本发明的限制。如本文使用，单数形式“一(a/an)”及“所述”希望同样也包含复数形式，除非上下文另外明确指示。应进一步理解，当术语“包括(comprises/comprising)”、及/或“包含(includes/including)”用于本说明书中时，指定存在所述特征、整数、步骤、操作、元件及/或组件，但不排除存在或添加一或多个其它特征、整数、步骤、操作、元件、组件及/或其群组。应理解，本文参考的相似或类似元件及/或组件可贯穿图式用相似参考字符识别。应进一步理解，若干图式仅是本发明的示意性表示。因而，为了使图像清晰起见，部分组件可从其实际尺度扭曲。

本发明涉及用于提供快恢复二极管结构以通过降低载子存储(而非减少少数载子寿命以避免寿命减少的不利影响)(在一些实施例中，除了阳极的紧邻处的局部少数载子寿命减少外)控制电荷注入的系统及方法的各种实施例。

图1说明实例现有技术frd结构100。在此实例中，结构100包含n+阴极、n型场停止或载子存储区域、支持阻断高电压的轻掺杂或本征区域及阳极区域的p+。电子辐照跨frd均匀地缩减载子寿命，这会显著增加vf同时加速frd的反向恢复。为了改进frd性能，还开发局部化寿命缩减技术，例如au、pt扩散、中子、he+及质子植入类型技术。

图2a、图2b及图3说明本发明的实例电荷注入控制(cic)frd结构的各种实施例。更明确来说，图2a展示实例多晶硅填充的沟槽类型frd结构200。图2b更明确地说明氧化物填充的沟槽类型frd结构210。图3展示识别为300的另一实例氧化物填充的沟槽类型frd结构。frd结构200、210及300可各自包含掺杂n缓冲器区域202(其在阳极侧处具有从1e17cm-3到2e14cm-3的浓度范围)、阳极侧上的p型结(而非p+)，且使用p+型掺杂多晶硅(图2a及2b中的204、图3中的304)作为从5e19cm-3到5e17cm-3的掺杂浓度范围的阳极。在各种实施例中，为了防止由于p-n结处的重n掺杂的低击穿电压，frd结构包含具有在从1e18cm-3到1e15cm-3范围内的掺杂浓度的更深p结，其环绕n缓冲器区域以将n缓冲器电荷横向且垂直地耗尽到较低电场且防止frd的过早击穿。

对于分别具有图2a及图2b中的阳极电荷注入控制(cic)结构200及210的frd，空穴浓度的注入可通过n缓冲器及p结的掺杂浓度以及阳极的掺杂浓度调整。图2a展示包含p多晶硅填充的沟槽的实例p多晶硅阳极cicfrd，其中在206处识别一个p多晶硅填充的沟槽。图2b展示具有氧化物填充的沟槽的实例p多晶硅阳极cicfrd，其中在208处识别一个氧化物填充的沟槽。

图3展示实例frd结构实施例，其可实现从阴极及阳极区域两者的电荷注入控制；针对较快二极管反向恢复时间及峰值电流，将p或p+多晶硅用于阳极以控制空穴注入水平及将具有在从5e18cm-3到1e20cm-3范围内的掺杂浓度的n+多晶硅或经溅镀n+硅用于阴极以控制电子注入水平而无需使用少数载子寿命缩短。图3展示具有含p多晶硅填充的沟槽(然而，沟槽可填充氧化物)的多晶硅或经溅镀n+硅阴极及阳极cicfrd的实例实施例。

图4a到图4i展示产生cicfrd结构的各种实施例的实例工艺流。

图4a说明针对实例多晶硅阴极cicfrd，工艺包含(在400处识别)在n+衬底上以nn-nn外延(epi)起始晶片。

图4a1说明针对实例多晶硅阳极cicfrd，工艺包含(在402处识别)在n+衬底上以n-nnepi起始晶片。

图4b说明根据各种实施例的实例掩模的工艺流的方面，所述工艺流包含：(在404处识别)针对n+nn-nn-晶片的深p结进行沟槽蚀刻；蚀刻2到3微米深及0.5到1微米宽的沟槽；包含高能量硼离子植入及驱动；及沉积氧化物及化学机械平坦化(cmp)氧化物以平坦化晶片表面。

图4b1说明根据各种实施例的实例掩模的工艺流的方面，所述工艺流包含：(在406处识别)针对n+nn-n-型晶片的深p结进行沟槽蚀刻；蚀刻2到3微米深及0.5到1微米宽的沟槽；包含高能量硼离子植入及驱动；沉积氧化物及cmp氧化物以平坦化晶片表面；及在无掩模的情况下进行高能量磷光体离子植入及驱动。

图4b2说明根据各种实施例的实例掩模的工艺流的方面，所述工艺流包含：(在408处识别)对深p结进行沟槽蚀刻；蚀刻2到3微米深及0.5到1微米宽的沟槽；包含高能量硼离子植入及驱动；沉积未掺杂多晶硅及蚀刻或cmp多晶硅以平坦化晶片表面；及在无掩模的情况下进行高能量磷光体离子植入及驱动。

图4c说明根据各种实施例的实例p阳极植入掩模的工艺流的方面，所述工艺流包含：(在410处识别)从终止区域阻断硼离子植入；及进行高能量硼离子植入及驱动。

图4d说明根据各种实施例的实例接点掩模的工艺流的方面，所述工艺流包含：(在412处识别)沉积掺杂硼的磷硅酸盐玻璃层(bpsg)或磷硅酸盐玻璃层(psg)；使用掩模敞开阴极接点窗；沉积多晶硅及用硼掺杂(例如，离子植入剂量的范围从1e13cm-2到5e15cm-2)；及激活多晶硅中的硼。

图4e说明根据各种实施例的实例金属掩模的工艺流的方面，所述工艺流包含：(在414处识别)沉积具有或不具有钛/氮化钛(ti/tin)缓冲器金属的铝：硅：铜(al：si：cu)合金；及使用此掩模蚀刻掉金属且接着蚀刻掉多晶硅。

图4f说明根据各种实施例的实例垫掩模的工艺流，所述工艺流包含：(在416处识别)沉积具有或不具有聚酰亚胺的钝化层；使用掩模从接合垫及切割道蚀刻掉包含聚酰亚胺的钝化层。

图4g说明根据各种实施例的工艺的方面，所述工艺包含：(在418处识别)针对在垫掩模之后的多晶硅阴极cicfrd的阳极电极形成，研磨晶片，如果n+衬底及沉积背侧金属钛：镍：银(ti：ni：ag)合金或金(au)以形成阳极电极。在各种实施例中，执行烧结以完成晶片的制造。如所属领域中众所周知，烧结可包含进行合金化处理，例如，在氮环境中在扩散罐内部进行摄氏400度金属合金化处理步骤以避免金属表面氧化。

图4g1说明根据各种实施例的工艺的方面，所述工艺包含：(在420处识别)针对在垫掩模之后的多晶硅阴极cicfrd的阴极电极形成，研磨晶片，如果n+衬底及沉积背侧金属ti/ni/ag或金以形成阴极电极；及具有用未掺杂多晶硅填充沟槽的最终结构。

图4h说明根据各种实施例的工艺的方面，所述工艺包含：(在422处识别)针对在晶片减薄及背侧蚀刻之后的多晶硅阳极及阴极cicfrd的阳极电极形成；沉积氧化物及从阳极接点的背侧蚀刻掉氧化物；沉积n+原位掺杂多晶si及沉积背侧金属ti/ni/ag或金以形成阳极电极。

图4i说明根据各种实施例的工艺的方面，所述工艺包含：(在424处识别)针对在晶片减薄及背侧蚀刻之后的多晶硅阳极及阴极cicfrd的阴极电极形成；沉积n+原位掺杂多晶si及沉积背侧金属ti/ni/ag或au(金)以形成阴极电极。

图5a以500说明包含根据一些实施例的具有3微米半间距的2d数值模拟的650vcicfrd横截面502、504及506的曲线图。

图5b说明曲线图508，例如图5a中的实例中的结构的2d模拟正向电流及电压特性。

图5c说明曲线图510，例如图5a中的frd结构的2d模拟击穿特性。

图5d以512说明包含曲线图514及516的曲线图，例如具有p+多晶si阳极及n缓冲器的功能的图5a中的实例frd结构的2d模拟归一化frd正向浓度。

图6a说明具有填充p+多晶si的沟槽作为阳极以控制载子注入的frd结构的另一实例实施例600。

在各种实施例中，代替晶体硅使用多晶硅作为阳极会降低p+多晶硅阳极附近的少数载子寿命。

图6b说明具有填充p+多晶si的沟槽作为通过电介质侧壁间隔件横向隔离的阳极的frd结构的另一实例实施例602。在一些实施例中，形成侧壁间隔件包含：在沟槽内部沉积或热生长氧化物；及在填充沟槽之前从沟槽的底部反应离子蚀刻(rie)蚀刻氧化物。

在各种实施例中，用p+多晶硅填充沟槽降低p+多晶硅及p阳极区域附近的少数载子寿命而不会增加frd在高电压阻断模式期间的泄漏，这是因为耗尽不会延伸到高度有缺陷的多晶硅区域，这是受p屏蔽件(垂直地)及p阳极保护。

图6c说明使用耗尽诱发的势垒(dib)frd实现高电压阻断的frd结构的另一实例实施例604。在此实例中，用p+多晶si填充沟槽，因为阳极通过电介质侧壁间隔件横向隔离。实例实施例604使用填充p+多晶si的沟槽作为阳极以注入电连接到阳极电极的空穴及n+区域。在跨阳极及阳极电极施加的零偏压电压下，针对此实例，在填充多晶si的沟槽的底部处的p阳极之间存在n漂移区域。针对此实例中的此完全耗尽的方面，结构像增强模式jfet那样起作用，其中：耗尽区域在连接到阳极电极及阴极电极的表面处的n+区域之间创建诱发的势垒、耗尽诱发的势垒(dib)以确保在反向偏置模式期间阻断高电压。根据此实例实施例，在正向偏压模式期间，多晶硅填充的沟槽的底部处的p阳极之间的耗尽宽度会缩减且jfet沟道接通从而允许来自阴极电极的电子将由连接到阳极电极的n+区域收集(除了注入到p阳极区域中的电极外)。在实例实施例中，一些电子远离p阳极转向n+区域的事实可最小化电子及空穴对(ehp)或仅p阳极区域的附近的电荷存储，这将减小frd的反向恢复期间的时间及峰值电流。

即使图6c展示具有侧壁电介质间隔件的填充p+多晶si的沟槽的实例，但dibfrd可通过用沟槽侧壁上的角度植入p区域取代电介质侧壁间隔件以防止耗尽区域以达到p+多晶硅来构造，如图6d中展示。

图6d说明使用耗尽诱发的势垒实现电压阻断的另一实施例606。在此实例实施例中，填充有p+多晶si的沟槽由p类型沟槽侧壁围封。

图7a及图7b分别展示根据各种实施例的cicfrd的边缘终止结构700及702。

图8a到图8h说明根据各种实施例的控制少数载子寿命的具有多晶硅填充的沟槽的frd的实例4掩模工艺800的各个步骤。图8a说明实例4掩模工艺包含：掩模1：沟槽掩模/p阳极植入；掩模2：接点掩模(氧化物沉积及接点开口)；掩模3：p+多晶硅/金属掩模；及掩模4：垫掩模(沉积sio2/si3n4及聚酰亚胺及垫开口)。

图8b说明实例掩模1，其是具有2到4微米深度及0.5到1.0微米宽沟槽的经由硬掩模(sio2/si3ni4)的沟槽掩模(有源frd区域)。在沟槽蚀刻之后，高能量硼可经植入以形成深p阳极。在此实例实施例中沟槽填充有未掺杂或p掺杂多晶si且被平坦化，其中移除了沟槽硬掩模。

图8c说明实例掩模1：沟槽掩模(终止区域)。在此实例过程中，存在经由硬掩模(sio2/si3ni4)形成的2到4微米深度及0.5到1.0微米宽沟槽；硼植入范围从1e12到2e13cm-2的剂量，具有范围从30kev高到2mev的多个能量级以形成深p区域；角度植入以掺杂沟槽侧壁p类型。沟槽可填充有未掺杂或p掺杂多晶si，以及平坦化及移除沟槽硬掩模。

图8d1展示图8a的实例掩模2，其是接点掩模(有源frd区域)。在此实例中，此包含根据一些实施例沉积bpsg及界定接点区域。

图8d2展示根据替代性实施例的图8a的实例掩模2，其是接点掩模(有源frd区域)。针对这些替代实施例，工艺包含：针对浅p阳极，沉积bpsg及界定接点区域，以及植入硼。

图8e展示根据一些实施例的是节点掩模(终止区域)的实例掩模2。针对图8e，工艺包含：沉积bpsg及界定接点区域。

图8f1说明根据一些实施例的是多晶硅/金属掩模(有源frd区域)的图8a的实例掩模3。针对图8f1中的实例，工艺包含沉积多晶si及植入硼作为阳极以控制空穴注入，加沉积金属及从经界定区域蚀刻掉金属及多晶si。

图8f2展示有源frd区域的替代性实施例的实例掩模3，多晶硅/金属掩模。针对图8f2中的实例，工艺包含沉积多晶si及植入硼作为阳极以控制空穴注入，及沉积金属及从经界定区域蚀刻掉金属及多晶si。

图8f3展示有源frd区域的另一替代性实施例的另一实例掩模3，多晶硅/金属掩模。针对图8f3中的实例，工艺包含用多晶si填充沟槽，在掩模1之后平坦化及植入硼作为阳极以控制空穴注入；沉积金属(al：si：cu)及蚀刻掉金属。

图8g说明实例掩模3，多晶硅/金属掩模(终止区域)。针对图8g中的实例，工艺包含：沉积多晶si及植入硼作为阳极，及沉积金属及从经界定区域蚀刻掉金属及多晶si。

图8h说明根据一些实施例的图8a的掩模4，钝化掩模(终止区域)。针对图8h中的实例钝化掩模，工艺包含沉积多晶si及植入硼作为阳极，及沉积金属及从经界定区域蚀刻掉金属及多晶si。

图8i说明根据实例实施例的具有p多晶硅填充的沟槽的混合肖特基(schottky)及结frd(hsjfrd)。针对图8i中的实例，根据各种实施例，工艺包含：在接点掩模在多晶硅填充的沟槽及n个缓冲器区域中敞开之后，植入在从1e11到5e12cm-2的范围内的硼剂量以调整肖特基势垒高度；沉积ti/tin/w或ti/ni类型肖特基金属；沉积金属(al：si：cu)及蚀刻掉金属，及4掩模工艺。

在各种实施例中，除了通过p+多晶si阳极掺杂、n+多晶si阴极及n缓冲器掺杂浓度控制空穴及电子注入外，局部化少数载子寿命降低可通过创建多晶硅填充的沟槽作为重新组合中心来实现。工艺流如在针对通过使用p多晶硅填充的沟槽类型的各种frd结构降低的少数载子寿命的图8a到8h中的实例中展示。根据各种实施例，局部化较低少数载子寿命的益处的一者是减小阳极区域的附近的载子存储及加速frd从接通状态到断开状态的反向恢复而不会增加高电压泄漏，这是因为耗尽不会延伸到具有降低的少数载子寿命的区域，换句话来说，多晶硅区域。

图9展示具有包含具有针对各种frd结构不同的掺杂浓度及厚度的片段的漂移区域的外延晶片横截面的实例。根据实例实施例，横截面可包含：0.5到2微米厚的具有在1e14cm-3到5e16cm-3范围内的掺杂的n缓冲器区域；n缓冲器与n存储区域之间的n漂移区域，含有具有从上部朝向n+衬底增加的掺杂级的两个或两个以上子区域。

图10a到图10f展示5掩模工艺的实例步骤。根据各种实施例，此实例5掩模工艺具有frd，其具有p+多晶si填充的沟槽及形成于有源frd区域中的n缓冲器区域但使其免于高电压终止区域以确保frd击穿发生于有源区域内，而非发生于高电压终止中。

图10a中的实例的5掩模工艺包含：掩模1：n缓冲器掩模；掩模2：沟槽掩模/p阳极植入；掩模3：接点掩模；掩模4：金属掩模；及掩模5：垫掩模。

图10b说明根据各种实施例的5掩模工艺的掩模1的工艺的方面。在图10b中的实例中，n缓冲器经由掩模1植入以阻断终止区域；通过磷光体植入具有2到4微米厚的具有从1e14cm-3到5e16cm-3范围内的掺杂的n缓冲器区域。

图10c说明根据各种实施例的5掩模工艺的掩模2的工艺的方面。在图10c中的实例中，掩模2是沟槽掩模(有源frd区域)。针对图10c中的实例掩模2，工艺包含经由硬掩模(sio2/si3ni4)形成2到4微米深度及0.5到1.0微米宽的沟槽；在沟槽蚀刻之后，植入高能量硼以形成深p阳极；及用掺杂多晶si掺杂沟槽及平坦化及移除沟槽硬掩模。

图10d说明根据各种实施例的5掩模工艺的掩模3的工艺的方面。在图10d中的实例中，掩模3是接点掩模(有源frd区域)。针对图10d中的实例掩模3，根据各种实施例，工艺包含沉积0.4到1.0微米厚bpsg；在沟槽蚀刻之后，植入高能量硼以形成深p阳极；经由掩模3界定接点开口；及在接点掩模、金属及垫工艺步骤完成之后进行这些步骤。

图10e说明根据各种实施例的5掩模工艺的掩模4的工艺的方面。在图10e中的实例中，掩模4是金属掩模(有源frd区域)。针对图10e中的实例掩模4，工艺包含沉积0.4到1.0微米厚的bpsg；在沟槽蚀刻之后，植入高能量硼以形成深p阳极；经由掩模3界定接点开口；及在接点掩模、金属及垫工艺步骤完成之后进行这些步骤。

图10f说明根据各种实施例的5掩模工艺的掩模5的工艺的方面。在图10f中的实例中，掩模5是垫掩模(hv终止区域)。针对图10f中的实例掩模5，工艺包含沉积0.5到1.0微米厚的sio2/si3n4及5到10微米厚的聚酰亚胺作为钝化层；经由掩模5界定垫；其中根据各种实施例终止将具有更多的浮动场环。

出于说明及描述的目的，呈现本发明的描述，但其不希望是详尽的或限于呈所揭示形式的本发明。所属领域的一般技术人员应明白未背离本发明的范围及精神的许多修改及变化。选定及描述示范性实施例以便最好地解释本发明的原理及其实际应用，且使所属领域的一般技术人员能够理解适合预期的特定用途的本发明的各种实施例的各种修改。