晶体管的制造方法及晶体管与流程

文档序号:19254298发布日期:2019-11-27 20:54阅读:来源:国知局

技术特征:

1.一种晶体管的制造方法,其特征在于,包括:

s1:提供一半导体衬底,在半导体衬底上包括由隔离结构隔离出的多个有源区,在有源区内形成阱结构,并在阱结构区域的半导体衬底表面形成多晶硅栅结构;

s2:进行侧墙工艺,在多晶硅栅结构的侧面形成侧墙,其中侧墙包括第一层侧墙和第二层侧墙,并形成第二层侧墙时的沉积工艺为空心阴离子镀沉积;

s3:进行轻掺杂漏注入工艺;

s4:去除第二层侧墙;

s5:进行源/漏注入工艺,在多晶硅栅结构的两侧形成晶体管的源区和漏区;

s6:去除多晶硅栅极,在多晶硅栅极的去除区域填充金属以形成金属栅极;以及

s7:形成将金属栅极、源区和漏区引出的金属互联结构,以形成半导体器件的晶体管。

2.根据权利要求1所述的晶体管的制造方法,其特征在于,多晶硅栅结构包括多晶硅栅极和位于多晶硅栅极表面的第一层掩膜层和第二层掩膜层。

3.根据权利要求2所述的晶体管的制造方法,其特征在于,第一层掩膜层的材质为氮化硅,第二次掩膜层的材质为氧化硅。

4.根据权利要求1所述的晶体管的制造方法,其特征在于,步骤s2为进行第一次沉积工艺以在半导体衬底表面形成一层介质层,进行第一次刻蚀工艺以形成第一层侧墙,然后进行空心阴离子镀沉积工艺以在半导体衬底表面再沉积一层介质层,然后进行第二次刻蚀工艺以形成第二层侧墙。

5.根据权利要求1所述的晶体管的制造方法,其特征在于,步骤s2为进行第一次沉积工艺以在半导体衬底表面形成一层介质层,然后进行空心阴离子镀沉积工艺以在半导体衬底表面再沉积一层介质层,然后进行刻蚀工艺以形成第一层侧墙和第二层侧墙。

6.根据权利要求1所述的晶体管的制造方法,其特征在于,第一层侧墙较第二层侧墙厚。

7.根据权利要求6所述的晶体管的制造方法,其特征在于,第一层侧墙约占第一层侧墙与第二层侧墙的厚度之和的70%。

8.根据权利要求1所述的晶体管的制造方法,其特征在于,形成第一层侧墙时的沉积工艺为化学气相沉积或原子层沉积。

9.根据权利要求1所述的晶体管的制造方法,其特征在于,在进行“步骤s3:进行轻掺杂漏注入工艺”之后去除第二层侧墙。

10.根据权利要求1所述的晶体管的制造方法,其特征在于,采用磷酸湿法工艺去除第二层侧墙。

11.根据权利要求1所述的晶体管的制造方法,其特征在于,第一层侧墙与第二层侧墙的材质为氮化硅。

12.一种晶体管,其特征在于,该晶体管根据权利要求1所述的晶体管的制造方法制造获得。

13.根据权利要求12所述的晶体管,其特征在于,位于晶体管的金属栅极两侧的侧墙的厚度小于晶体管的源/漏极到金属栅极之间的距离。


技术总结
本发明涉及晶体管的制造方法及晶体管,涉及半导体集成电路制造技术,在晶体管的侧墙的形成过程中,将侧墙分两次工艺形成,并使第二次形成的侧墙较易去除,在进行晶体管的轻掺杂漏注入工艺后去除第二次形成的侧墙,然后完成源/漏注入工艺、形成金属栅极以及形成金属互联结构而形成半导体器件中的晶体管,如此在不影响晶体管的期望的源漏极之间的距离,以及栅极到源漏极之间的距离的基础上,减小了由金属栅极和金属互联结构形成的金属电极与位于金属电极之间的介质层形成的电容值,因此可降低电子停留时间,提高组件的运作速度。

技术研发人员:何德彦;李镇全;刘立尧
受保护的技术使用者:上海华力集成电路制造有限公司
技术研发日:2019.08.22
技术公布日:2019.11.26
当前第2页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1