1.一种半导体存储元件的制造方法，其特征在于，所述方法包括：
在衬底上形成位线结构以及所述位线结构周侧的沟槽，所述衬底包括有源区，所述位线结构包括接触插塞，所述接触插塞与所述有源区连接；
在所述衬底和所述位线结构表面沉积第一隔离层，所述第一隔离层包括氮化硅和碳氮化硅；
通过湿法刻蚀工艺对所述第一隔离层进行减薄处理；
在所述衬底和所述位线结构表面形成第二隔离层；
在所述沟槽内填充第三隔离层；
在所述位线结构表面的第二隔离层上形成第四隔离层。
2.根据权利要求1所述的方法，其特征在于，所述在所述衬底和所述位线结构表面沉积第一隔离层，包括：
通过原子层沉积ald工艺在所述衬底和所述位线结构表面沉积所述氮化硅和所述碳氮化硅，形成所述第一隔离层。
3.根据权利要求2所述的方法，其特征在于，所述ald工艺的处理温度为550摄氏度至750摄氏度；
沉积所述第三隔离层的温度为450摄氏度至650摄氏度。
4.根据权利要求1至3任一所述的方法，其特征在于，所述在所述衬底和所述位线结构表面形成第二隔离层，包括：
通过氧化工艺在所述第一隔离层表面生成氮氧化硅和碳氮氧化硅，形成所述第二隔离层。
5.根据权利要求1至3任一所述的方法，其特征在于，所述在所述沟槽内填充第三隔离层包括：
在所述第二隔离层上沉积所述第三隔离层；
通过所述湿法刻蚀工艺清除除所述沟槽内的第三隔离层外，其它区域的所述第三隔离层。
6.根据权利要求5所述的方法，其特征在于，所述通过所述湿法刻蚀工艺清除除所述沟槽内的第三隔离层外，其它区域的所述第三隔离层，包括：
通过所述湿法刻蚀清除所述其它区域的第三隔离层，使所述沟槽内的第三隔离层的顶端不超过所述接触插塞的顶端。
7.根据权利要求5所述的方法，其特征在于，所述通过所述湿法刻蚀工艺清除除所述沟槽内的第三隔离层外，其它区域的所述第三隔离层，包括：
通过所述湿法刻蚀清除所述其它区域的第三隔离层，使所述沟槽内的第三隔离层的上表面沿所述位线结构的侧壁方向斜向下延伸。
8.根据权利要求7所述的方法，其特征在于，通过所述湿法刻蚀使所述上表面的上边缘高于所述接触插塞的顶端。
9.根据权利要求7所述的方法，其特征在于，所述衬底表面设置有绝缘图案；
通过所述湿法刻蚀使所述上表面的下边缘低于所述绝缘图案的上表面。
10.根据权利要求7所述的方法，其特征在于，所述衬底表面设置有绝缘图案；
通过所述湿法刻蚀使所述上表面的上边缘不超过所述接触插塞的顶端，且所述上表面的下边缘低于所述绝缘图案的上表面。
11.根据权利要求1至10任一所述的方法，其特征在于，所述在所述位线结构表面的第二隔离层上形成第四隔离层，包括：
在所述第二隔离层上沉积第四隔离层；
通过干法刻蚀工艺清除除所述位线结构表面的第二隔离层上的第四隔离层外，其它区域的第四隔离层。
12.一种半导体存储元件，其特征在于，包括：
衬底，所述衬底包括有源区；
位于所述衬底上的位线结构，所述位线结构由下而上依序包括接触插塞、导电图案和掩模图案，所述接触插塞与所述有源区连接，所述位线结构和所述衬底的表面依次形成有第一隔离层、第二隔离层以及第四隔离层，所述第一隔离层包括氮化硅和碳氮化硅；
设置于所述衬底表面且位于所述位线结构周侧的沟槽，所述沟槽内填充有第三隔离层。
13.根据权利要求12所述的半导体存储元件，其特征在于，所述第三隔离层的顶端不超过所述接触插塞的顶端。
14.根据权利要求12所述的半导体存储元件，其特征在于，所述第三隔离层的上表面沿所述位线结构的侧壁方向斜向下延伸。
15.根据权利要求14所述的半导体存储元件，其特征在于，所述上表面的上边缘高于所述接触插塞的顶端。
16.根据权利要求14所述的半导体存储元件，其特征在于，所述衬底表面设置有绝缘图案；
所述上表面的下边缘低于所述绝缘图案的上表面。
17.根据权利要求14所述的半导体存储元件，其特征在于，所述衬底表面设置有绝缘图案；
所述上表面的上边缘不超过所述接触插塞的顶端，且所述上表面的下边缘低于所述绝缘图案的上表面。
18.根据权利要求12至17任一所述的半导体存储元件，其特征在于，所述第二隔离层包括氮氧化硅和碳氮氧化硅。
19.根据权利要求12至17任一所述的半导体存储元件，其特征在于，所述第三隔离层包括氮化硅。
20.根据权利要求12至17任一所述的半导体存储器件，所述第四隔离层包括氧化物。