一种多层次融合的三维系统集成结构的制备方法与流程

本发明属于半导体封装技术领域，具体涉一种多层次融合的三维系统集成结构的制备方法。

背景技术：

随着系统集成芯片的规模越来越大，三维集成技术可有效的减小微系统产品的水平方向占据的电路板面积，同时减小了互连线长度，降低了信号延迟，使得系统具有小尺寸、高性能、低功耗的优点。

对于高复杂度的系统，例如若需将多种芯片（如cup、fpga、cpld、dsp、收发器、a/d和电源管理等）和器件（如电阻、电容等）采用单颗基于tsv技术的全部芯片和器件的集成，虽然可以提高互连密度，提高电路板面积利用率，从而提升了系统的功能集成密度。但其工艺技术复杂且不成熟，会造成良率很差。而采用传统由分立器件简单物理堆叠的平面二维集成pcb板级技术，会存在各种寄生问题，同时无法满足微系统产品的小型化、高性能和低功耗等要求。因此，通过结构设计，进行多层次融合的三维集成是有必要的。

对于高复杂度的系统，由于芯片和器件种类多、每种芯片和器件复杂度有不一样，且芯片和器件来自不同厂家，其工艺、材料、预留连接方式和凸点材质等各异，目前soc技术无法实现对如此多不同芯片和器件的单片集成；pop和sip技术虽可实现系统三维集成，但受限于工艺线宽、节距、布放容差、组装精度等，基于这两类三维集成技术的电子系统体积相对较大，难以满足小型化的实际需求；单层基于tsv的三维集成技术是目前集成密度最高的三维集成技术，虽可保证系统体积和重量等要求，但目前该集成能力有限，无法完成如此高复杂的系统三维集成的整体集成。

技术实现要素：

为此，本发明提供了一种多层次融合的三维系统集成结构的制备方法，包括如下步骤：

（1）制作n个基板；

（2）将各类电子器件焊接在步骤（1）所制作的n个基板上，得到n个二维集成封装结构；

（3）分别对n个二维集成封装结构进行测试；

（4）将对n个二维集成封装结构进行三维集成封装；

（5）对三维集成封装结构进行封帽。

所述步骤（1）制作n个基板上还分布有rdl层、tsv孔洞、凸点。

所述基板上还设置有空腔，以便将对应的电子器件安装在空腔中。

所述步骤（4）将对n个二维集成封装结构进行三维集成封装具体过程是：将n个二维集成封装结构分别通过tsv中填充金属实现芯片和器件与tsv转接板互连集成，通孔中填充金属实现芯片和器件与基板互连集成，然后通过凸点实现多层二维集成封装结构z向堆叠集成，制成多层次融合的三维集成电路结构。

所述基板的个数n大于等于2。

所述基板包括硅转接基板、陶瓷基板、有机基板。

本发明的有益效果：本发明提供的这种多层次融合的三维系统集成结构的制备方法，能够将高复杂度的系统，进行三维集成，不仅产品合格率高，而且节约成本，能够显著缩小芯片之间的互连尺寸，有利于保证高速数字信号传输的信号完整性，也有利于保证电源完整性，避免了pcb板级工艺技术无法满足小型化、高性能和低功耗等微系统性能要求的问题。通过合理三维布局，实现了由分立器件简单物理堆叠的平面二维集成转化为多层次三维集成有机融合的三维高密度系统集成，实现小体积、高可靠、工艺简单高效的高复杂度的系统。

以下将结合附图对本发明做进一步详细说明。

附图说明

图1是多层次融合的三维系统集成结构的制备的结构示意图一。

图2是多层次融合的三维系统集成结构的制备的结构示意图二。

图3是多层次融合的三维系统集成结构的制备的结构示意图三。

图4是多层次融合的三维系统集成结构的制备的结构示意图四。

图5是多层次融合的三维系统集成结构的制备的结构示意图五。

图6是多层次融合的三维系统集成结构的制备的结构示意图六。

图7是多层次融合的三维系统集成结构的制备的结构示意图七。

图8是多层次融合的三维系统集成结构的制备的结构示意图八。

图9是多层次融合的三维系统集成结构的制备的结构示意图九。

图10是多层次融合的三维系统集成结构的制备的结构示意图十。

具体实施方式

为进一步阐述本发明达成预定目的所采取的技术手段及功效，以下结合附图及实施例对本发明的具体实施方式、结构特征及其功效，详细说明如下。

实施例1

本实施例提供了一种多层次融合的三维系统集成结构的制备方法，包括如下步骤：

（1）制作n个基板；

（2）将各类电子器件焊接在步骤（1）所制作的n个基板上，得到n个二维集成封装结构；

（3）分别对n个二维集成封装结构进行测试；

（4）将对n个二维集成封装结构进行三维集成封装；

（5）对三维集成封装结构进行封帽。

所述步骤（1）制作n个基板上还分布有rdl层、tsv孔洞、凸点。

所述基板上还设置有空腔，以便将对应的电子器件安装在空腔中。

所述步骤（4）将对n个二维集成封装结构进行三维集成封装具体过程是：将n个二维集成封装结构分别通过tsv中填充金属实现芯片和器件与tsv转接板互连集成，通孔中填充金属实现芯片和器件与基板互连集成，然后通过凸点实现多层二维集成封装结构z向堆叠集成，制成多层次融合的三维集成电路结构。

所述基板的个数n大于等于2。

所述基板包括硅转接基板、陶瓷基板、有机基板。

综上所述，多层次融合的三维系统集成结构的制备方法，能够将高复杂度的系统，进行三维集成，不仅产品合格率高，而且节约成本，能够显著缩小芯片之间的互连尺寸，有利于保证高速数字信号传输的信号完整性，也有利于保证电源完整性，避免了pcb板级工艺技术无法满足小型化、高性能和低功耗等微系统性能要求的问题。通过合理三维布局，实现了由分立器件简单物理堆叠的平面二维集成转化为多层次三维集成有机融合的三维高密度系统集成，实现小体积、高可靠、工艺简单高效的高复杂度的系统。

实施例2

使用实施例1所示的多层次融合的三维系统集成结构的制备方法制作基本个数为4的4层融合的三维系统集成结构具体如下：

（1）根据裸芯片pad和凸点的分布、尺寸以及电连接性的设计要求，设计制造各种基板（如硅转接基板、陶瓷基板和有机基板等）；在硅转接板上制作无源器件（电阻和电容等），提高硅转接板的利用率和集成度；在基板上根据芯片的数量、尺寸、厚度和之间的相关性设计制造腔体；根据互连要求，设计制造再分布rdl层，tsv和凸点，见图1、图2、图3；

（2）将各类裸芯片（如fpga芯片、带有只与cpu交互的存储器的cpu、进行pop封装的多层sram存储器等）高精度倒扣焊在具有ipd的硅转接基板上；将只与cpu交互的存储器通过微凸点与cpu互连。解决目前cpu的速度很大程度上受限于存储器的带宽的问题，并有利于减小互联线的长度，寄生效应，从而满足cpu对数据传输速率的要求。而与fpga或cpu需要交互的存储类芯片（如本例中的sdram）采用pop技术，提高了硅转接板的利用率和集成度。形成单颗基于tsv技术的二维集成封装结构见图4；

（3）将信号通讯的相关芯片（如收发器、a/d等）和相应的阻容元器件芯片高精度安装在基板相应的凹槽中，进行填充后，开出pad位置，设计制造再分布rdl层，tsv和凸点，形成互连，形成单颗二维集成封装结构。将器件放置在腔体里面，可降低模块间的间距，有利于提高集成度；比通过压焊丝连接方式更能提高集成度；比通过在基板上开孔背面引出的连接方式工艺简单，成品率高，见图5；

（4）将芯片（如电源管理芯片）和器件（电阻和电容等）焊接在较薄的基板上，与再布线rdl层互连，形成芯片与系统的互连，形成单颗基于二维集成封装结构。由于这些芯片和器件处于三维集成电路的底层，如在本例中可以安装电源管理类芯片及相应的阻容器件，为三维集成电路中的其他芯片供电，有利于与热沉相连，易于散热；并将电源管理类芯片与其他高频芯片隔离开，可减小互扰，也有利于配置去耦合电容，见图6；

（5）对单颗基于tsv技术的二维集成封装结构进行测试检查，及时解决制造中的问题，可有效的提高成品率，见图7；

（6）将上述的二维集成封装结构分别通过tsv中填充金属实现芯片和器件与tsv转接板互连集成，通孔中填充金属实现芯片和器件与基板互连集成，然后通过凸点实现多颗二维集成封装结构z向堆叠集成，制成一种多层次融合的三维集成电路结构，见图8；

（7）进行封帽，制成一种多层次融合的三维集成电路，见图9、图10。

综上可见，采用多层次融合的三维集成电路集成工艺，可实现多系统由分立器件简单物理堆叠、由多个板级pcb模块通过固定螺钉等机械结构组装的产品形态向高密度单一集成模块产品形态的革新；并可大幅提升集成功能密度、大幅降低体积/重量/制造成本。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。