存储器件及包括其的电子设备的制作方法

相关申请的交叉引用

本申请要求于2018年12月19日提交的申请号为10-2018-0165557的韩国专利申请的优先权，其全部内容通过引用合并于此。

本公开的实施例总体而言涉及存储器件及包括该存储器件的电子设备，并且更具体地，涉及可变电阻存储器件及包括该可变电阻存储器件的电子设备。

背景技术：

诸如计算机、数码相机或智能电话的电子设备处理数据、包括存储系统。存储系统可以包括用于储存数据的存储器件和用于控制存储器件的控制器。

已经开发了各种存储器件以满足高性能、小型化和低功耗的需求。已经提出可变电阻存储器件作为下一代存储器件的示例。可变电阻存储器件可以具有根据施加到存储单元的电压或电流而改变的电阻状态，并且即使在电源关闭时也保持储存在存储单元中的电阻状态。

可变电阻存储器件的示例是相变随机存取存储器(pram)、磁性ram(mram)、电阻式ram(rram)、铁电ram(fram)、电熔丝等。

技术实现要素：

根据本公开的一方面，提供了一种包括存储器件的电子设备。该存储器件包括：第一存储单元，其被设置在分别在第一方向和第二方向上延伸的第一导电线和第二导电线的交叉点处；第二存储单元，其在第一方向上与第一存储单元间隔开第一距离；第三存储单元，其在第二方向上与第一存储单元间隔开第二距离；第一绝缘图案，其被设置在第一存储单元与第二存储单元之间，以及第二绝缘图案，其被设置在第一存储单元与第三存储单元之间。第二绝缘图案具有比第一绝缘图案低的导热率。

根据本公开的另一方面，提供了一种存储器件，其包括：多个第一导电线，所述多个第一导电线中的每个在第一方向上延伸；多个第二导电线，所述多个第二导电线中的每个在第二方向上延伸；多个存储单元，其被设置在多个第一导电线和多个第二导电线的相应交叉点处；多个第一绝缘图案，所述多个第一绝缘图案中的每个被设置在沿第一方向的相邻存储单元之间；以及多个第二绝缘图案，所述多个第二绝缘图案中的每个被设置在沿第二方向的相邻存储单元之间。第二绝缘图案具有比第一绝缘图案低的导热率。

附图说明

现在将在下文中参考附图更全面地描述各种实施例；然而，它们可以以不同的形式来体现，并且不应该被解释为限于本文中所阐述的实施例。相反，提供这些实施例是为了使本公开彻底和完整，并且将示例性实施例的范围完全传达给本领域技术人员。

在附图中，为了清楚示出，可以夸大尺寸。将要理解，当元件被称为在两个元件“之间”时，它可以是两个元件之间的唯一元件，或者也可以存在一个或更多个居间元件。相同的附图标记始终指代相同的元件。

图1a示出了根据一个实施例的电子设备并且图1b示出了根据另一个实施例的电子设备。

图2示出了根据本公开的一个实施例的存储器件。

图3示出了根据本公开的一个实施例的存储单元阵列。

图4是说明根据本公开的一个实施例的图3的存储单元阵列的立体图。

图5a是根据本公开的一个实施例的图4的存储单元阵列的第一平面图。图5b是根据本公开的一个实施例的图4的存储单元阵列的第二平面图。

图6a是根据一个实施例的沿图5a的线a-a'的存储器件的截面图。图6b是根据一个实施例的沿图5a的线b-b'的存储器件的截面图。图6c是根据一个实施例的沿图5b的线c-c'的存储器件的截面图。

图7a、图7b、图8a、图8b、图8c、图9a、图9b、图10a、图10b和图10c示出了根据本公开的一个实施例的存储器件的制造工艺。

图11a是根据本公开的一个实施例的存储单元阵列的第一平面图。图11b是根据本公开的一个实施例的存储单元阵列的第二平面图。

图12示出了根据本公开的一个实施例的存储系统。图13示出了根据本公开的另一个实施例的存储系统。

图14示出了根据本公开的一个实施例的计算系统。

具体实施方式

本公开的实施例可以进行各种修改并具有各种形状。因此，各种实施例被示出在附图中并且旨在在此详细描述。然而，本公开的实施例不应被解释为限于说明书中所描述的那些，而是包括不脱离本公开的精神和技术范围的所有改变、等同物或替代物。

虽然诸如“第一”和“第二”的术语可以被用于描述各种组件，但是这些组件不应被理解为限于上述术语。上述术语仅用于将一个组件与另一个组件区分开。例如，在不脱离本公开的权利的范围的情况下，第一组件可以被称为第二组件，并且同样地，第二组件可以被称为第一组件。

这些实施例涉及能够提高一个或更多个存储单元的操作可靠性的存储器件以及包括该存储器件的电子设备。

图1a和图1b分别示出了根据本公开的实施例的电子设备10和30。

参考图1a，电子设备10可以包括处理器、存储器控制器13、存储器件15、输入/输出(i/o)设备17和功能模块(或功能电路)20。

存储器控制器13可以在处理器11的控制下控制存储器件15的数据处理操作，例如，编程操作、读取操作、擦除操作等。在一个实施例中，存储器控制器13可以被实施为处理器11的一部分，或者被实施为与处理器11分开的芯片。

存储器件15可以是非易失性存储器件。例如，存储器件15可以是包括可变电阻器件的非易失性存储器件。

被编程到存储器件15的数据可以在处理器11和存储器控制器13的控制下经由i/o设备17输出。例如，i/o设备17可以包括显示设备、扬声器设备等。

i/o设备17可以被用于输入用于控制处理器11的操作的控制信号或者要由处理器11处理的数据。例如，i/o设备17可以包括触控板、计算机鼠标、定点设备、键区、键盘等。

功能模块20被配置为根据电子设备10的类型来执行一个或更多个特定功能。

在一个实施例中，电子设备10可以被实施为蜂窝电话、智能电话、个人数字助理(pda)或无线互联网设备。功能模块20可以包括通信模块(或通信电路)21，以将电子设备10连接到有线或无线通信网络，从而在它们之间传送控制信号或数据或这两者。

在一个实施例中，电子设备10可以是数码相机或数码摄像机。在其他实施例中，电子设备10可以是数码相机和数码摄像机中的任意一个所附接至的pc、笔记本电脑、移动通信终端等。功能模块20可以包括图像传感器23。图像传感器23将光学图像转换为数字图像信号，并将数字图像信号传送到处理器11和存储器控制器13。

电子设备10可以包括通信模块21和图像传感器23两者。

参考图1b，电子设备30可以被实施为存储卡(诸如pc卡、紧凑型闪存(cf)卡、智能媒体卡(sm或smc)、记忆棒、多媒体卡(mmc、rs-mmc或微型mmc)、安全数字卡(sd、迷你sd、微型sd或sdhc)或通用快闪储存器(ufs)。电子设备30可以包括卡接口31、存储器控制器33和存储器件35。

卡接口31可以根据主机host的协议来在主机host与存储器控制器33之间进行数据交换的交互(interface)。在一个实施例中，卡接口31可以包括能够支持由主机host使用的协议的硬件、嵌入在硬件中的软件以及信号传输方案中的一个或更多个。

存储器控制器33控制在存储器件35与卡接口31之间的数据传输。

存储器件35可以是非易失性存储器件。例如，存储器件35可以是使用可变电阻元件的非易失性存储器件。

本公开的这些实施例不限于上面分别参考图1a和图1b描述的电子设备10和30，并且可以包括各种电子设备，所述各种电子设备包括使用可变电阻元件的非易失性存储器件。

图1a的存储器件15和图1b的存储器件35中的每个可以包括图2、图3、图4、图5a、图5b、图6a、图6b和图6c中所示的一个或更多个结构。在下文中，将更详细地描述根据本公开的一个实施例的存储器件。

图2示出了根据本公开的一个实施例的存储器件100。

参考图2，存储器件100包括单元区域ca和外围区域pa。

单元区域ca包括存储单元阵列。存储单元阵列包括多个存储单元。在一个实施例中，存储单元阵列可以具有交叉点结构。交叉点结构包括彼此交叉的导电线和分别设置在导电线的交叉区域中的存储单元。单元区域ca可以包括设置在单层中的交叉点结构。可选地，单元区域ca可以包括具有分别设置在两层或更多层中的两个或更多个交叉点结构的三维存储单元阵列。

外围区域pa包括用于对存储单元阵列执行编程操作、读取操作等的逻辑电路。例如，外围区域pa可以包括列选择电路、行选择电路、感测放大电路和一个或更多个电压发生器。

图3示出了根据本公开的一个实施例的存储单元阵列110。

参考图3，存储单元阵列110可以包括在第一方向上延伸并且彼此间隔开的字线wl1至wl3。存储单元阵列110还可以包括在第二方向上延伸并与字线wl1至wl3交叉的位线bl1至bl4。图3中所示的字线wl1至wl3的数量(例如，3)和位线bl1至bl4的数量(例如，4)可以根据实施例而变化。

存储单元mc相应地形成在字线wl1至wl3和位线bl1至bl4的交叉区域中。每个存储单元mc可以包括选择器件(或选择层)se和可变电阻器件(或可变电阻层)vr。在图3所示的实施例中，选择器件se可以电连接到字线wl1至wl3中的对应一个和可变电阻器件vr。可变电阻器件vr可以电连接到位线bl1至bl4中的对应一个和选择器件se。然而，本公开的实施例不限于此。例如，选择器件se可以电连接到位线bl1至bl4中的对应一个和可变电阻器件vr，并且可变电阻器件vr可以电连接到字线wl1至wl3中的对应一个和选择器件se。

选择器件se可以根据施加至其的电压或电流的大小来控制电流的流动。选择器件se可以用各种元件(诸如mos晶体管、pn二极管和双向阈值开关(ots)器件)来实现。

可变电阻器件vr可以包括可变电阻层，该可变电阻层可以根据施加至其的电压或电流而具有不同的电阻状态。可变电阻器件vr可以包括用于各种非易失性存储器的材料，所述非易失性存储器诸如相变随机存取存储器(pram)、磁性ram(mram)、电阻式ram(rram)和铁电ram(fram)。

当将电压或电流施加至存储单元的可变电阻层以对存储单元执行特定操作时，可以将热量从存储单元传递到一个或更多个相邻存储单元。例如，当存储单元是对其执行复位编程操作的相变存储(pcm)单元时，来自存储单元中的编程区域的热扩散可能导致相邻pcm单元中的温度升高，并且这种情况可能被称为热扰动。在相邻pcm单元中的温度升高可以使漂移行为加速，从而增大阈值切换电压变化。因此，由从存储单元mc传递的热量引起的热干扰(thermaldisturbance)可能使相邻存储单元mc的操作可靠性劣化。具体地，当存储单元被密集地设置以提高存储单元mc的集成度时，相邻存储单元之间的距离减小，从而增大了热干扰的影响。

在本公开的实施例中，第一存储单元和第二存储单元在第一横向方向(例如，图4、图5a和图5b中的第一方向i)上彼此间隔开第一距离，并且第一存储单元和第三存储单元在第二横向方向(例如，图4、图5a和图5b中的第二方向ii)上彼此间隔开第二距离。在第二横向方向上布置的第一存储单元与第三存储单元之间的第一热阻(thermalresistance)以及在第一横向方向上布置的第一存储单元与第二存储单元之间的第二热阻可以被确定，以减小热干扰的影响。例如，当在第二横向方向上布置的第一存储单元与第三存储单元之间的第二距离比在第一横向方向上布置的第一存储单元与第二存储单元之间的第一距离短时，第一存储单元和第三存储单元更易受到由更短距离而引起的热干扰的影响。当第一绝缘图案填充第一存储单元与第三存储单元之间的空间时，在第一存储单元与第三存储单元之间的第一热阻包括第一绝缘图案的热阻。第一绝缘图案的热阻与第一绝缘图案的导热率成反比。因此，当填充在第一存储单元与第三存储单元之间的第一绝缘图案的导热率比填充在第一存储单元与第二存储单元之间的第二绝缘图案的导热率低时，在第一存储单元与第三存储单元之间的第一热阻可以等于或大于在第一存储单元与第二存储单元之间的第二热阻。结果，可以减少在第二横向方向上从第一存储单元传递到第三存储单元的热量，并且可以减小热干扰的影响，以提高存储单元mc的操作可靠性。

图4是示出根据一个实施例的图3中所示的存储单元阵列110的立体图。

参考图4，存储单元阵列110可以包括第一导电线111、第二导电线131、存储单元mc、第一绝缘图案141p和第二绝缘图案145p。为了说明的目的，在图4中省略了第一绝缘图案141p中的一些和第二绝缘图案145p的一些，以便更清楚地示出存储单元阵列110的存储单元mc的布置。在一个实施例中，第一导电线111可以用作字线(例如，图3的字线wl1至wl3)，而第二导电线131可以用作位线(例如，图3的位线bl1至bl4)。在另一个实施例中，第一导电线111可以用作位线，而第二导电线131可以用作字线。

第一导电线111和第二导电线131彼此交叉。例如，第一导电线111可以在第一方向i上延伸，而第二导电线131可以在与第一方向i交叉的第二方向ii上延伸。第二导电线131可以被设置在第一导电线111上方并且在第三方向iii上与第一导电线111间隔开给定距离。第三方向iii是垂直于由第一方向i和第二方向ii限定的平面的方向。

每对相邻的第一导电线111可以在第二方向ii上彼此间隔开第一距离d1，并且每个第一导电线111可以在第二方向ii上具有第一宽度w1。每对相邻的第二导电线131可以在第一方向i上彼此间隔开第二距离d2，并且每个第二导电线131在第一方向i上可以具有第二宽度w2。

在本公开的一个实施例中，第一距离d1或第一宽度w1或这两者可以被减小以增大存储单元mc的集成度。在这样的实施例中，第二距离d2可以长于第一距离d1，或者第二宽度w2可以宽于第一宽度w1，或者这两者都成立，从而保持第二导电线131和第二绝缘图案145p的临界尺寸足够大以解决在形成第二导电线131和第二绝缘图案145p的过程中的困难。

存储单元mc可以在第一导电线111和第二导电线131的相应交叉点处设置在第一导电线111与第二导电线131之间。相邻的存储单元mc可以在第一方向i上、或在第二方向ii上、或在第一方向i和第二方向ii上彼此间隔开。

在第二方向ii上的相邻存储单元mc之间的第三距离sb和在第一方向i上的相邻存储单元mc之间的第四距离sa分别与相邻的第一导电线111之间的第一距离d1和相邻的第二导电线131之间的第二距离d2相关。例如，当第二距离d2比第一距离d1长时，在第一方向i上的相邻存储单元mc彼此间隔开第四距离sa，该第四距离sa比在第二方向ii上的相邻存储单元mc之间的第三距离sb长。在第二方向ii上的每个存储单元mc的第三宽度wb和在第一方向i上的每个存储单元mc的第四宽度wa分别与每个第一导电线111的第一宽度w1和每个第二导电线131的第二宽度w2相关。例如，当第二宽度w2比第一宽度w1宽时，每个存储单元mc在第一方向i上的第四宽度wa比在第二方向ii上的第三宽度wb宽。

每个存储单元mc可以包括下电极121、选择器件层123、中间电极125、可变电阻层127和上电极129，它们被层叠在第一导电线111的对应一个与第二导电线131的对应一个之间。在一个实施例中，可以省略下电极121、中间电极125和上电极129中的一个或更多个。

第一绝缘图案141p中的每个可以在第三方向iii上延伸，以填充在第二方向ii上相邻的存储单元mc的侧壁之间的空间，并且填充相邻的第一导电线111的部分的侧壁之间的空间。例如，当在第三方向iii上观看时，相邻的第一导电线111的这些部分分别基本上与相邻的存储单元mc重叠。

第二绝缘图案145p中的每个可以延伸以填充在第一方向i上相邻的第二导电线131的侧壁之间的空间，填充在第一方向i上相邻的存储单元mc的侧壁之间的空间，以及填充在第一方向i上相邻的第一绝缘图案141p之间的空间。第二绝缘图案145p中的每个可以在第二方向ii上延伸。

在图4所示的实施例中，在第二方向ii上的相邻存储单元mc之间的第三距离sb比在第一方向i上相邻的存储单元mc之间的第四距离sa短。在这样的实施例中，第一绝缘图案141p的导热率低于第二绝缘图案145p的导热率。

在第二方向ii上的相邻存储单元mc被布置在比在第一方向i上的相邻存储单元mc之间的第四距离sa短的第三距离sb处，并且因此在第二方向上的热干扰的影响ii可以大于在第一方向i上的热干扰的影响。根据图4的实施例，与第二绝缘图案145p的设置位置相比，具有相对低的导热率的第一绝缘图案141p中的每个被设置在沿第二方向ii相邻的存储单元mc之间。因此，与当第一绝缘图案141与第二绝缘图案145p具有相同的导热率时相比，在第二方向ii上的相邻存储单元mc之间的第一热阻增大。例如，在第二方向ii上相邻的存储单元mc之间的第一热阻可以等于或大于在第一方向上相邻的存储单元mc之间的第二热阻。因此，在从每个存储单元mc产生热量之后，可以减少在第二方向ii上传递的热量，从而减小在第二方向ii上相邻的存储单元mc之间的热干扰的影响。

在图4的实施例中，从每个存储单元mc产生的热量的一部分经由第二绝缘图案145p中的对应一个而在第一方向i上相邻的存储单元mc之间传递，所述第二绝缘图案145p的导热率高于第一绝缘图案141p的导热率。根据图4的实施例，在第一方向i上的相邻存储单元mc彼此间隔开比第三距离sb长的第四距离sa。在第一方向上相邻的存储单元mc之间的第二热阻与第四距离sa成比例，并且因此第二热阻相对较大。第二导电线131和第二绝缘图案145p的临界尺寸(例如，第四距离sa)相对较大，并且因此可以相对容易地形成第二导电线131和第二绝缘图案145p。因此，在解决了形成第二导电线131和第二绝缘图案145p的过程中的困难的同时，在第一方向i上相邻的相邻存储单元mc之间的热干扰的影响保持相对较小。

图5a和图5b是各自示出了根据本公开的一个实施例的图4中所示的存储单元阵列110的平面图。

图5a示出了第一导电线111和第二导电线131的布局。参考图5a，第一导电线111和第二导电线131彼此交叉。尽管在图4的实施例中第二导电线131被设置在第一导电线111上方，但是本公开的实施例不限于此。例如，第一导电线111可以被设置在第二导电线131上方并且在第三方向iii上与第二导电线131间隔开。

图5b示出了第一绝缘图案141p和第二绝缘图案145p的布局。

存储单元mc被相应地设置在图5a中所示的第一导电线111和第二导电线131的交叉点处。在第一方向i上布置的存储单元mc可以限定存储行。在第二方向ii上布置的存储单元mc可以限定存储列。也就是说，第一方向i可以被限定为行方向，而第二方向ii可以被限定为列方向。在同一存储行中所包括的存储单元mc可以共同连接到图5a中所示的第一导电线111中的一个。在同一存储列中所包括的存储单元mc可以共同连接到图5a中所示的第二导电线131中的一个。

在一个实施例中，第一绝缘图案141p被布置成在第一方向i和第二方向ii上彼此间隔开。在第一方向i上布置的第一绝缘图案141p可以限定行图案。在第二方向ii上布置的第一绝缘图案141p可以限定列图案。

第二绝缘图案145p中的每个在第二方向ii上延伸，并且相邻的第二绝缘图案145p在第一方向i上彼此间隔开给定距离(例如，图4中的第二宽度w2)。

第一绝缘图案141p的列图案和存储单元mc的存储列在第一方向i上被设置在相邻的第二绝缘图案145p之间。存储单元mc中的每个在第二方向上ii被设置在相邻的第一绝缘图案141p之间。也就是说，在存储列中的存储单元mc和在对应的列图案中的第一绝缘图案141p在第二方向ii上交替设置。在一个实施例中，在第二方向ii上交替设置的存储单元mc和第一绝缘图案141p各自在第一方向i上具有基本相同的宽度。例如，从存储单元mc和第一绝缘图案141p选择的任一对在第一方向i上的宽度之间的差值等于或小于存储单元mc和第一绝缘图案141p的平均宽度的0.1％、0.3％、0.5％、1％、3％和5％。

根据本公开的一个实施例，在第一方向i上相邻的第二绝缘图案145p可以彼此间隔开比在第二方向ii上相邻的第一绝缘图案141p之间的距离长的距离。根据本公开的一个实施例，在第一方向i上的每个第二绝缘图案145p的宽度可以比第二方向ii上的每个第一绝缘图案141p的宽度宽。

图6a至图6c是示出包括图4中所示的存储单元阵列110的存储器件615的截面图。

参考图6a至图6c，存储器件615包括单元区域ca(例如，图2中的单元区域ca)和外围区域pa(例如，图2中的外围区域pa)。单元区域ca可以包括图4、图5a和图5b中所示的存储单元阵列110。

图6a中所示的单元区域ca的截面图是沿图5a的线a-a'截取的图4的存储单元阵列110的截面图，图6b中所示的单元区域ca的截面图是沿图5a的线b-b'截取的存储单元阵列110的截面图，并且图6c中所示的单元区域ca的截面图是沿图5b的线c-c'截取的存储单元阵列110的截面图。在下文中，为简洁起见，将省略与上面参考图4、图5a和图5b描述的那些特征相类似的一些特征的详细描述。

参考图6a至图6c，第一导电线111、存储单元mc和第二导电线131可以被设置在衬底101的单元区域ca上。

衬底101可以包括外围电路(未示出)，所述外围电路包括一个或更多个晶体管(未示出)、一个或更多个接触件(未示出)、一个或多个更导电线(未示出)以及至少部分地覆盖外围电路的一个或更多个下绝缘层(未示出)。

包括外围电路(未示出)的衬底101的外围区域pa可以被层间绝缘图案143p覆盖。层间绝缘图案143p可以包括与第二绝缘图案145p相同的材料。在一个实施例中，层间绝缘图案143p可以包括氧化硅。层间绝缘图案143p可以一直延伸到第一绝缘图案141p的上表面和上电极129的上表面被设置的高度。

第一导电线111被设置在相邻的第一绝缘图案141p之间并且在存储单元mc下方。第一导电线111与存储单元mc重叠。每个第一导电线111在与每个第二导电线131第二方向交叉的第一方向上延伸，每个第二导电线131在第二方向上延伸，并且每个第一导电线111被设置在第二绝缘图案145p下方。第一导电线111可以包括金属。例如，第一导电线111可以包括钨、铜、铝、钛、钽等。

在一个实施例中，第一绝缘图案141p是在第一绝缘层被平坦化之后保留在相邻的存储单元mc之间的图案。

第二导电线131中的每个与在第二方向上布置的第一绝缘图案141p和存储单元mc重叠。第二导电线131可以包括金属。例如，第二导电线131可以包括钨、铜、铝、钛、钽等。

第二绝缘层145可以包括水平部分145hp和第二绝缘图案145p。第二绝缘图案145p在垂直于由第一方向和第二方向限定的平面的第三方向上从水平部分145hp延伸。第二绝缘图案145p填充相邻的第二导电线131之间的空间。水平部分145hp覆盖第二导电线131的上表面。第二绝缘层145可以在第二方向上朝向衬底101的外围区域pa延伸，以覆盖层间绝缘图案143p。

第一绝缘图案141p的导热率可以低于第二绝缘图案145p的导热率。在一个实施例中，第一绝缘图案141p的导热率在第二绝缘图案145p的导热率的30％至70％、40％至60％、45％至55％、47％至53％或48％至52％的范围内。例如，每个第一绝缘图案141p可以包括碳含量高于每个第二绝缘层145的碳含量的氧化物。在一个实施例中，每个第一绝缘图案141p可以包括含有15wt％至20wt％的碳的第一氧化物，并且第二绝缘层145可以包括基本上不含碳的第二氧化物。在另一个实施例中，每个第一绝缘图案141p可以包括含有20wt％至25wt％的碳的第一氧化物，并且第二绝缘层145可以包括含有15wt％至20wt％的碳的第二氧化物。

当每个第一绝缘图案141p包括具有上述碳含量的第一氧化物时，每个第一绝缘图案141p的介电常数可以变得低于每个第二绝缘图案145p的介电常数。因此，可以减小相邻的第一导电线111之间的寄生电容和相邻的存储单元mc之间的寄生电容。例如，当每个第一绝缘图案141p包括含有处在约15wt％至20wt％的范围内的碳的第一氧化物并且第二绝缘层145包括基本上不含碳的第二氧化物时，每个第一绝缘图案141p可以具有处在2.7至3.0范围内的介电常数，并且每个第二绝缘图案145p可以包括处在3.8至4.0范围内的介电常数。当每个第一绝缘图案141p包括含有处在约20wt％至约25wt％的范围内的碳的第一氧化物并且第二绝缘层145包括含有处在约15wt％至约20wt％的范围内的碳的第二氧化物时，每个第一绝缘图案141p的介电常数可以处在2.0至2.3的范围内，并且每个第二绝缘图案145p的介电常数可以处在2.7至3.0的范围内。例如，第一氧化物含有处在19％至26％、19.5％至25.5％、19.7％至25.3％、19.9％至25.1％、19.97％至25.03％或19.99％至25.01％的范围内的碳。

每个第二导电线131与多个第一绝缘图案141p重叠，多个第一绝缘图案141p中的相邻的第一绝缘图案141p彼此间隔开，并且多个第一绝缘图案141p中的每个填充相邻的第一导电线111之间的空间。

每个存储单元mc可以包括下电极121、选择器件层123、中间电极125、可变电阻层127和上电极129，并且在第一导电线111与第二导电线131之间的每个交叉点处以岛状来设置。在图6a、图6b和图6c中所示的实施例中，下电极121、选择器件层123、中间电极125、可变电阻层127和上电极129可以顺序地层叠在第一导电线111上。然而，本公开的实施例不限于此，并且下电极121、选择器件层123、中间电极125、可变电阻层127和上电极129可以以与图6a、图6b和图6c中所示的顺序相反的顺序垂直层叠在第一导电线111与第二导电线131之间。

下电极121、中间电极125和上电极129中的每个可以包括一种或更多种导电材料。例如，下电极121、中间电极125和上电极129中的每个可以包括金属或金属氮化物。在一个实施例中，中间电极125可以用作加热电极并且将热量传递到可变电阻层127。在这样的实施例中，中间电极125可以包括其电阻大于下电极121或上电极129或这两者的电阻的导电材料。例如，中间电极125可以包括碳。

下电极121可以接触第一导电线111的上表面。中间电极125可以被设置在选择器件层123与可变电阻层127之间。上电极129可以电连接到第二导电线131。

选择器件层123可以是电流控制层，其被配置用于控制通过存储单元mc的电流的流动。

在一个实施例中，选择器件层123可以包括基于硫族化物的双向阈值开关(ots)材料。例如，选择器件层123可以包括砷(as)，并且包括含有硅(si)、锗(ge)、锑(sb)、碲(te)、硒(se)、铟(in)和锡(sn)中的两种或更多种的化合物。

在一个实施例中，选择器件层123可以包括整流二极管。例如，选择器件层123可以包括通过接合掺杂有p型杂质的多晶硅层和掺杂有n型杂质的多晶硅层而形成的硅二极管，或者通过接合p-niox层和n-tiox层而形成的氧化物二极管，或通过接合p-cuox层和n-tiox层而形成的氧化物二极管。

在一个实施例中，由于当被施加具有小于给定电压的电平的电压时，选择器件层123具有高电阻，因此选择器件层123可以包括基本上防止电流流动的氧化物，而由于当被施加的电压等于或高于给定电压时，选择器件层123具有低电阻，因此选择器件层123可以允许电流流动。例如，选择器件层123可以包括znox、mgox、alox等。

可变电阻层127可以根据电压或电流而在不同的电阻状态之间可逆地切换。

在一个实施例中，可变电阻层127可以包括具有由电焦耳加热引起的非晶态或晶态的相变材料。相变材料在晶态下具有低电阻，而在非晶态下具有高电阻。因此，可变电阻层127可以通过执行将相变材料从具有高电阻的非晶态改变为具有低电阻的晶态的设置操作以及通过执行将相变材料从晶态改变为非晶态的复位操作来储存数据。相变材料可以包括基于硫族化物的材料。例如，基于硫族化物的材料可以是基于gst的材料，其包括预定比率的锗(ge)、锑(sb)和碲(te)。

在一个实施例中，可变电阻层127可以包括根据两个铁磁板之间的磁化对准为平行还是反平行而改变电阻的材料，该磁化对准是由磁场或自旋转移力矩引起的。当磁化对准为平行时，可变电阻层127可以具有低电阻状态，而当磁化取向为反平行时，可变电阻层127具有高电阻状态。例如，可变电阻层可以包括铁磁材料，其包括铁(fe)、镍(ni)、钴(co)、镝(dy)、钆(gd)等。

在一个实施例中，由于当向其施加相对高的电压时会产生一个或更多个导电路径，因此可变电阻层127可以包括电阻减小的材料。例如，可变电阻层127可以包括基于钙钛矿的材料(诸如sto(srtio3)、bto(batio3)或pcmo(pr1-xcaxmno3))、或过渡金属氧化物(诸如氧化锆、氧化铪或氧化铝)。

图7a、图7b、图8a、图8b、图8c、图9a、图9b、图图10a、10b和图10c示出了根据本公开的一个实施例的存储器件的制造工艺。图7a、图8a、图9a和图10a中的每个是包括单元区域ca和外围区域pa的截面图。图7a、图8a、图9a和图10a中的单元区域ca的截面图中的每个都对应于沿图5a的线a-a'截取的截面图。图7b、图8b、图9b和图10b中的每个是包括单元区域ca和外围区域pa的截面图。图7b、图8b、图9b和图10b中的单元区域ca的截面图中的每个对应于沿图5a的线b-b'截取的截面图。图8c和图10c中的每个是包括单元区域ca的截面图。图8c和图10c中的单元区域的截面图中的每个对应于沿图5b中所示的线c-c'截取的截面图。

在下文中，为简洁起见，将省略对与上面参考图6a至图6c所述的那些特征相类似的一些特征的详细描述。

参考图7a和7b，第一导电层(未示出)、下电极层(未示出)、选择器件材料层(未示出)、中间电极层(未示出)、可变电阻材料层(未示出)和上电极层(未示出)被形成在包括单元区域ca和外围区域pa的衬底101上方。

随后，使用多个掩模图案(未示出)通过刻蚀工艺来刻蚀第一导电层(未示出)、下电极层(未示出)、选择器件材料层(未示出)、中间电极层(未示出)、可变电阻材料层(未示出)和上电极层(未示出)。例如，在上电极层(未示出)上方形成多个掩模图案，以使得掩模图案各自在第一方向i上延伸，并且相邻的掩模图案彼此间隔开与相邻的第一导电线111之间的目标距离相对应的给定距离，从而在刻蚀工艺期间用作刻蚀阻挡层。因此，可以形成各自在第一方向i上延伸的第一导电线111，并且下电极线121'、选择器件线123'、中间电极线125'、可变电阻线127'和上电极线129'可以被形成为在与第一导电线111相同的方向上延伸。另外，相邻的第一导电线111、相邻的下电极线121'、相邻的选择器件线123'、相邻的中间电极线125'、相邻的可变电阻线127'和相邻的上电极线129'可以限定第一开口151。

可以通过刻蚀工艺去除在衬底101上方的外围区域pa中的第一导电层(未示出)、下电极层(未示出)、选择器件材料层(未示出)、中间电极层(未示出)、可变电阻材料层(未示出)和上电极层(未示出)的部分。可以在刻蚀工艺之后去除掩模图案。

随后，可以形成填充第一开口151的第一绝缘材料层141'。第一绝缘材料层141'可以覆盖上电极线129'的上表面和在外围区域pa中的衬底101的上表面的一部分。

参考图8a至图8c，可以通过化学机械抛光(cmp)工艺来使第一绝缘材料层141'平坦化，以使得上电极线129'的上表面被暴露。另外，可以去除设置在衬底101上方的外围区域pa中的第一绝缘材料层141'的一部分，以使得在外围区域pa中的衬底101的上表面的部分被暴露。因此，第一绝缘材料层141'可以保留以填充衬底101的单元区域ca中的第一开口151。第一导电线111、下电极线121'、选择器件线123'、中间电极线125'、可变电阻线127'、上电极线129'和第一绝缘材料层141'可以被定义为形成在单元区域ca中的层叠结构st。

参考图9a和图9b，可以在外围区域pa中的衬底101上方形成层间绝缘图案143p。可以形成层间绝缘图案143p以减小或基本上消除形成在单元区域ca中的层叠结构st的上表面与在外围区域pa中的衬底101的上表面之间的台阶差(stepdifference)。

形成层间绝缘图案143p的工艺可以包括形成层间绝缘层(未示出)的工艺和使层间绝缘层平坦化的工艺。层间绝缘层可以被沉积在衬底101上方的外围区域pa中，以具有基本上等于或高于形成在衬底101上方的单元区域ca中的层叠结构st的高度的高度，并覆盖单元区域ca中的层叠结构st的上表面。可以执行使层间绝缘层平坦化的工艺，以使得层叠结构st的上表面被暴露。

参考图10a至图10c，第二导电线131可以被形成在衬底101上方的单元区域ca中，并且每个具有岛形状的存储单元mc可以相应地被形成在第二导电线131与第一导电线111的交叉点处。

为了形成第二导电线131和存储单元mc，在第二导电层(未示出)被形成在层叠结构st上方的单元区域ca中之后，可以使用多个掩模图案(未示出)通过刻蚀工艺来刻蚀第二导电层。例如，在第二导电层上方形成多个掩模图案，以使得掩模图案各自在第二方向ii上延伸，并且相邻的掩模图案彼此间隔开与相邻的第二导电线131之间的目标距离相对应的给定距离，因此在刻蚀工艺期间用作刻蚀阻挡层。另外，可以使用掩模图案来对第一绝缘材料层141'、下电极线121'、选择器件线123'、中间电极线125'、可变电阻线127'和上电极线129'进行刻蚀以分别形成第一绝缘图案141p、下电极121、选择器件层123、中间电极125、可变电阻层127和上电极129。

可以通过刻蚀工艺来去除在衬底101上方的外围区域pa中的第二导电层(未示出)的一部分。随后，可以去除掩模图案(未示出)。

结果，可以形成各自在第二方向ii上延伸的第二导电线131，并且每个包括下电极121、选择器件层123、中间电极125、可变电阻层127和上电极129的存储单元mc可以具有岛形状。另外，第二开口153可以被限定在第二导电层(未示出)、第一绝缘材料层141'、下电极层121'、选择器件材料层123'、中间电极层125'、可变电阻材料层127'和上电极层129'的部分通过刻蚀工艺被去除的区域中。

相邻的下电极121、相邻的选择器件层123、相邻的中间电极125、相邻的可变电阻层127和相邻的上电极129可以通过第二开口153彼此间隔开。因此，每个包括下电极121、选择器件层123、中间电极125、可变电阻层127和上电极129的存储单元mc可以分别形成在第一导电线111与第二导电线131的交叉点处，并且具有岛形状。由第二开口153穿透的第一绝缘材料层141'可以被分离为在第二导电线131的相应第二导电线131下方的第一绝缘图案141p。

随后，可以用第二绝缘层(例如，图6a至图6c中的第二绝缘层145)填充第二开口153。

图11a和图11b是各自示出根据本公开的一个实施例的存储单元阵列的平面图。

图11a示出了第一导电线211和第二导电线231的布局。图11a中示出的第一导电线211和第二导电线231的布局是图4中示出的第一导电线111和第二导电线131的布局的修改。为简洁起见，省略了与上面参考图4所描述的那些特征类似的一些特征的详细描述。

第一导电线211可以在第二方向ii上彼此间隔开第一距离d1'，并且每个第一导电线211可以在第二方向ii上具有第一宽度w1'。第二导电线231可以在第一方向i上彼此间隔开第二距离d2'，所述第二距离d2'基本上等于第一距离d1'，并且每个第二导电线231可以被形成为在第一方向i上具有基本上等于第一宽度w1'的第二宽度w2'。

图11b示出了第一绝缘图案241p和第二绝缘图案245p的布局。图11b中示出的第一绝缘图案241p和第二绝缘图案245p的布局是图4中示出的第一绝缘图案141p和第二绝缘图案145p的布局的修改。为简洁起见，省略了与上面参考图4所描述的那些特征类似的一些特征的详细描述。

在第二方向ii(或列方向)上布置的存储单元mc和第一绝缘图案241p被设置在第一方向i(或行方向)上相邻的第二绝缘图案245p之间。在相同列方向上布置的这些存储单元mc和第一绝缘图案241p被交替地设置在第二方向ii上。

在第一方向i上相邻的第二绝缘图案245p之间的距离wa'可以基本上等于在第二方向ii上相邻的第一绝缘图案241p之间的距离wb'。换言之，每个存储单元mc可以具有在第一方向i上的宽度，其基本上等于在第二方向ii上的宽度。

每个第一绝缘图案241p在第二方向ii上的宽度sb'可以基本上等于每个第二绝缘图案245p在第一方向i上的宽度sa'。换言之，存储单元mc可以在第一方向i上彼此间隔开第一距离并且在第二方向ii上彼此间隔第二距离，第一距离基本上等于第二距离。在图11b中所示的实施例中，因为第一绝缘图案241p的导热率低于第二绝缘图案245p的导热率，所以在第二方向ii上的相邻存储单元mc之间的热阻大于第一方向i上的相邻存储单元mc之间的热阻，因此，与在第一方向i上传递的热量相比，减少了在第二方向ii上传递的热量。因此，当与第一方向i上的相邻存储单元mc之间的热扰动的影响相比，需要减小在第二方向ii上的相邻存储单元mc之间的热扰动的影响时，可能需要图11a和图11b中所示的实施例。

图12和图13是示出根据本公开的实施例的存储系统的框图。

参考图12，存储系统1000包括存储器件1200和控制器1100。

控制器1100被连接到主机和存储器件1200。控制器1100响应于来自主机的请求访问存储器件1200。例如，控制器1100控制存储器件1200的读取操作、编程操作和后台操作。

控制器1100提供存储器件1200和主机之间的接口。控制器1100驱动用于控制存储器件1200的固件。

控制器1100包括随机存取存储器(ram)1110、处理单元1120、主机接口1130、存储器接口1140和错误校正块1150。

ram1110被用作处理单元1120的工作存储器、在存储器件1200与主机之间的高速缓冲存储器以及在存储器件1200与主机之间的缓冲存储器中的至少一个。处理单元1120控制控制器1100的整体操作。另外，控制器1100可以暂时储存在编程操作中从主机提供的编程数据。

主机接口1130包括用于在主机与控制器1100之间执行数据交换的协议。该协议可以是诸如外围组件互连(pci)协议、外围组件互连-快速(pci-e)协议、高级技术附件(ata)协议、串行ata(sata)协议、并行ata(pata)协议、小型计算机小型接口(scsi)协议、串行附接scsi(sas)协议、通用串行总线(usb)协议、多媒体卡(mmc)协议、增强型小磁盘接口(esdi)协议和集成驱动电子(ide)协议之类的协议中的一种协议。

存储器接口1140与存储器件1200交互。例如，存储器接口1140可以包括nand接口或nor接口。

错误校正块1150通过使用错误校正码(ecc)来检测从存储器件1200接收的数据的错误并对其进行校正。处理单元1120可以基于错误校正块1150的错误检测结果来控制存储器件1200调整读取电压，并执行重新读取。在示例性实施例中，错误校正块1150可以被提供作为控制器1100的组件。

控制器1100和存储器件1200可以被集成为一个半导体器件。在示例性实施例中，控制器1100和存储器件1200可以被集成为一个半导体器件，以构成存储卡。例如，控制器1100和存储器件1200可以被集成到一个半导体器件中，以构成诸如pc卡(个人计算机存储卡国际协会(pcmcia))、紧凑型闪存(cf)卡、智能媒体卡(sm或smc)、记忆棒、多媒体卡(mmc、rs-mmc或微型mmc)、sd卡(sd、迷你sd、微型sd或sdhc)、或通用快闪储存器(ufs)之类的存储卡。

控制器1100和存储器件1200可以被集成到一个半导体器件中以构成半导体驱动器(固态驱动器(ssd))。半导体驱动器ssd包括被配置为将数据储存在半导体存储器中的储存器件。如果存储系统1000被用作半导体驱动器ssd，则可以显著提高连接到存储系统1000的主机的操作速度。

作为另一个示例，存储系统1000可以被提供为电子设备的各种组件中的一种，所述电子设备诸如计算机、超移动pc(umpc)、工作站、上网本、个人数字助理(pda)、便携式计算机、网络平板电脑、无线电话、移动电话、智能手机、电子书、便携式多媒体播放器(pmp)、便携式游戏机、导航系统、黑匣子、数码相机、三维电视、数字录音机、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、能够在无线环境中发送/接收信息的设备、构成家庭网络的各种电子设备之一、构成计算机网络的各种电子设备之一、构成远程信息处理网络的各种电子设备之一、rfid设备或构成计算系统的各种组件之一。

在示例性实施例中，存储器件1200或存储系统1000可以以各种形式封装。例如，存储器件1200或存储系统1000可以以诸如层叠式封装(pop)、球栅阵列(bga)、芯片级封装(csp)、塑料引线芯片载体(plcc)、塑料双列直插式封装(pdip)、华夫包式裸片、晶圆形式裸片、板上芯片(cob)、陶瓷双列直插式封装(cerdip)、塑封四边扁平封装(mqfp)、薄型四边扁平封装(tqfp)、小外形集成电路(soic)、缩小外型封装(ssop)、紧缩小外型封装(tsop)、薄型四边扁平封装(tqfp)、系统级封装(sip)、多芯片封装(mcp)、晶圆级制造封装(wfp)或晶圆级处理层叠封装(wsp)的方式来封装。

参考图13，存储系统2000包括存储器件2100和控制器2200。存储器件2100包括多个存储芯片。多个存储芯片被划分成多个组。

多个组可以通过第一通道ch1至第k通道chk与控制器2200通信。每个存储芯片可以与参考图12所描述的存储器件1200相同地配置和操作。

每个组通过一个公共通道与控制器2200通信。控制器2200与参考图12所描述的控制器1100相同地配置。控制器2200通过多个通道ch1至chk来控制存储器件2100的多个存储芯片。

图14是示出根据本公开的一个实施例的计算系统的框图。

参考图14，计算系统3000包括中央处理单元3100、ram3200、用户接口3300、电源3400、系统总线3500和存储系统2000。

存储系统2000通过系统总线3500电连接到中央处理单元3100、ram3200、用户接口3300和电源3400。通过用户接口3300提供的数据或由中央处理单元3100处理的数据被储存在存储系统2000中。

存储器件2100通过控制器2200连接到系统总线3500。可选地，存储器件2100可以直接连接到系统总线3500。控制器2200的功能可以由中央处理单元3100和ram3200来执行。

图14示出了包括参考图13所描述的存储系统2000的计算系统3000。然而，本公开的实施例不限于此。例如，可以用参考图12所描述的存储系统1000来代替计算系统3000的存储系统2000。在示例性实施例中，计算系统3000可以包括参考图12和图13所描述的存储系统1000和存储系统2000两者。

根据本公开的实施例，在第一横向方向(例如，图5b的第二方向ii)上相邻的存储单元之间的一个或多个第一绝缘图案的导热率低于在第二横向方向(例如，图5b的第一方向i)上相邻的存储单元之间的第二绝缘图案的导热率。结果，当在第一横向方向上相邻的存储单元mc更容易受到由于热干扰而引起的不利影响时，可以减小在第一横向方向上相邻的存储单元之间的热干扰的这些影响。因此，可以提高存储单元的操作可靠性。

上面已经在附图和说明书中描述了本公开的各种实施例。然而，本公开的实施例不限于上述实施例，并且各种变型是可能的。对于本领域技术人员来说显而易见的是，除了本文中所公开的实施例之外，还可以基于本公开的技术范围进行各种修改。

到目前为止，在没有不同地定义的情况下，本文中所使用的所有术语(包括技术术语或科学术语)具有本公开所属领域的技术人员通常理解的含义。应该理解，术语具有字典中所限定的定义，以使得它们具有与相关技术的背景一致的含义。