半导体器件及其形成方法与流程

1.本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其形成方法。


背景技术：

2.随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。器件作为最基本的半导体器件，目前正被广泛应用，传统的平面器件对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。
3.为了克服器件的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(fin fet)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离结构，所述隔离结构覆盖部分所述鳍部的侧壁，且隔离结构表面低于鳍部顶部；位于隔离结构表面，以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。
4.然而，随着半导体器件的尺寸缩小，器件密度的提高，形成鳍式场效应晶体管的工艺难度增大，且所形成的鳍式场效应晶体管的性能也不稳定。


技术实现要素：

5.本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。
6.为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供衬底，在所述衬底上形成若干分立排布的芯层；在所述芯层的侧壁上形成第一侧墙，所述第一侧墙的顶部表面与所述芯层的顶部表面齐平；去除至少一个所述芯层的一侧壁上的所述第一侧墙；在去除所述第一侧墙后的所述芯层的侧壁上形成第二侧墙，所述第一侧墙和所述第二侧墙采用非相同材料。
7.可选的，所述第一侧墙的材料包括氮化硅、氧化硅、碳化硅或氮氧化硅。
8.可选的，所述第二侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。
9.可选的，所述芯层的材料包括无定形硅、多晶硅或无定形碳。
10.可选的，在去除至少一个所述芯层的一侧壁上的所述第一侧墙之前，还包括：在所述衬底上形成介质层，所述介质层的顶部与所述芯层的顶部齐平；在所述介质层、所述芯层以及所述第一侧墙上形成硬掩膜层，所述硬掩膜层开口暴露出至少一个所述芯层的一侧壁上的所述第一侧墙的顶部。
11.可选的，去除所述第一侧墙的工艺为干法刻蚀工艺或湿法刻蚀工艺。
12.可选的，形成所述第二侧墙的工艺为化学气相沉积工艺或原子层气相工艺或物理气相沉积工艺。
13.可选的，形成所述第二侧墙之后，还包括：以所述第一侧墙和所述第二侧墙为掩
膜，刻蚀部分厚度的所述衬底；去除所述第二侧墙，以所述第一侧墙为掩膜，继续刻蚀部分厚度的所述衬底，在所述衬底上形成鳍部。
14.可选的，所述介质层的材料包括碳化硅、氧化硅、氮化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
15.相应的，利用上述的形成方法，本发明还提供一种半导体器件，包括：衬底；若干芯层，分立排布于所述衬底上；第一侧墙，位于所述芯层的侧壁上，且所述第一侧墙的顶部表面与所述芯层的顶部表面齐平；第二侧墙，至少位于一个所述芯层的一侧壁上，且所述第一侧墙和所述第二侧墙采用非相同材料。
16.与现有技术相比，本发明的技术方案具有以下优点：
17.在衬底上形成芯层，在芯层的侧壁上形成第一侧墙之后，将其中至少一个芯层的一侧壁上第一侧墙去除，从而在去除第一侧墙的芯层的侧壁上形成第二侧墙，第一侧墙和第二侧墙的材料采用非相同材料，这样在后续去除芯层以第一侧墙和第二侧墙为掩膜刻蚀部分厚度的衬底，初步定义出了形成鳍部的位置，利用第一侧墙和第二侧墙采用非相同材料，将不需要形成鳍部位置上的侧墙去掉，继续剩余的侧墙为掩膜刻蚀衬底形成鳍部时，在不需要形成鳍部的位置就不会形成鳍部，简化了鳍部的形成工艺，提高了形成的鳍部的质量，从而提高形成的鳍部的质量。
附图说明
18.图1至图4是一实施例中半导体器件的结构示意图；
19.图5至图14是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
20.目前半导体器件的形成工艺过程中，在形成鳍部之后，需要将不需要的鳍部去除，从而形成符合需求的鳍部图形，具体形成过程参考图1至图4。
21.首先参考图1，提供衬底100，所述衬底100上形成硬掩膜层110。
22.参考图2，刻蚀所述掩膜层110和部分厚度的所述衬底100，在所述衬底100上形成若干分立排布的鳍部120。
23.在刻蚀所述掩膜层110之前在所述掩膜层110上形成图形化层(图中未示出)，以图形化层为掩膜，刻蚀所述掩膜层110和部分厚度的所述衬底100，在所述衬底100上形成若干分立排布的鳍部120，去除图形化层。
24.参考图3，在所述衬底100上形成光刻胶层130，所述光刻胶层130暴露出部分所述鳍部120侧壁和顶部表面。
25.参加图4，去除所述光刻胶层130暴露出的所述鳍部120，在需要的位置上形成所述鳍部120，去除所述光刻胶层130。
26.发明人发现，在形成所述鳍部120之后，以所述光刻胶130为掩膜，去除所述光刻胶层130暴露出的所述鳍部，从而在需要形成鳍部的位置形成鳍部，将不需要的鳍部去掉，形成符合要求的鳍部，但是利用这种方法形成的鳍部的表面质量差，导致后续形成半导体器件时，使得半导体器件在使用的过程中容易出现失效等现象，限制了半导体器件的使用。这是因为在随着半导体器件的尺寸不断缩小，鳍部之间的距离越来越小，这样一方面在形成
光刻胶层时，光刻胶层的开口尺寸不容易很好的控制，不能准确地对准需要去除的鳍部，工艺难度增加；另一方面，在去除暴露出的部分鳍部时，由于鳍部之间的距离小，容易损伤到周边的鳍部，从而使得形成的鳍部具有较差的质量，影响形成的半导体器件的质量。
27.发明人研究发现，在衬底上形成芯层之后，在至少一个芯层的侧壁上形成两种不同材料的第一侧墙和第二侧墙，利用形成的第一侧墙和第二侧墙首先初步定义出需要形成的鳍部的位置，再利用第一侧墙和第二侧墙的材料不同，将不需要形成鳍部位置对应的第一侧墙或第二侧墙去掉，这样在以第一侧墙或第二侧墙为掩膜刻蚀部分厚度的衬底，在衬底上形成鳍部时，不需要形成鳍部的位置处就不会形成鳍部，直接在需要形成鳍部的位置处形成好鳍部，简化了鳍部的形成过程，使得形成的鳍部的质量得到提高，从而提高形成的半导体器件的质量和使用的稳定性，扩大半导体器件的使用范围。
28.为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
29.图5至图14是本发明一实施例中半导体器件形成过程的结构示意图。
30.首先参考图5，提供衬底200，在所述衬底200上形成若干分立排布的所述芯层300。
31.本实施例中，所述衬底200的材料为硅；其他实施例中，所述衬底200的材料还可为单晶硅，多晶硅、非晶硅、锗、锗化硅、砷化镓等半导体材料。
32.本实施例中，所述芯层300为无定形碳；其他实施例中，所述芯层300还可为无定形硅、多晶硅或无定形碳中的一种或多种组合。
33.本实施例中，形成所述芯层300的步骤包括：先在所述第衬底200上采用化学沉积的方式形成一定厚度的芯层材料，在所述芯层材料上形成光刻胶层，以所述光刻胶层为掩膜刻蚀所述芯层材料形成所述芯层300，去除所述光刻胶层。
34.本实施例中，在所述衬底200上形成两个所述芯层300，分别为第一芯层310和第二芯层320；其他实施例中，还可在所述衬底200上形成单个、三个、四个等不同数量的所述芯层300。
35.本实施例中，采用化学气相沉积法形成所述芯层300；其他实施例中，还可采用原子层气相沉积法或物理气相沉积法形成所述芯层300。
36.本实施例中，采用干法刻蚀所述芯层300，从而在所述衬底200上形成若干分立排布的所述芯层300；其他实施例中，还可采用湿法刻蚀所述芯层300的材料，从而在所述衬底200上形成若干分立排布的所述芯层300。
37.参考图6，在所述芯层300的侧壁上形成第一侧墙330，所述第一侧墙330的顶部表面与所述芯层300的顶部表面齐平。
38.本实施例中，在所述第一芯层310侧壁上形成的所述第一侧墙330分别为第一子侧墙331、第二子侧墙332，在所述第二芯层320侧壁上形成的所述第一侧墙330分别为第三子侧墙333、第四子侧墙334。
39.本实施例中，所述第一侧墙330的材料为氮化硅；其他实施例中，所述第一侧墙330的材料还可为氮化硅、氧化硅、碳化硅或氮氧化硅中的一种或组合。
40.本实施例中，所述第一侧墙330为单层结构；其他实施例中，所述第一侧墙330还可为叠层结构。
41.本实施例中，形成所述第一侧墙330的步骤包括：在所述衬底200上和所述芯层300
(即所述第一芯层310和所述第二芯层320)的顶部和侧壁上形成所述第一侧墙330的材料，回刻蚀所述第一侧墙330的材料，暴露出所述衬底200的表面，在所述第一芯层310和所述第二芯层320的侧壁上形成所述第一侧墙330。
42.本实施例中，采用原子层气相沉积法形成所述第一侧墙330的材料；其他实施例中，还可采用化学气相沉积法或物理气相沉积法形成所述第一侧墙310的材料。
43.本实施例中，形成所述第一侧墙330的材料的工艺参数包括：采用的气体包括dcs气体掺杂sih2cl2或者氨气(nh3)，所述气体的流量为1500～4000sccm；温度为200～600℃；刻蚀压强为1～10毫托。
44.本实施例中，采用干法刻蚀所述第一侧墙330的材料；其他实施例中，还可采用湿法刻蚀所述第一侧墙330的材料。
45.本实施例中，所述干法刻蚀的具体参数包括：刻蚀的工艺为选用四氟化碳(cf4)、ch3f气体和氧气(o2)作为刻蚀气氛；所述四氟化碳(cf4)气体的气体流量范围是5～100sccm、所述ch3f气体的气体流量范围是8～250sccm；所述氧气(o2)的气体流量范围是10～400sccm；采用的源射频功率rf的范围是50～300w；电压范围是30～100v；刻蚀处理时间为4～～50s；刻蚀压强为10～2000毫托。
46.参考图7，在所述衬底200上形成介质层400，所述介质层400的顶部与所述芯层300的顶部齐平。
47.本实施例中，所述介质层400的材料为碳化硅；其他实施例中，所述介质层400的材料还可为氧化硅、氮化硅、氮硼化硅、氮碳氧化硅或氮氧化硅中的一种或多种组合。
48.本实施例中，采用化学气相沉积工艺形成所述介质层400；其他实施例中，还可采用原子层气相沉积工艺或物理气相沉积工艺形成所述介质层400。
49.本实施例中，采用化学气相沉积工艺形成所述介质层400的工艺参数包括:采用的气体包括氢气、hcl气体、sih2cl2和ph3，氢气的流量为2000sccm～20000sccm，hcl气体的流量为30sccm～150sccm，sih2cl2的流量为50sccm～1000sccm，ph3的流量为10sccm～2000sccm，腔室压强为10torr～600torr，温度为650摄氏度～850摄氏度。
50.本实施例中，在所述衬底200上形成所述介质层400的材料之后，所述介质层400的材料覆盖所述芯层300和所述第一侧墙330；回刻蚀所述介质层400的材料，至暴露出所述芯层300和所述第一侧墙330的顶部表面，所述介质层400的顶部表面与所述芯层300和所述第一侧墙330的顶部表面齐平。
51.本实施例中，回刻蚀所述介质层400的工艺为干法刻蚀工艺；其他实施例中，还可采用湿法工艺。
52.本实施例中，刻蚀所述介质层400的工艺参数包括，选用氦气(he)、氨气(nh3)以及nf3气体作为刻蚀气氛，其中所述氦气(he)的气体流量范围是600sccm～2000sccm，所述氨气(nh3)的气体流量为200sccm～5000sccm，所述nf3气体流量为20sccm～2000sccm，刻蚀压强为2～100毫托，刻蚀处理时间为20～1000s。
53.本实施例中，在所述衬底200上形成的所述介质层400可以保护所述衬底200的表面在后续的工艺中不受到损伤。
54.参考图8，在所述介质层400、所述芯层300以及所述第一侧墙330上形成硬掩膜层500，所述硬掩膜层500开口暴露出至少一个所述芯层300的一侧壁上的所述第一侧墙330的
顶部。
55.本实施例中，所述硬掩膜层500开口暴露出所述第一芯层310侧壁的第一子侧墙331和所述第二芯层320侧壁的第四子侧墙334的顶部；其他实施例中，所述硬掩膜层500开口还可暴露出所述第一芯层310侧壁的所述第一子侧墙331或所述第二芯层320侧壁的所述第三子侧墙333或同时暴露出所述第一芯层310侧壁的第一子侧墙331和第二芯层320侧壁的所述第三子侧墙333等，根据实际的需要暴露出需要暴露的所述第一侧墙330的顶部即可，没有特别的限定。
56.本实施例中，所述硬掩膜层500的材料为碳氧化硅；其他实施例中，所述硬掩膜层500的材料还可为氮化硅、碳化硅或者碳氧化硅等不同的材料。
57.本实施例中，采用热丝化学气相沉积方法在所述介质层400、所述芯层300以及所述第一侧墙330上形成所述硬掩膜层500；其他实施例中，还可以采用等离子加强化学气相沉积方法或者低压化学气相沉积方法在所述介质层400、所述芯层300以及所述第一侧墙330上形成所述硬掩膜层500。
58.参考图9，去除至少一个所述芯层300的一侧壁上的所述第一侧墙330。
59.本实施例中，所述硬掩膜层500的开口同时暴露出所述第一芯层310侧壁的第一子侧墙331和所述第二芯层320侧壁的第四子侧墙334的顶部，这样就同时去除所述第一芯层310侧壁的第一子侧墙331和所述第二芯层320侧壁的第四子侧墙334，分别在所述介质层400和所述芯层300之间形成第一开口340和第二开口350，所述第一开口340和所述第二开口350的底部暴露出所述衬底200顶部表面。
60.本实施例中，去除所述第一侧墙330即去除第一子侧墙331和第四子侧墙334，具体采用干法刻蚀去除所述第一子侧墙331和所述第四子侧墙334，所述干法刻蚀的工艺参数包括：主刻蚀气体可以包括氟基气体，例如：cf4、nf3、或sf6，刻蚀气体的流量范围为10sccm～400sccm，腔室压强为10mtorr～1000mtorr，射频功率为50w～500w，偏置电压为30v～200v，刻蚀时间为10秒～100秒。
61.其他实施例中，还可采用湿法刻蚀去除所述第一子侧墙331和所述第四子侧墙334。
62.参考图10，在去除所述第一侧墙330后的所述芯层300的侧壁上形成第二侧墙360。
63.本实施例中，去除所述第一子侧墙331和所述第四子侧墙334，在所述介质层400和所述芯层300之间形成第一开口340和第二开口350，在所述第一开口340和所述第二开口350的开口内形成所述第二侧墙360。
64.所述第二侧墙360的材料与所述第一侧墙330采用非相同材料。
65.本实施例中，所述第二侧墙360的材料为氧化硅；其他实施例中，所述第二侧墙360的材料还可为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅中的一种或多种组合。
66.本实施例中，由于所述第一侧墙330和所述第二侧墙360采用非相同材料，不同的材料起到标识的作用，当不需要在第一侧墙330底部或所述第二侧墙360底部对应位置的所述衬底200上形成鳍部时，将对应的所述第一侧墙330或所述第二侧墙360去除掉，由于所述第一侧墙330和所述第二侧墙360采用非相同的材料，这样在去除所述第一侧墙330或所述第二侧墙360的时候，不会将所述第二侧墙360或所述第一侧墙330去除掉，后续以剩余的侧
墙为掩膜刻蚀部分厚度的所述衬底200形成鳍部时，就不会在原先形成所述第一侧墙330和所述第二侧墙360的位置全部形成鳍部，只在剩余的侧墙对应位置的所述衬底200上形成鳍部，从而一次性在需要形成鳍部的位置上形成鳍部，不需要将多余的鳍部去除，提高了鳍部的形成质量，同时简化了鳍部的形成工艺，提高了生产效率和形成的半导体器件的质量。
67.本实施例中，采用原子层气相沉积的方法形成所述第二侧墙360；其他实施例中，还可采用化学气相沉积法或物理气相沉积法形成所述第二侧墙360。
68.本实施例中，形成所述第二侧墙360的步骤包括：在所述第一开口340和所述第二开口350内沉积所述第二侧墙360的材料，回刻蚀所述第二侧墙360的材料，至暴露出所述介质层400、所述芯层300和所述第一侧墙330的顶部表面。
69.本实施例中，采用原子层气相沉积法形成所述第二侧墙360的原因在于所述原子层气相沉积法具有很好的阶梯覆盖能力，能够很好的填充在所述第一开口340和所述第二开口350内，从而形成质量好的所述第二侧墙360，提高图形传递的准确性。
70.本实施例中，回刻蚀所述第二侧墙360的工艺为各向同性的干法刻蚀工艺，所述干法刻蚀工艺参数包括：采用的气体包括cf4气体、ch3f气体和o2，cf4气体的流量为5sccm～100sccm，ch3f气体的流量为8sccm～50sccm，o2的流量为10sccm～100sccm，腔室压强为10mtorr～2000mtorr，射频功率为50w～300w，偏置电压为30v～100v，时间为4秒～50秒。
71.本实施例中，形成所述第二侧墙360之后，去除所述硬掩膜层500。
72.参考图11，去除所述芯层300以及所述介质层400。
73.本实施例中，采用湿法刻蚀去除所述芯层300和所述介质层400，具体的工艺参数包括：刻蚀液为四甲基氢氧化铵溶液，温度为20摄氏度～80摄氏度，所述四甲基氢氧化铵溶液的体积百分比为10％～80％。
74.其他实施例中，还可采用干法刻蚀去除所述芯层300和所述介质层400。
75.参考图12，以所述第一侧墙330和所述第二侧墙360为掩膜，刻蚀部分厚度的所述衬底200。
76.本实施例中，以所述第一侧墙330为掩膜即以所述第二子侧墙332和第三子侧墙333为掩膜。
77.本实施例中，先以所述第一侧墙330和所述第二侧墙360为掩膜，刻蚀部分厚度的所述衬底200的目的是定义出活跃鳍部的位置，该鳍部可以起到沟道的作用。
78.参考图13，去除所述第二侧墙360。
79.本实施例中，去除所述第二侧墙360；其他实施例中，还可去除所述第一侧墙330。
80.本实施例中，去除所述第二侧墙360为干法刻蚀工艺，所述干法刻蚀的工艺参数为：采用含氟的气体(例如ch3f、ch2f2或chf3)、氩气和氧气，在刻蚀功率为200w～400w，刻蚀腔体的压强为30mtorr～200mtorr，刻蚀温度为40℃～60℃。
81.参考图14，以所述第一侧墙330掩膜，继续刻蚀部分厚度的所述衬底200，在所述衬底200上形成鳍部600。
82.本实施例中，以所述第一侧墙330掩膜，即以所述第二子侧墙332和第三子侧墙333为掩膜。
83.本实施例中，采用干法刻蚀形成所述鳍部600；其他实施例中，还可采用湿法刻蚀形成所述鳍部600。
84.本实施例中，所述鳍部600的工艺为各项异性的干法刻蚀。所述干法刻蚀的参数包括：采用的刻蚀气体包括hbr和ar，其中，hbr的流速为10sccm～1000sccm，ar的流速为10sccm～1000sccm。
85.本实施例中，由于以所述第一侧墙330为掩膜刻蚀部分厚度的所述衬底200，在所述第一侧墙330对应位置的所述衬底200上形成所述鳍部600，没有在其他不需要形成鳍部的位置形成所述鳍部600，就不要再进行鳍部的去除工序，简化了鳍部的形成工艺流程，同时由于在形成所述鳍部600之后，不再对形成的多余鳍部进行去除，就不存在剩余鳍部的表面被损伤的风险，从而提高了形成的鳍部的质量，从而利用这样方法形成的鳍部来形成半导体器件，形成的半导体器件的质量和性能都得到提高。
86.相应的，利用上述形成方法，本发明还提供一种半导体器件，包括：衬底200；若干芯层300，分立排布于所述衬底200上；第一侧墙330，位于所述芯层300的侧壁上，且所述第一侧墙330的顶部表面与所述芯层300的顶部表面齐平；第二侧墙360，至少位于一个所述芯层300的一侧壁上，且所述第一侧墙330和所述第二侧墙360采用非相同材料。
87.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。