IGZO薄膜晶体管及其制造方法

本发明涉及半导体制造领域，特别是涉及一种igzo薄膜晶体管及其制造方法。

背景技术：

柔性电子是将有机或无机材料电子器件制作在柔性基板上的新兴电子技术，其具有柔性以及高效、低成本制造工艺等特点，在信息、能源、医疗、国防领域具有广泛的应用前景。柔性薄膜材料中，氧化铟镓锌氧化物(igzo)薄膜晶体管具有高迁移率、高开关电流比等优点。高迁移率igzo薄膜晶体管是生成高分辨率显示器关键技术之一，已经得到商业应用。

技术实现要素：

基于此，有必要提供一种工作电流密度高的igzo薄膜晶体管及其制造方法。

一种igzo薄膜晶体管的制造方法，包括：获取基底；通过溶液工艺在所述基底上形成igzo层；通过自旋掺杂工艺在所述igzo层表面掺杂v族杂质；在所述igzo层的一侧形成源极、另一侧形成漏极，并在所述掺杂后的igzo层上形成栅介电层；在所述栅介电层上形成栅极。

在其中一个实施例中，所述通过自旋掺杂工艺在所述igzo层表面掺杂v族杂质的步骤使用的掺杂剂含有磷元素。

在其中一个实施例中，所述通过溶液工艺在所述基底上形成igzo层的步骤包括：制作igzo前体溶液；将所述igzo前体溶液旋涂于所述基底上。

在其中一个实施例中，还包括对旋涂了所述igzo前体溶液的基底进行热退火处理的步骤。

在其中一个实施例中，所述制作igzo前体溶液的步骤包括：将硝酸铟水合物、硝酸锌水合物、硝酸镓水合物溶解于2-甲氧基乙醇溶剂中并进行搅拌；将搅拌后的液体进行过滤得到所述igzo前体溶液。

在其中一个实施例中，所述过滤是使用0.2微米厚的聚四氟乙烯滤膜进行。

在其中一个实施例中，所述将硝酸铟水合物、硝酸锌水合物、硝酸镓水合物溶解于2-甲氧基乙醇溶剂中的步骤中，硝酸铟水合物、硝酸锌水合物、硝酸镓水合物的摩尔比是6：1：1。

在其中一个实施例中，所述通过自旋掺杂工艺在所述igzo层表面掺杂v族杂质的步骤后还包括对所述igzo层进行烘干处理及紫外光退火处理的步骤。

一种igzo薄膜晶体管，包括：基底；igzo层，设于所述基底上，所述igzo层是通过溶液工艺形成，所述igzo层包括沟道区，所述沟道区的表面通过自旋掺杂工艺掺杂有v族杂质；源极，形成于所述igzo层的一侧；漏极，形成于所述igzo层的另一侧；栅介电层，形成于所述igzo层上；栅极，形成于所述栅介电层上。

在其中一个实施例中，所述基底包括半导体衬底和所述半导体衬底上的绝缘氧化层。

在其中一个实施例中，所述源极包括覆盖所述igzo层的一侧边缘的ito源极，所述漏极包括部分覆盖所述igzo层的另一侧边缘的ito漏极，所述栅介电层从所述igzo层的沟道区表面延伸至所述ito源极上和ito漏极上，所述栅介电层的材质包括氧化铝，所述栅极包括ito栅极。

上述igzo薄膜晶体管及其制造方法，igzo层通过溶液工艺形成，并通过自旋掺杂工艺(spin-ondopant，sod，也是一种溶液工艺)在igzo层的表面(沟道区表面)掺杂v族杂质，因此整个igzo层的制备是采用溶液工艺，操作简单、成本低，结合roll-to-roll(卷对卷制程)工艺与印刷电子技术可实现大规模生产。在沟道区表面掺杂v族杂质能够提高沟道载流子浓度，从而提高器件工作电流密度；且由于掺杂采用溶液工艺，相比于离子注入等工艺不会造成igzo层表面损伤。

附图说明

为了更好地描述和说明这里公开的那些发明的实施例和/或示例，可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的发明、目前描述的实施例和/或示例以及目前理解的这些发明的最佳模式中的任何一者的范围的限制。

图1是一实施例中igzo薄膜晶体管的示意图；

图2是一实施例中igzo薄膜晶体管的制造方法的流程图；

图3是一实施例中步骤s220的子步骤流程图；

图4是本申请实施例与对比例的igzo薄膜晶体管漏极电流曲线图。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。

本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于p型和n型杂质，为区分掺杂浓度，简易的将p+型代表重掺杂浓度的p型，p型代表中掺杂浓度的p型，p-型代表轻掺杂浓度的p型，n+型代表重掺杂浓度的n型，n型代表中掺杂浓度的n型，n-型代表轻掺杂浓度的n型。

对于示例性的igzo薄膜溶液制备工艺，控制前体溶液的组成比来调节离子的组成比例，如提高in离子的含量，可提高薄膜的迁移率、电流密度。但是提升in离子的比例意味着降低ga及zn离子的比例，从而导致氧空缺的增加及薄膜结构稳定性降低。在电流密度与结构稳定性之间达到共同提升成为igzo薄膜溶液工艺的一个难题。

随着学术界与产业界的不断发展，提出了多种方法来提升α-igzo薄膜的电流密度。主要包括：1)nh3等离子体处理提高氢(h)离子浓度、氟(f)离子注入增加核外自由电子数等提高α-igzo薄膜载流子浓度的方法；2)氮气(n2)氛围下溅射生成α-igzo薄膜，使用n离子填充氧空缺，且ga-n键更稳定，从而提高α-igzo薄膜结构稳定性。但上述方法存在工艺复杂、操作困难、成本较高、容易造成薄膜界面损伤等缺点。发明人认为α-igzo薄膜载流子输运主要集中在薄膜表面，对薄膜表面的性质要求极高，而上述方法共同缺点就是易造成薄膜表面损伤(例如界面缺陷、界面态的产生)，这严重制约了α-igzo薄膜性能的提升。

图1是一实施例中igzo薄膜晶体管的示意图，图2是一实施例中igzo薄膜晶体管的制造方法的流程图，该方法可以用于制造图1所示的igzo薄膜晶体管，包括如下步骤：

s210，获取基底。

基底可以是本领域习知的刚性基底(例如玻璃)或柔性基底。在一个实施例中，基底为半导体衬底，例如硅衬底。

s220，通过溶液工艺在基底上形成igzo层。

在一个实施例中，可以在硅衬底上氧化形成二氧化硅层，然后再于二氧化硅层上形成igzo层。

s230，通过自旋掺杂工艺在igzo层表面掺杂v族杂质。

自旋掺杂(spin-ondopant，sod)工艺也是一种溶液工艺，因此与离子注入、溅射、等离子体处理等高能量的工艺相比，其不会造成igzo层表面损伤。在本实施例中，步骤s230是在整块igzo表面进行掺杂。掺杂v族杂质能够提高沟道载流子浓度，从而提高器件工作电流密度。对于只有部分面积的igzo层作为导电沟道的实施例，在使用的工艺允许的前提下也可以只对igzo层的沟道区表面进行掺杂。

s240，在igzo层的一侧形成源极、另一侧形成漏极。

在本实施例中，是在步骤s230后于igzo层两侧分别形成ito(锡掺杂氧化铟)源极、ito漏极，ito源极和ito漏极从igzo层两侧之上延伸至基底上(在本实施例中为延伸至基底的二氧化硅层上)。在其他实施例中，也可以采用本领域习知的其他源漏材质/结构作为源极和漏极。在一个实施例中，也可以在步骤s220后先执行步骤s240，再执行步骤s230。

s250，在igzo层上形成栅介电层。

在本实施例中，栅介电层覆盖igzo层的沟道区表面并延伸至两侧的ito源极和ito漏极上。在其他实施例中，栅介电层也可以不延伸至源极和漏极上。在一个实施例中，栅介电层的材质为氧化铝(al2o3)。

s260，在栅介电层上形成栅极。

在本实施例中，步骤s250和s260是在步骤s240后进行。在其他实施例中，步骤s240也可以在步骤s260后进行。在一个实施例中，栅极为ito栅极；在其他实施例中，也可以采用其他本领域习知的栅极材质作为栅极。

上述igzo薄膜晶体管的制造方法，igzo层通过溶液工艺形成，并通过自旋掺杂工艺在igzo层的沟道区表面掺杂v族杂质，因此整个igzo层的制备是采用溶液工艺，操作简单、成本低，结合roll-to-roll(卷对卷制程)工艺与印刷电子技术可实现大规模生产。在沟道区表面掺杂v族杂质能够提高沟道载流子浓度，从而提高器件工作电流密度(沟道电流密度)。且由于掺杂采用溶液工艺，相比于离子注入等工艺不会造成igzo层表面损伤。而由于α-igzo薄膜载流子输运主要集中在薄膜表面，故与离子注入等工艺进行沟道区掺杂的方案相比，本方案能够显著降低α-igzo薄膜晶体管的导通电阻，提升薄膜沟道载流子迁移率。

在一个实施例中，上述方法形成的igzo层为α-igzo(非晶igzo)薄膜。

在一个实施例中，步骤s240、s250及s260也是采用溶液工艺进行制备，从而使得α-igzo薄膜晶体管可实现全溶液工艺制备，操作简单、成本低，结合roll-to-roll工艺与印刷电子技术可实现大规模生产。

在一个实施例中，步骤s230使用的掺杂剂含有磷元素。在其他实施例中，掺杂剂也可以含有其他v族元素，比如砷元素。

在一个实施例中，步骤230之后还包括对igzo层进行烘干处理及紫外光退火处理的步骤。具体地，可以将形成有igzo层的基底在加热台上烘干，加热台的温度可以设置为200℃，并结合紫外光(uv-light)低温退火技术对掺杂的杂质进行离子激活。

参见图3，在一个实施例中，步骤s220包括：

s222，制作igzo前体溶液。

在一个实施例中，是将硝酸铟(iii)水合物(ln(no3)3·xh2o)、硝酸锌水合物(zn(no3)3·xh2o)、硝酸镓(iii)水合物(ga(no3)3·xh2o)溶解于2-甲氧基乙醇(ch3och2ch2oh)溶剂中并进行搅拌，再将搅拌后的液体进行过滤得到igzo前体溶液。

在一个实施例中，步骤s222具体是在室内环境下将硝酸铟(iii)水合物(ln(no3)3·xh2o)、硝酸锌水合物(zn(no3)3·xh2o)、硝酸镓(iii)水合物(ga(no3)3·xh2o)按照6:1:1的摩尔比溶解于2-甲氧基乙醇(ch3och2ch2oh)溶剂中，使用搅拌机快速搅拌12小时以上，并通过0.2μm厚的聚四氟乙烯(ptfe)过滤器过滤以此完成α-igzo前体溶液的制备。

s224，将igzo前体溶液旋涂于基底上。

在一个实施例中，是将α-igzo前体溶液旋涂于基底上并以3500rpm(转/分)的速度旋转60秒。

s226，进行热退火处理。

在一个实施例中，是将旋涂有igzo前体溶液的基底在300℃温度条件下退火30分钟。

本申请还提供一种igzo薄膜晶体管，该igzo薄膜晶体管可以通过以上任一实施例的制造方法进行制备。如图1所示，igzo薄膜晶体管包括基底10、igzo层20、源极22、漏极24、栅介电层30以及栅极40。基底10可以是本领域习知的刚性基底(例如玻璃)或柔性基底。在一个实施例中，基底为半导体衬底，例如硅衬底。在图1所示的实施例中，igzo薄膜晶体管采用顶栅共面(top-gate/top-contact)结构。需要指出的是，各膜层在图1中的尺寸只是一个示意，并不代表其实际尺寸。

igzo层20设于基底之上。在图1所示的实施例中，igzo层20包括沟道区a。igzo层20是通过溶液工艺形成，沟道区a的表面通过自旋掺杂工艺掺杂有v族杂质。

源极22形成于igzo层20的一侧、漏极24形成于igzo层20的另一侧。在图1所示的实施例中，源极22为ito源极、漏极24为ito漏极。在其他实施例中，也可以采用本领域习知的其他源漏材质/结构作为源极和漏极。

栅介电层30形成于igzo层20上。在图1所示的实施例中，源极22和漏极24均是从igzo层20两侧的基底表面延伸至igzo层20上。栅介电层30覆盖沟道区a，并延伸至源极22和漏极24上。栅极40形成于栅介电层30上。在一个实施例中，栅介电层30材质为氧化铝(al2o3)。在一个实施例中，栅极40为ito栅极。

在一个实施例中，igzo层20为α-igzo薄膜。在igzo薄膜晶体管工作时，栅极40接正电压，在α-igzo薄膜沟道中积累形成负电荷，漏极24加电进行载流子输运形成电流。

在图1所示的实施例中，igzo薄膜晶体管还包括设于基底10上的绝缘氧化层12。在一个实施例中，绝缘氧化层12的材质为二氧化硅。

在图1所示的实施例中，igzo层20的厚度为100nm,源极22和漏极24的厚度为40纳米(igzo层20上的源/漏极厚度)，栅介电层30的厚度为200纳米，栅极40的厚度为40纳米，沟道区a的长度为100微米。

在一个实施例中，沟道区a掺杂的v族杂质为磷离子。具体地，掺杂的磷离子浓度可以为1e16cm^-3。

图4是本申请实施例与对比例的igzo薄膜晶体管漏极电流曲线图，其中对比例为未对igzo层的沟道区掺杂v族杂质的igzo薄膜晶体管。图4中横坐标为漏极电压、纵坐标为漏极电流。曲线c1为栅极电压为2伏时对比例的漏极电流曲线，曲线c2为栅极电压为2伏时本申请实施例的漏极电流曲线；曲线d1为栅极电压为4伏时对比例的漏极电流曲线，曲线d2为栅极电压为4伏时本申请实施例的漏极电流曲线。可以看到旋涂掺杂后α-igzo薄膜晶体管输出性能(漏极电流)明显提升。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。