薄膜晶体管及其制造方法与流程

本发明是有关于一种薄膜晶体管及其制造方法，特别是有关于一种采用氧化铟镓锌的薄膜晶体管及其制造方法。

背景技术：

目前，氧化物薄膜电晶体(oxidethinfilmtransistor,oxidetft)以其优良的性能广泛用于集成电路(integratedcircuit,ic)、图像显示器件驱动电路中。作为实现tft器件源漏电极之间电荷传输的通道，场效应管的沟道层是tft器件的一个重要结构，沟道层的结构与性能直接影响器件成品的电学性能。沟道层可选用半导体薄膜材料，已知有基于硅的半导体材料以及氧化物半导体材料。一种氧化物半导体材料的例子，如氧化铟镓锌(indiumgalliumzincoxide,igzo)。

一般来说，在顶栅型igzotft的制程中，遮光层(lightshield,ls)通常为钼(mo)及铜(cu)的二层结构，其中所述二层结构的上层为铜，下层为钼。然而，有些产品，例如：栅极驱动阵列(gatedriveronarray,goa)，需要采用遮光层作为走线，为了降低串联电阻rs，如上述的遮光层必须采用钼及铜。传统顶栅型igzotft的中间缓冲层(bufferlayer)为氧化硅(siox)所构成，在铜膜上直接采用电浆化学气相沉积法(plasmaenhancedchemicalvapordeposition,pecvd)沉积siox，产生的反应气体，一氧化二氮(n2o)，会使所述二层结构的上层的铜膜表面发生氧化，而且siox的覆盖性较差，容易出现产生倒角(undercut)。

因此，有必要提供改良的一种薄膜晶体管及其制造方法，以解决上述现有技术所存在的问题。

技术实现要素：

本发明的目的在于提供一种薄膜晶体管及其制造方法，利用中间缓冲层及缓冲层的材料不同，而且所述中间缓冲层为陶瓷材料，其中将中间缓冲层以陶瓷材料取代氧化硅，可避免单一层中间缓冲层为氧化硅而产生倒角。

为达成本发明的前述目的，本发明一实施例提供一种薄膜晶体管，所述薄膜晶体管包括一基板、一遮光层、一中间缓冲层及一缓冲层；其中所述遮光层形成在所述基板上，所述缓冲层位于所述基板及所述遮光层上方，所述中间缓冲层形成在所述缓冲层及所述遮光层之间，而且所述中间缓冲层为陶瓷材料。

在本发明的一实施例中，所述薄膜晶体管还包括一氧化物半导体层、一栅极绝缘层、一栅极金属层、一掺杂半导体层、一层间绝缘层及一源漏极金属层，其中所述源漏极金属层通过二个第一沟道延伸至所述掺杂半导体层，所述源漏极金属层通过一个第二沟道延伸至所述遮光层。

在本发明的一实施例中，所述中间缓冲层的陶瓷材料为氮化硅，而且述中间缓冲层的一厚度为500埃至2000埃。

在本发明的一实施例中，所述缓冲层的材料为氧化硅，而且所述缓冲层的一厚度为1000埃至3000埃。

在本发明的一实施例中，所述二个第一沟道贯穿所述层间绝缘层，而且所述二个第一沟道分别位于所述栅极金属层的二相对侧。

在本发明的一实施例中，所述第二沟道贯穿所述层间绝缘层、所述缓冲层及所述中间缓冲层。

为达成本发明的前述目的，本发明一实施例提供一种薄膜晶体管的制造方法，所述薄膜晶体管的制造方法包括一遮光层形成步骤、一中间缓冲层形成步骤及一缓冲层形成步骤；在所述遮光层形成步骤中，在一基板上沉积一遮光层；在所述中间缓冲层形成步骤中，在所述基板及所述遮光层上形成一中间缓冲层，其中所述中间缓冲层为陶瓷材料；在所述缓冲层形成步骤中，在所述中间缓冲层上形成一缓冲层，使得所述中间缓冲层位于所述缓冲层及所述遮光层之间。

在本发明的一实施例中，在所述中间缓冲层形成步骤中，所述中间缓冲层的陶瓷材料为氮化硅，而且所述中间缓冲层的一厚度为500埃至2000埃。

在本发明的一实施例中，在所述缓冲层形成步骤中，所述缓冲层的材料为氧化硅，而且所述缓冲层的一厚度为1000埃至3000埃。

在本发明的一实施例中，在所述遮光层形成步骤中，所述遮光层为二层结构，其中所述二层结构的上层为铜。

如上所述，通过所述中间缓冲层及所述缓冲层的材料不同，而且所述中间缓冲层为陶瓷材料，其中将所述中间缓冲层以陶瓷材料取代氧化硅，例如氮化硅，可避免单一层中间缓冲层为氧化硅而产生倒角(undercut)，并且提升中间缓冲层的覆盖性，同时可减轻铜离子的扩散，以降低发生氧化的机会。

附图说明

图1是根据本发明薄膜晶体管的一优选实施例的一示意图。

图2是根据本发明薄膜晶体管的制造方法的一优选实施例的一流程图。

具体实施方式

以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。再者，本发明所提到的方向用语，例如上、下、顶、底、前、后、左、右、内、外、侧面、周围、中央、水平、横向、垂直、纵向、轴向、径向、最上层或最下层等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。

请参照图1所示，为本发明薄膜晶体管的一优选实施例的一示意图。所述薄膜晶体管为顶栅型氧化铟镓锌(indiumgalliumzincoxide,igzo)薄膜晶体管，所述薄膜晶体管包括一基板21、一遮光层22、一中间缓冲层23、一缓冲层24、一氧化物半导体层25、一栅极绝缘层26、一栅极金属层27、一掺杂半导体层28、一层间绝缘层29、一源漏极金属层30以及一钝化层31。本发明将于下文详细说明各实施例上述各组件的细部构造、组装关系及其运作原理。

续参照图1所示，所述遮光层22形成在所述基板21上，其中所述遮光层22为二层结构(未绘示)，而且所述二层结构的上层为铜，下层为钼。所述中间缓冲层23形成在所述基板21及所述遮光层22上，所述缓冲层24形成在所述中间缓冲层23上，所述中间缓冲层23及所述缓冲层24的材料不同，而且所述中间缓冲层23为陶瓷材料；所述氧化物半导体层25形成在所述缓冲层24上，其中所述氧化物半导体层25通过光照进行图案化，其中，所述氧化物半导体层25的材料为氧化铟镓锌。

在本实施例中，所述中间缓冲层23的陶瓷材料为氮化硅，所述缓冲层24的材料为氧化硅，而且所述中间缓冲层23的一厚度为500埃至2000埃，所述缓冲层24的一厚度为1000埃至3000埃。

续参照图1所示，所述栅极绝缘层26形成在所述氧化物半导体层25上，而且所述栅极金属层27形成在所述栅极绝缘层26上，其中所述栅极金属层27及所述栅极绝缘层26通过蚀刻进行图案化，并露出部分所述氧化物半导体层25；露出部分所述氧化物半导体层25通过等离子体处理以形成所述掺杂半导体层28。

续参照图1所示，所述层间绝缘层29形成在所述缓冲层24、所述掺杂半导体层28及所述栅极金属层27上；所述源漏极金属层30形成在所述层间绝缘层29上，其中所述源漏极金属层30连接至所述掺杂半导体层28及所述遮光层22，所述钝化层31形成在所述层间绝缘层29及所述源漏极金属层30上。在本实施例中，所述源漏极金属层30通过二个第一沟道延伸301至所述掺杂半导体层28，所述源漏极金属层30通过一个第二沟道302延伸至所述遮光层22，而且所述第一沟道贯301穿所述层间绝缘层29并分别位于所述栅极金属层27的二相对侧。

续参照图1所示，接着在所述钝化层31上形成一平坦化层32，在所述平坦化层32上形成一像素定义层33，在所述像素定义层33上形成一阳极层34及一发光层35，一阴极层36形成在所述像素定义层33及发光层35上。在本实施例中，所述发光层35为有机发光二极管(oled)发光层。

如上所述，通过所述中间缓冲层23及所述缓冲层24的材料不同，而且所述中间缓冲层23为陶瓷材料，其中将所述中间缓冲层23以陶瓷材料取代氧化硅，例如氮化硅，可避免单一层中间缓冲层为氧化硅而产生倒角(undercut)，并且提升中间缓冲层的覆盖性，同时可减轻铜离子的扩散，以降低发生氧化的机会。

请参照图2并配合图1所示，为本发明薄膜晶体管的制造方法的一优选实施例的一流程图。所述薄膜晶体管的制造方法包括一遮光层形成步骤s201、一中间缓冲层形成步骤s202、一缓冲层形成步骤s203、一氧化物半导体层形成步骤s204、一栅极绝缘层形成步骤s205、一栅极金属层形成步骤s206、一掺杂半导体层形成步骤s207、一层间绝缘层形成步骤s208、一源漏极金属层形成步骤s209及一钝化层形成步骤s210。本发明将于下文详细说明各步骤的关系及其运作原理。

续参照图2并配合图1所示，在所述遮光层形成步骤s201中，在一基板21上沉积一遮光层22，其中所述遮光层22为二层结构(未绘示)，而且所述二层结构的上层为铜，下层为钼。

续参照图2并配合图1所示，在所述中间缓冲层形成步骤s202中，在所述基板21及所述遮光层22上形成一中间缓冲层23，而且所述中间缓冲层23为陶瓷材料，在本实施例中，所述中间缓冲层23的陶瓷材料为氮化硅，而且所述中间缓冲层23的一厚度为500埃至2000埃。

续参照图2并配合图1所示，在所述缓冲层形成步骤s203中，在所述中间缓冲层23上形成一缓冲层24，使得所述中间缓冲层23位于所述缓冲层24及所述遮光层22之间。在本实施例中，所述缓冲层24的材料为氧化硅，而且所述缓冲层24的一厚度为1000埃至3000埃。

续参照图2并配合图1所示，在所述氧化物半导体层形成步骤s204中，在所述缓冲层24上形成一氧化物半导体层25，其中所述氧化物半导体层25通过光照进行图案化，而且所述氧化物半导体层25的材料为氧化铟镓锌。

续参照图2并配合图1所示，在所述栅极绝缘层形成步骤s205中，在所述氧化物半导体层25上形成一栅极绝缘层26。

续参照图2并配合图1所示，在所述栅极金属层形成步骤s206中，在所述栅极绝缘层26形成一栅极金属层27，其中所述栅极金属层27及所述栅极绝缘层26通过蚀刻进行图案化，并露出部分所述氧化物半导体层25。

续参照图2并配合图1所示，在所述掺杂半导体层形成步骤s207中，露出部分所述氧化物半导体层25通过等离子体处理以形成一掺杂半导体层28。

续参照图2并配合图1所示，在所述层间绝缘层形成步骤s208中，在所述缓冲层24、所述掺杂半导体层28及所述栅极金属层27上形成一层间绝缘层29。在本实施例中，所述层间绝缘层29的材料为氧化硅或氮化硅。

续参照图2并配合图1所示，在所述源漏极金属层形成步骤s209中，在所述层间绝缘层29上形成一源漏极金属层30，所述源漏极金属层30通过二个第一沟道301延伸至所述掺杂半导体层28，所述源漏极金属层30通过一个第二沟道302延伸至所述遮光层22，其中所述第一沟道301贯穿所述层间绝缘层29而且分别位于所述栅极金属层27的二相对侧，所述第二沟道302贯穿所述层间绝缘层29、所述中间缓冲层23及所述缓冲层24。

续参照图2并配合图1所示，在所述钝化层形成步骤s210中，在所述层间绝缘层29及所述源漏极金属层30上形成一钝化层31。

如上所述，通过所述中间缓冲层23及所述缓冲层24的材料不同，而且所述中间缓冲层23为陶瓷材料，其中将所述中间缓冲层23以陶瓷材料取代氧化硅，例如氮化硅，可避免单一层中间缓冲层为氧化硅而产生倒角(undercut)，并且提升中间缓冲层的覆盖性，同时可减轻铜离子的扩散，以降低发生氧化的机会。

本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。