基于BCD工艺的PNP型高压ESD器件及LDMOS的制作方法

本发明涉及esd(electro-staticdischarge，静电释放)器件，尤其涉及一种基于bcd(bipolar-cmos-dmos，双极互补双扩散金属氧化物半导体)工艺的pnp型高压esd器件及ldmos(laterally-diffusedmetal-oxidesemiconductor，横向扩散金属氧化物半导体)。

背景技术：

esd现象对于半导体器件的正常工作是个严重的问题，而esd器件可分为基于正向导通泄放电流型和基于负阻效应开启泄放电流型。对于esd器件来说，二次击穿电流it2，导通电阻ron，以及二次击穿电压vt2对于器件的设计有重要意义。因此，在ldmos的制造流程中，如何在现有bcd工艺中不增加工艺成本的前提下，改进esd器件的电流承受能力即二次击穿电流it2，导通电阻ron及二次击穿电压vt2，以及改善esd器件的体积是目前所关注的问题。

技术实现要素：

本发明要解决的技术问题是为了克服现有基于bcd工艺的半导体ldmos制造流程中pnp型高压esd器件的二次击穿电流it2较低、导通电阻ron较高、二次击穿电压vt2较高以及器件体积偏大的缺陷，提供一种基于bcd工艺的pnp型高压esd器件及ldmos。

本发明是通过下述技术方案来解决上述技术问题：

本发明提供了一种基于bcd工艺的pnp型高压esd器件，包括p型集电极、p型发射极以及位于所述p型集电极和所述p型发射极之间的第一sti(浅沟道隔离)，所述第一sti的标准长度表示为l；

所述第一sti的长度为所述pnp型高压esd器件还包括多晶硅栅，所述多晶硅栅位于所述第一sti和所述p型发射极相邻的两端的上部区域。

本方案中，通过对现有的具有标准长度的第一sti的pnp型高压esd器件的结构进行调整，具体为将现有的pnp型高压esd器件中位于p型集电极和p型发射极之间的sti的尺寸缩减为原来的三分之一到二分之一，同时以多晶硅栅(polygate)进行弥补，能够获得相对于现有的具有标准长度的第一sti的pnp型高压esd器件更高的电流均匀性、更低的导通电阻ron和二次击穿电压vt2，以及更高的二次击穿电流it2，同时还减小了器件的体积。

较佳地，所述标准长度的取值范围为1～2微米。

较佳地，所述pnp型高压esd器件为pnp型三极管。

较佳地，所述pnp型高压esd器件的工作电压的范围为40～65v(伏特)。

较佳地，所述pnp型高压esd器件还包括：n型基极、p衬底、高压n阱、p型漂移区、n型漂移区、第二sti、第三sti、第四sti、第一n阱和第二n阱；

所述高压n阱位于所述p衬底中；

所述p型漂移区和所述n型漂移区设置于所述高压n阱中且相邻；

所述p型发射极远离所述第一sti的一侧依次为所述第三sti、所述n型基极以及所述第四sti；

所述第二sti位于所述p型集电极远离所述第一sti的一侧；

所述p型漂移区横跨所述第一sti和所述第二sti之间的区域；

所述n型漂移区横跨所述第一sti和所述第四sti之间的区域；

所述第一n阱和所述第二n阱设置于所述n型漂移区中；

所述第一n阱横跨所述多晶硅栅和所述第三sti之间的区域；

所述第二n阱横跨所述第三sti和所述第四sti之间的区域。

较佳地，所述bcd工艺的节点范围为65～180nm(纳米)。

本发明还提供了一种ldmos，所述ldmos包括前述的基于bcd工艺的pnp型高压esd器件。

较佳地，所述ldmos为高压ldmos。

本发明的积极进步效果在于：

本发明提供了一种基于bcd工艺的pnp型高压esd器件及ldmos，通过对pnp型高压esd器件结构的调整，实现了在ldmos制造流程中不增加光罩的前提下获得较高的二次击穿电流it2，较低的导通电阻ron及较低的二次击穿电压vt2。通过本发明制作的pnp型高压esd器件，二次击穿电流it2增加了约一倍，导通电阻ron减小了约2/3，同时减小了器件的体积，极大的提高了器件的性能。

附图说明

图1为本发明实施例1的基于bcd工艺的pnp型高压esd器件的截面示意图。

图2为现有技术中传统的基于bcd工艺的pnp型高压esd器件的截面示意图。

图3为本发明实施例1的基于bcd工艺的pnp型高压esd器件对应的二次击穿电压vt2的电流密度图。

图4为现有技术中传统的基于bcd工艺的pnp型高压esd器件对应的二次击穿电压vt2的电流密度图。

图5为本发明实施例1的基于bcd工艺的pnp型高压esd器件对应的二次击穿电压vt2的电场强度图。

图6为现有技术中传统的基于bcd工艺的pnp型高压esd器件对应的二次击穿电压vt2的电场强度图。

图7为本发明实施例1的基于bcd工艺的pnp型高压esd器件与传统的基于bcd工艺的pnp型高压esd器件对应的tlp(传输线脉冲技术)测试曲线对照图。

具体实施方式

下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。

实施例1

如图1所示，本实施例公开了一种基于bcd工艺的pnp型高压esd器件，包括p衬底1、高压n阱2、p型漂移区3、n型漂移区4、第一n阱5、第二n阱6、n型基极13、p型集电极11、p型发射极12、多晶硅栅14、栅氧化层15、第一sti8、第二sti7、第三sti9以及第四sti10。其中，pnp型高压esd器件为pnp型三极管；工作电压的范围为40～65v；bcd工艺的节点范围为65～180nm。

其中，第一sti8位于p型集电极11和p型发射极12之间。多晶硅栅14位于第一sti8和p型发射极12相邻的两端的上部区域。栅氧化层15位于多晶硅栅14和第二sti8和p型发射极12之间。高压n阱2位于p衬底1中；p型漂移区3和n型漂移区4设置于高压n阱2中且相邻；第一n阱5和第二n阱6设置于n型漂移区4中；p型发射极12远离第一sti8的一侧依次为第三sti9、n型基极13以及第四sti10；第二sti7位于p型集电极11远离第一sti8的一侧。具体地，p型漂移区3横跨第一sti8和第二sti7之间的区域；n型漂移区4横跨第一sti8和第四sti10之间的区域；第一n阱5横跨多晶硅栅14和第三sti之间的区域；第二n阱6横跨第三sti9和第四sti10之间的区域。

如图2所示，现有技术中传统的基于bcd工艺的pnp型高压esd器件的第一sti8’的长度为标准长度，取值范围为1～2微米，该标准长度表示为l，本实施例中第一sti8的长度为本实施例中将p型发射极12端的sti，也即第一sti8拉回，并以多晶硅栅代替拉回的尺寸，具体为将现有的pnp型高压esd器件中位于p型集电极和p型发射极之间的sti的尺寸缩减为原来的三分之一到二分之一，同时以多晶硅栅进行弥补，能够获得相对于现有的具有标准长度的第一sti的pnp型高压esd器件更高的电流均匀性、更低的导通电阻ron和二次击穿电压vt2，以及更高的二次击穿电流it2，同时还减小了器件的体积。

图3和图4分别为本实施例公开的基于bcd工艺的pnp型高压esd器件与图2中现有的传统的基于bcd工艺的pnp型高压esd器件对应的二次击穿电压vt2的电流密度图，对比发现，图2对应的传统的基于bcd工艺的pnp型高压esd器件没有polygate，二次击穿电压vt2取决于结的浓度；而本实施例公开的基于bcd工艺的pnp型高压esd器件在增加polygate的情况下，电流分布增加，电流密度更加均匀，spacecharge(空间电荷)区域增加，二次击穿电流it2增高。

图5和图6分别为本实施例公开的基于bcd工艺的pnp型高压esd器件与图2中现有的传统的基于bcd工艺的pnp型高压esd器件对应的二次击穿电压vt2的电场强度图。对比发现，本实施例公开的基于bcd工艺的pnp型高压esd器件在增加polygate的情况下，电场强度更为集中，击穿点远离pn结。

图7为本实施例公开的基于bcd工艺的pnp型高压esd器件与图2中传统的基于bcd工艺的pnp型高压esd器件对应的tlp测试曲线对照图，其中曲线16对应为本实施例，曲线17对应为传统的pnp型高压esd器件。二者触发电压vt1均为80v，本实施例中二次击穿电压vt2为90v，而图2中传统的基于bcd工艺的pnp型高压esd器件的二次击穿电压vt2为110v，也即反应在曲线上是本实施例获得了相对较低的二次击穿电压vt2。模拟结果以及测试结果均显示，本实施例公开的基于bcd工艺的pnp型高压esd器件，通过对pnp型高压esd器件结构的调整，实现了在不增加光罩的情况下，通过调节pnp型高压esd器件的结构，二次击穿电流it2增加了约一倍，导通电阻ron减小了约2/3，二次击穿电压vt2降低，同时减小了器件的体积，极大的提高了器件的性能。

实施例2

本实施例公开了一种ldmos，该ldmos为高压ldmos，包括实施例1公开的基于bcd工艺的pnp型高压esd器件。其中基于bcd工艺的pnp型高压esd器件用于实现高压ldmos的esd保护。ldmos在瞬间电流造成的尖峰电压超过其40～65v的工作电压但没有到达二次击穿电压的情况下，将电流通过pnp型高压esd器件导流，从而实现esd保护。本实施例中通过对pnp型高压esd器件结构的调整，实现了在ldmos制造流程中不增加光罩的前提下获得较高的二次击穿电流it2，较低的导通电阻ron及较低的二次击穿电压vt2。能够减小了器件的体积，极大的提高了器件的性能。

虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。