半导体器件及其制造方法与流程

本申请的实施例涉及半导体器件及其制造方法。

背景技术：

剥离是氮化铝层和氮化硅接触蚀刻停止层之间的问题。解决剥离问题的一种方法是增加氮化铝层的厚度。但是，这增加了整个器件的厚度并降低了器件的密度。期望对于氮化铝剥离问题的解决方案。

技术实现要素：

本申请的实施例提供了一种制造半导体器件的方法，包括：在衬底上方形成第一介电层；在第一介电层的表面上形成粘附增强层；和在粘附增强层上形成第二介电层，其中，第二介电层包括氮化铝基材料。

本申请的另一实施例提供了一种制造半导体器件的方法，包括：在衬底上的半导体器件结构上方形成第一氮化物基介电层；在第一氮化物基介电层上方形成粘附增强层；在粘附增强层上方形成第二氮化物基介电层；以及至少部分地氧化第二氮化物基介电层，其中，第一氮化物基介电层由与第二氮化物基介电层不同的材料制成。

本申请的另一实施例提供了一种半导体器件，包括：第一介电层，设置在半导体器件结构上方；粘附增强层，设置在第一介电层上方；以及第二介电层，设置在粘附增强层上方，其中，第一介电层包括第一金属氮化物，第二介电层包括与第一金属氮化物不同的第二金属氮化物，以及第二介电层的氮浓度沿着垂直方向不均匀。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1a、图1b、图1c和图1d示出了根据本公开的半导体器件的顺序制造操作的各个阶段。

图2a、图2b、图2c和图2d示出了根据本公开的半导体器件的顺序制造操作的各个阶段。

图3a、图3b、图3c和图3d示出了根据本公开的半导体器件的顺序制造操作的各个阶段。

图3e、图3f、图3g和图3h示出了根据本公开的半导体器件的顺序制造操作的各个阶段。

图4a示出了根据本公开实施例的半导体器件的顺序制造工艺的各个阶段中的一个的平面图(从上方观察)。图4b示出了沿着图4a的线x1-x1的截面图。图4c和图4d是栅极结构的放大图。图4e示出了根据本公开实施例的半导体器件的顺序制造工艺的各个阶段的一个的立体图。

图5a、图5b、图5c、图5d和图5e示出了根据本公开实施例的半导体器件的顺序制造工艺的各个阶段的截面图。

图6a、图6b、图6c和图6d示出了根据本公开实施例的半导体器件的顺序制造工艺的各个阶段的截面图。

图7a、图7b、图7c和图7d示出了根据本公开实施例的半导体器件的顺序制造工艺的各个阶段的截面图。

图8a、图8b和图8c示出了根据本公开实施例的半导体器件的顺序制造工艺的各个阶段的截面图。

图9a、图9b、图9c和图9d示出了根据本公开实施例的半导体器件的各个视图。

具体实施方式

以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。如本文使用的，在第二部件上形成第一部件是指形成与第二部件直接接触的第一部件。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。另外，术语“由……制成”可以表示“包含……”或“由……组成”。在本公开中，用语“a、b和c中的一个”表示“a、b和/或c”(a、b、c，a和b，a和c，b和c或a、b和c)，除非另有说明，否则不表示来自a的一种元素，来自b的一种元素和来自c的一种元素。

在半导体器件中，在半导体器件结构上方形成金属化层。在一些实施例中，半导体器件结构包括晶体管。在一些实施例中，晶体管包括鳍式场效应(finfet)晶体管或全环栅效应晶体管(gaafet)。金属化层包括嵌入介电层中的导电层。形成在半导体器件结构上方的金属化层包括嵌入在绝缘层(诸如氮化硅、氮氧化硅或氧化硅)中的导电层(诸如钨)。在金属化层上方形成例如铝基绝缘层(例如，aln层)的蚀刻停止层。在一些实施例中，导电层是与下面的半导体器件结构接触的接触件。在一些实施例中，在将氮化铝层暴露于环境空气中的氧气时，氮化铝层被氧化以形成氮氧化铝(alxoynz)。由于氧化而使氧原子插入氮化铝晶格中会导致氮化铝层与氮化硅层的粘附性丧失，并导致氮化铝层从氮化硅的表面剥离。剥离可能导致形成氧化铝小丘。小丘是缺陷并且小丘产生半导体器件的不平坦表面，从而降低了半导体器件的成品率。晶格中插入的氧原子会破坏晶格并产生应变。

在本公开的实施例中，在形成蚀刻停止层(例如，氮化铝层)之前，在下层(例如，氮化硅层)上形成粘附增强层(粘附层)，以吸收或减少在氮化铝层的氧化中引起的应变并抑制蚀刻停止层的剥离。

图1a、图1b、图1c和1d示出了根据本公开的半导体器件的顺序制造操作的各个阶段。应理解，可以在图1a至图1d的操作之前、期间和之后提供附加的操作，对于方法的另外的实施例，可以替换或排除以下描述的一些操作。操作/工艺的顺序可以互换。

如图1所示，在半导体衬底(未示出)上的下层结构(未示出)上方形成第一介电层200。在一些实施例中，第一介电层200包括一个或多个氮化物基绝缘材料层。在一些实施例中，氮化物基绝缘层是硅、锗或锗化硅(sige)的氮化物或氮氧化物。在一些实施例中，氮化物基绝缘材料包括氮化硅和氮氧化硅。在氮氧化硅的情况下，在一些实施例中，氮的量大于氧的量(sixoynz，其中y＜z)。在某些实施例中，氮化硅用作第一介电层200。通过化学气相沉积(cvd)(包括低压cvd(lpcvd)和等离子体增强cvd(pecvd))、物理气相沉积(pvd)、原子层沉积(ald)或其他适当的工艺形成第一介电层200。

然后，如图1b所示，在第一介电层200的表面上形成粘附增强层210。在一些实施例中，粘附增强层210是比第一介电层200具有更高的氧量的富氧层。粘附增强层210包括氧化硅。在某些实施例中，氧化硅是氧缺氧化硅(siox，其中0＜x＜2)。在其他实施例中，氧化硅是二氧化硅(sio2)。在其他实施例中，粘附增强层210包括富氧氮氧化硅sixoynz，其中y＞z。

在一些实施例中，通过在热(热氧化)下将第一介电层200暴露在含氧气体中来形成粘附增强层210。在一些实施例中，含氧气体是选自氧气(o2)、臭氧(o3)、氮氧化物(n2o、no2)和碳氧化物(co，co2)中的至少一种。在一些实施例中，氮氧化物是一氧化二氮，碳氧化物是二氧化碳。在一些实施例中，不包括含si的气体。在一些实施例中，以约0.5torr至约20torr的压力施加含氧气体。在其他实施例中，以约1.5托至约8托的压力施加含氧气体。在一些实施方案中，在约150℃至约500℃范围内的衬底温度下执行氧处理。在其他实施例中，衬底温度在约250℃至约400℃的范围内。

在一些实施例中，使用含氧的等离子体处理(氧化)第一介电层200的表面。在其他实施例中，粘附增强层210是通过cvd、pvd、ald或其他适当的工艺形成的沉积膜。

在一些实施例中，粘附增强层210的厚度在约0.5nm至约10nm的范围内。在其他实施例中，粘附增强层210的厚度在约1nm至约5nm的范围内。当粘附增强层210的厚度小于该范围的最小值时，可能发生粘附增强层和/或随后形成在粘附增强层上的上层的剥离。当粘附增强层210的厚度大于该范围的最大值时，可能引起随后的蚀刻操作。

此外，如图1c所示，在粘附增强层210上方形成第二介电层220。在一些实施例中，第二介电层220用作蚀刻停止层。在一些实施例中，第二介电层220包括氮化物基绝缘材料。在一些实施例中，第二介电层220包括铝基绝缘材料。在某些实施例中，第二介电层220包括氮化铝和/或氮氧化铝(alxoynz)。在一些实施例中，在氮氧化铝的情况下，氮的量大于氧的量(alxoynz，其中y＜z)。

在一些实施例中，第二介电层220的厚度大于粘附增强层210的厚度。在一些实施例中，第二介电层220的厚度在约1nm至约20nm的范围内。在其他实施例中，第二介电层220的厚度在约2nm至约10nm的范围内。在其他实施例中，通过cvd、pvd、ald或其他适当的工艺形成第二介电层220。例如，通过金属有机cvd(mocvd)或使用三甲基铝(tma)的ald形成铝基绝缘层。在一些实施例中，氮化铝层是晶体，例如纤锌矿型(2h)aln。

随后，在一些实施例中，进一步氧化第二介电层220，以形成如图1d所示的经氧化的第二介电层230。在一些实施例中，当第二介电层220由氮化铝制成时，经氧化的第二介电层230是氧化铝或氮氧化铝。在一些实施例中，在氮化铝层上执行使用o2、co2和/或co气体(含氧气体)的等离子体处理，以至少部分地将氮化铝层转化成氧化铝。在一些实施例中，经等离子体处理的氮化铝层中的al、o和/或n的浓度不均匀，尤其是沿着垂直方向。在一些实施例中，经氧化的第二介电层230包括氧化铝层(顶部)和氮氧化铝层(底部)。在其他实施例中，经氧化的第二介电层230包括氧化铝层(顶部)、氮氧化铝层(中部)和氮化铝层(底部)。在一些实施例中，经氧化的第二介电层230是氧化铝层。在一些实施例中，氧化铝层是晶体，诸如γ-al2o3或α-al2o3。在一些实施例中，经氧化的第二介电层230是富氧氮氧化铝，alxoynz，其中y＞z。在一些实施例中，氮氧化铝层中的氧浓度和/或氮浓度不均匀，并且在某些实施例中，氧浓度从经氧化的第二介电层230的上表面朝向底表面降低，而氮浓度从经氧化的第二介电层230的上表面朝向底表面增加。

在一些实施例中，当等离子体包括碳时，经氧化的第二介电层230包括具有不均匀碳浓度的aloc。在一些实施例中，执行热氧化工艺以形成经氧化的第二介电层230。

在一些实施例中，经氧化的第二介电层220的厚度在约1nm到约20nm的范围内。在其他实施例中，经氧化的第二介电层220的厚度在约2nm至约10nm的范围内。

图2a、图2b、图2c和图2d示出了根据本公开的半导体器件的顺序制造操作的各个阶段。应理解，可以在图2a至图2d的操作之前、期间和之后提供附加的操作，对于方法的另外的实施例，可以替换或排除以下描述的一些操作。操作/工艺的顺序可以互换。关于前述实施例所说明的材料、配置、尺寸、工艺和/或操作可以在以下实施例中采用，并且可以省略其详细说明。

在一些实施例中，如图2a所示，在下层205上方形成第一介电层200，电子结构215形成在下层205上或下层205中。在一些实施例中，电子结构215包括晶体管、导线、接触件、互连件、通孔和/或扩散区。在一些实施例中，下层205包括半导体衬底和/或绝缘层。

此外，如图2a所示，在一些实施例中，导电图案225形成在第一介电层200中并且与电子结构215接触。在一些实施例中，第一介电层由氮化硅制成。在一些实施例中，导电图案225包括接触件、通孔、导线、互连件和/或带(bar)。在一些实施例中，通过使用一个或多个光刻和蚀刻操作在第一介电层200中形成开口，并且通过使用一个或多个膜形成操作和一个或多个平坦化操作(诸如化学机械抛光(cmp)操作)来用一种或多种导电材料填充开口。在一些实施例中，导电图案225包括多晶硅、铝、铝硅、钛、硅化钛、氮化钛、钨、硅化钨、钼、硅化钼、铜、铂、钴、硅化钴、钽、氮化钽、铟、金和银或它们的合金。在某些实施例中，导电图案225包括钨。当使用钨时，在形成钨层之前形成一个或多个胶层和/或阻挡层(未示出)。在一些实施例中，胶层和/或阻挡层包括钛、氮化钛、钽和/或氮化钽。

类似于图1b，如图2b所示，在第一介电层200的表面上形成粘附增强层210。在一些实施例中，使用如上所述的热操作或等离子体氧化操作形成粘附增强层210。在一些实施例中，没有粘附增强层形成在导电图案225的表面上。在一些实施例中，在导电图案225的表面处形成构成导电图案225的元素的氧化物。

然后，类似于图1c，如图2c所示，在粘附增强层210和导电接触件225上形成第二介电层220。在一些实施例中，第二介电层由氮化铝制成。

随后，类似于图1d，如图2d所示，部分地或完全地氧化第二介电层220以形成经氧化的第二介电层230。

图3a、图3b、图3c和图3d示出了根据本公开的半导体器件的顺序制造操作的各个阶段。应理解，可以在图3a至图3d的操作之前、期间和之后提供附加的操作，对于方法的另外的实施例，可以替换或排除以下描述的一些操作。操作/工艺的顺序可以互换。关于前述实施例所说明的材料、配置、尺寸、工艺和/或操作可以在以下实施例中采用，并且可以省略其详细说明。

在形成图2a所示的结构之后，类似于图1b，如图3a所示，在第一介电层200的表面和导电图案225的表面上形成粘附增强层210。在一些实施例中，使用如上所述的沉积工艺(诸如cvd、pvd或ald)形成粘附增强层210。

然后，类似于图1c，如图3b所示，在粘附增强层210上形成第二介电层220。在一些实施例中，第二介电层由氮化铝制成。

随后，类似于图1d，如图3c所示，部分地或完全地氧化第二介电层220以形成经氧化的第二介电层230。如图3c所示，经氧化的第二介电层230不直接接触导电图案225。在一些实施例中，如图2b所示形成第一粘附增强层，并且如图3d所示，进一步的在第一粘附增强层和导电图案225上方形成第二粘附增强层。

在一些实施例中，第一介电层200包括多个介电层。如图3e所示，在下层205和电子结构215上方顺序地形成底层200a、中间层200b和上层200c。在一些实施例中，底层200a和上层200c由氮化硅制成并且中间层200b由氧化硅制成。然后，如图3f所示，通过使用一个或多个光刻和蚀刻操作在电子结构215上方形成开口201。此外，如图3g所示，在开口中和上层200c上形成用于导电图案225的导电材料。然后，如图3h所示，执行平坦化操作(诸如化学机械抛光(cmp)和/或回蚀刻工艺)以获得导电图案225。随后，执行关于图2b至图2d或图3a至图3说明的操作。

图4a至图8c示出了根据本公开的半导体器件的顺序制造操作的各个阶段。应理解，可以在图4a至图8c的操作之前、期间和之后提供附加的操作，对于方法的另外的实施例，可以替换或排除以下描述的一些操作。操作/工艺的顺序可以互换。关于前述实施例所说明的材料、配置、尺寸、工艺和/或操作可以在以下实施例中采用，并且可以省略其详细说明。

图4a和图4b示出了根据本公开一个实施例的半导体器件的顺序制造工艺中的一个阶段。图4a示出了平面(顶视)图，图4b示出了沿着图4a的线x1-x1的截面图。

图4a和图4b示出了在形成金属栅极结构10之后的半导体器件的结构。在图4a和图4b中，金属栅极结构10形成在沟道层5(例如，鳍结构的一部分)上方，并且覆盖绝缘层20设置在金属栅极结构10上方。在一些实施例中，金属栅极结构10的厚度在15nm至50nm的范围内。在一些实施例中，覆盖绝缘层20的厚度在约10nm至约30nm的范围内，并且在其他实施例中，覆盖绝缘层20的厚度在约15nm至约20nm的范围内。在金属栅极结构10和覆盖绝缘层20的侧壁上提供侧壁间隔件30。在一些实施例中，在侧壁间隔件的底部处侧壁间隔件30的膜厚度在约3nm至约15nm的范围内，在其他实施例中，在侧壁间隔件的底部处侧壁间隔件30的膜厚度在约4nm至约8nm的范围内。金属栅极结构10、覆盖绝缘层20和侧壁间隔件30的组合可以统称为栅极结构。此外，源极/漏极区域50形成为与栅极结构相邻，并且层间介电(ild)层40填充栅极结构之间的空间。

图4c是栅极结构的放大图。金属栅极结构10包括一个或多个金属材料层16，金属材料诸如是al、cu、w、ti、ta、tin、tial、tialc、tialn、tan、nisi、cosi、其他导电材料。栅介电层12设置在沟道层5与金属栅极之间，金属栅极包括一个或多个金属氧化物(诸如高k金属氧化物)层。用于高k介电的金属氧化物的示例包括li、be、mg、ca、sr、sc、y、zr、hf、al、la、ce、pr、nd、sm、eu、gd、tb、dy、ho、er、tm、yb、lu和/或其混合物的氧化物。

在一些实施例中，在栅介电层12和金属材料16之间插入一个或多个功函数调整层14(mg)。功函数调整层14由导电材料制成，诸如tin、tan、taalc、tic、tac、co、al、tial、hfti、tisi、tasi或tialc的单层或者这些材料中的两种或多种的多层。对于n沟道fet，tan、taalc、tin、tic、co、tial、hfti、tisi和tasi中的一种或多种用作功函数调整层，对于p沟道fet，tialc、al、tial、tan、taalc、tin、tic和co中的一种或多种用作功函数调整层。

覆盖绝缘层20包括一个或多个绝缘材料层，绝缘材料诸如是包括sin、sicn和siocn的氮化硅基材料。侧壁间隔件30由与覆盖绝缘层20不同的材料制成，并且包括一个或多个绝缘材料层，绝缘材料诸如是包括sin、sion、sicn和siocn的氮化硅基材料。ild层40包括一个或多个绝缘材料层，绝缘材料诸如是诸如二氧化硅(sio2)和sion的氧化硅基材料。

在一些实施例中，如图4d所示，不形成栅极覆盖绝缘层。

侧壁间隔件30的材料、覆盖绝缘层20的材料和ild层40的材料互不相同，从而可以选择性地蚀刻这些层中的每一个。在一个实施例中，侧壁间隔件30由siocn、sicn或sion制成，覆盖绝缘层20由sin制成，ild40层由sio2制成。

在该实施例中，采用通过栅极替换工艺制造的鳍式场效应晶体管(finfet)。

图4e示出了鳍式fet结构的示例性立体图。

首先，在衬底300上方制造鳍结构310。鳍结构包括底部区域和作为沟道区域315的上部区域。例如，衬底是杂质浓度在约1×10¹⁵cm^-3至约1×10¹⁸cm^-3范围内的p型硅衬底。在其他实施例中，衬底是杂质浓度在约1×10¹⁵cm^-3到约1×10¹⁸cm^-3范围内的n型硅衬底。可选地，衬底可以包括：另一种元素半导体，诸如锗；包括iv-iv族化合物半导体(诸如sic和sige)、iii-v族化合物半导体(诸如gaas、gap、gan、inp、inas、insb、gaasp、algan、alinas、algaas、gainas、gainp和/或gainasp)的化合物半导体；或它们的组合。在一个实施例中，衬底是soi(绝缘体上硅)衬底的硅层。

在形成鳍结构310之后，在鳍结构310上方形成隔离绝缘层320。通过lpcvd(低压化学气相沉积)、等离子cvd或可流动cvd形成隔离绝缘层320，隔离绝缘层320包括一个或多个绝缘材料层，绝缘材料诸如是氧化硅、氮氧化硅或氮化硅。隔离绝缘层可以由一层或多层旋涂玻璃(sog)、sio、sion、siocn和/或掺氟硅酸盐玻璃(fsg)形成。

在隔离绝缘层320形成在鳍结构上方之后，执行平坦化操作以去除部分隔离绝缘层320。平坦化操作可以包括化学机械抛光(cmp)和/或回蚀刻工艺。然后，隔离绝缘层320被进一步去除(凹进)，从而暴露鳍结构的上部区域。

在暴露的鳍结构上方形成伪栅极结构。伪栅极结构包括伪栅电极层和伪栅介电层，伪栅电极层由多晶硅制成。在伪栅电极层的侧壁上也形成侧壁间隔件350，侧壁间隔件350包括一个或多个绝缘材料层。在形成伪栅极结构之后，未被伪栅极结构覆盖的鳍结构310凹进至隔离绝缘层320的上表面下方。然后，通过使用外延生长方法在凹陷的鳍结构上方形成源极/漏极区域360。源极/漏极区域可以包括应变材料以向沟道区315施加应力。

然后，在伪栅极结构和源极/漏极区域上方形成层间介电层(ild)370。在平坦化操作之后，去除伪栅极结构以形成栅极空间。然后，在栅极空间中形成金属栅极结构330，金属栅极结构330包括金属栅电极和栅介电层(诸如高k介电层)。此外，在金属栅极结构330上方形成覆盖绝缘层340，以获得图4e所示的finfet结构。在图4e中，金属栅极结构330、覆盖隔离层340、侧壁330和ild370的部分被切割以示出下面的结构。

图4e的金属栅极结构330、覆盖隔离层340、侧壁330、源极/漏极360和ild370基本上分别对应于图4a至图4d的金属栅极结构10、覆盖绝缘层20、侧壁间隔件30、源极/漏极区域50和层间介电层(ild)40。在一些实施例中，在ild层40上方附加地形成一个或多个ild层，从而形成图5a至图8c所示的第一ild层45。

在下面的说明中，如图5a至图8c所示，在衬底1上方形成四个鳍结构5，但是鳍结构5的数量不限于四个，可以是一个、两个、三个或五个或者多于五个。

在形成金属栅极结构之后，如图5a所示，在第一ild层45(或40)上方形成第一蚀刻停止层60，并且在第一蚀刻停止层60上方形成第二ild层65。通过适当的膜形成方法(诸如cvd、pvd或ald)形成蚀刻停止层和ild层。

通过使用一个或多个光刻和蚀刻操作，如图5b所示，在第一ild层45和第二ild层65中形成用于第一接触件70的接触孔(开口)67。

然后，在接触孔67中和第二ild层65的上表面上共形地形成第一接触件衬层68，并且在第一接触件衬层68上方形成导电材料。通过适当的膜形成方法(诸如cvd、pvd、ald或镀)形成接触件衬层68和导电材料层。随后，如图5c所示，执行平坦化操作(诸如回蚀刻操作或化学机械抛光(cmp)操作)以形成源极/漏极接触件70。

随后，如图5d所示，形成第二蚀刻停止层75和第三ild层80。在一些实施例中，类似于第一介电层200，第三ild层80包括一个或多个氮化物基绝缘材料层。在一些实施例中，氮化物基绝缘层是硅、锗或锗化硅(sige)的氮化物或氮氧化物。在一些实施例中，氮化物基绝缘材料包括氮化硅和氮氧化硅。在氮氧化硅的情况下，在一些实施例中，氮的量大于氧的量(sixoynz，其中y＜z)。在某些实施例中，氮化硅被用作第三ild层80。

如图5e所示，通过使用一个或多个光刻和蚀刻操作，在第三ild层80和第二蚀刻停止层75中形成用于第二接触件的接触孔(开口)82。

然后，如图6a所示，在接触孔82中共形地形成第二接触件衬层90。通过适当的膜形成方法(诸如cvd、pvd、ald或镀)形成第二接触件衬层90。

然后，如图6b所示，在接触孔82和第三ild层80中形成一个或多个导电材料层。通过适当的膜形成方法(诸如cvd、pvd、ald或镀)形成导电层。在一些实施例中，在约200℃至约400℃的温度范围内形成导电材料。在一些实施例中，类似于导电图案225，导电材料包括多晶硅、铝、铝硅、钛、硅化钛、氮化钛、钨、硅化钨、钼、硅化钼、铜、铂、钴、硅化钴、钽、氮化钽、铟、金和银或它们的合金。在某些实施例中，导电材料包括钨。然后，如图6c所示，执行平坦化操作(诸如回蚀刻操作或cmp操作)以形成第二接触件100。

随后，如图6d所示，类似于图1b、图2b和图3b，用含氧气体和/或含氧等离子体处理第三ild层的表面以形成粘附增强层110。在一些实施例中，沉积工艺用于形成粘附增强层110。

此外，如图7a所示，类似于图1c、图2c和图3c，在粘附增强层110上形成第三蚀刻停止层120。在一些实施例中，类似于第二介电层220，第三蚀刻停止层120在一些实施例中包括氮化物基绝缘材料。在一些实施例中，第三蚀刻停止层120包括铝基绝缘材料。在某些实施例中，第三蚀刻停止层120包括氮化铝和/或氮氧化铝(alxoynz)。在一些实施例中，在氮氧化铝的情况下，氮的量大于氧的量(alxoynz，其中y＜z)。

然后，如图7b所示，类似于图1d、图2d和图3d，第三蚀刻停止层120被氧化成经氧化的蚀刻停止层125。经氧化的第三蚀刻停止层125的结构和/或配置与如上所述的经氧化的第二介电层230相同或相似。

随后，如图7c所示，在经氧化的蚀刻停止层125上方形成第四ild层130。用于第四ild层130的材料包括氧化硅、氮化硅、sioc、siocn、sicn、sion、低k材料或多孔材料中的一种或多种或任何其他适当的介电材料。低k材料的介电常数通常小于二氧化硅(3.9)。在一些实施例中，低k材料的介电常数小于2.0。

然后，如图7d所示，通过使用一个或多个光刻和蚀刻操作，在第四ild层130中形成用于第三接触件的接触孔(开口)135。在一些实施例中，蚀刻在经氧化的蚀刻停止层125处停止。然后，如图8a所示，执行附加的蚀刻操作以去除开口135的底部处的经氧化的蚀刻停止层。

此外，如图8b所示，在接触孔135中和第四ild层130上形成一个或多个导电材料层，并且执行平坦化操作(诸如回蚀刻操作或cmp操作)以形成第三接触件140。在一些实施例中，在接触孔135中共形地形成第三接触件衬层(未示出)。通过适当的膜形成方法(诸如cvd、pvd、ald或镀)形成导电层。在一些实施例中，用于第三接触件和/或第三衬层的导电材料包括多晶硅、铝、铝硅、钛、硅化钛、氮化钛、钨、硅化钨、钼、硅化钼、铜、铂、钴、硅化钴、钽、氮化钽、铟、金和银或它们的合金。当第三接触件140的底部面积小于第二接触件100的顶部面积时，部分经氧化的蚀刻停止层125保留在第二接触件100的上表面上。

在一些实施例中，当通过沉积方法形成粘附增强层110时，在第二接触件100的上表面上形成粘附增强层110。如图8c所示，当第三接触件140的底部面积小于第二接触件100的顶部面积时，部分粘附增强层110保留在第二接触件100的上表面上。

在形成栅电极之后，执行进一步的cmos工艺以形成各种部件，诸如附加的层间介电层、接触件/通孔、互连金属层和钝化层等。

图9a、图9b、图9c和图9d示出了根据本公开实施例的半导体器件的各个视图。图9a是平面图，图9b是截面图(y-cut)，图9c是截面图(x-cut1)，图9d是截面图(x-cut2)。关于前述实施例所说明的材料、配置、尺寸、工艺和/或操作可以在以下实施例中采用，并且可以省略其详细说明。

在图9a中，在y方向上延伸的三个栅极结构10设置在一个鳍结构5上方，鳍结构5在x方向上延伸。栅极结构10之间的部分是源极/漏极区域50，并且源极/漏极接触件70设置在源极/漏极区域50上方。在一些实施例中，源极/漏极区50包括一个或多个外延形成的半导体层(外延层)。层)。在一些实施例中，源极/漏极接触件70是在y方向上延伸超过源极/漏极区域50的接触条。因此，在y方向上源极/漏极外延层(源极/漏极区域)50的宽度小于的接触条70的宽度。如图9a和图9b所示，在一些实施例中，在y方向上源极/漏极接触件70的宽度大于上部接触件100的宽度。在一些实施例中，一个或多个栅极接触件71设置在栅极结构10的一个或多个栅电极上方。此外，在一些实施例中，上部接触件100和102分别设置在源极/漏极接触件70和栅极接触件71上方。

如图9b至图9d所示，在形成在鳍结构5中的凹进中形成源极/漏极区域50。栅极结构10包括形成在鳍结构5上方的栅介电层、栅电极和侧壁间隔件30。栅极结构10嵌入在第一层间介电(ild)层45中。第一ild层45包括一个或多个介电层。在一些实施例中，第一蚀刻停止层60设置在第一ild层45上方，并且第二ild层65形成在第一蚀刻停止层60上方。此外，第二蚀刻停止层75设置在第二ild层65上方，并且第三ild层80形成在第二蚀刻停止层75上方。

第一ild层45和第二ild层65包括一个或多个绝缘材料层，例如，绝缘材料是诸如二氧化硅(sio2)、sioc和siocn的氧化硅基材料。在一些实施例中，低k材料或有机材料用于ild层。第三ild层80包括氮化硅或富氮氮氧化硅。第一蚀刻停止层60和第二蚀刻停止层75由与ild层不同的材料制成，并且包括一个或多个绝缘材料层，例如，绝缘材料是诸如氮化硅和sion的氮化硅基材料。

第一源极/漏极接触件70形成在穿过第一ild层45和第二ild层65以及第一蚀刻停止层60和第二蚀刻停止层75的接触孔中。在一些实施例中，第一接触件衬层68形成在接触孔的内表面上。在一些实施例中，第一接触件衬层68包括一个或多个导电材料层，导电材料诸如是ti、tin、ta和tan。在某些实施例中，tin层用作第一接触件衬层68。

第一源极/漏极接触件70和栅极接触件71包括一个或多个导电材料层，导电材料诸如是w、co、ni、mo以及它们的合金。在某些实施例中，第一源极/漏极接触件70和栅极接触件71由co制成。

在一些实施例中，第二源极/漏极接触件100形成在第一源极/漏极接触件70上方。第一栅极接触件102形成在穿过第二ild层65和第三ild层80以及第一ild层的接触孔中。第二源极/漏极接触件100和第一栅极接触件102包括一个或多个导电材料层，导电材料诸如是w、co、ni、mo、cu、al以及它们的合金。在某些实施例中，第二源极/漏极接触件100和第一栅极接触件102由w制成。

此外，如图9b至图9d所示，在第三ild层80的表面上设置粘附增强层110和经氧化的蚀刻停止层120。如图9c所示，第三源极/漏极接触件140设置在第二源极/漏极接触件100上，如图9d所示，第二栅极接触件142设置在第一栅极接触件102上。

在本公开中，粘附增强层形成在氮化硅基介电层和氮化铝基介电层之间，因此可以抑制在氮化铝基介电材料层的氧化期间和之后氮化铝基介电层的剥离。

将理解的是，并非在本文中必须讨论所有优点，对于所有实施例或示例不需要特定的优点，并且其他实施例或示例可以提供不同的优点。

根据本公开的一个方面，在制造半导体器件的方法中，在衬底上方形成第一介电层，在第一介电层的表面上形成粘附增强层，并且第二介电层形成在粘附增强层上。在前述和以下实施例中的一个或多个中，第一介电层由氮化硅制成，第二介电层由氮化铝制成。在前述和以下实施例中的一个或多个中，粘附增强层由氧化硅制成。在前述和以下实施例中的一个或多个中，氧化第二介电层。在前述和以下实施例中的一个或多个中，通过用含氧气体处理第一介电层的表面来形成粘附增强层。在前述和以下实施例中的一个或多个中，含氧气体包括选自由n2o、o2、臭氧和co2组成的组中的至少一种。在前述和以下实施方案中的一个或多个中，其中，在用含氧气体处理第一介电层的表面期间，在250℃至400℃范围内的温度下加热衬底，并且以0.5torr至20torr范围内的压力施加气体。在前述和以下实施方案中的一个或多个中，粘附增强层的厚度在1nm至5nm的范围内。在前述和以下实施例中的一个或多个中，通过用含氧等离子体处理第一介电层的表面来形成粘附增强层。在前述和以下实施例中的一个或多个中，通过沉积方法形成粘附增强层。

根据本公开的另一方面，在一种制造半导体器件的方法中，在衬底上的半导体器件结构上方形成第一氮化物基介电层，在所述第一氮化物基介电层上方形成粘附增强层，在所述粘附增强层上方形成第二氮化物基介电层，至少部分地氧化所述第二氮化物基介电层。所述第一氮化物基介电层由与所述第二氮化物基介电层不同的材料制成。在前述和以下实施例中的一个或多个中，在所述第一氮化物基介电层中形成导电图案，所述导电图案的上表面从所述第一氮化物基介电层暴露。在前述和以下实施例中的一个或多个中，导电图案包括钨。在前述和以下实施例中的一个或多个中，所述粘附增强层形成在所述导电图案的上表面上。在前述和以下实施例中的一个或多个中，所述粘附增强层形成在所述第一氮化物基介电层上而在所述导电图案的上表面上。在前述和以下实施例中的一个或多个中，所述第一氮化物基介电层由氮化硅制成，并且所述第二氮化物基介电层由氮化铝制成。

根据本公开的另一方面，在制造半导体器件的方法中，形成嵌入在第一绝缘层中的第一导电接触件，在第一导电接触件上方形成第二绝缘层，在第二绝缘层中形成第一开口以至少部分地暴露第一导电接触件，第一开口被第一导电材料填充以形成与第一导电接触件接触的第二导电接触，在第二导电接触件上形成粘附增强层，在粘附增强层上形成氮化物基绝缘层，氧化氮化物基绝缘层，在经氧化的氮化物基绝缘层上形成第三绝缘层，通过蚀刻第三绝缘层形成第二开口，去除经氧化氮化物基绝缘层，并用第二导电材料填充第二开口。在前述和以下实施例中的一个或多个中，第二绝缘层由氮化硅制成，并且氮化物基绝缘层由氮化铝制成。在前述和以下实施例中的一个或多个中，第一导电接触件形成在源极/漏极外延层上。在前述和以下实施例中的一个或多个中，第一导电接触件形成在栅电极上。

根据本公开的一个方面，一种半导体器件，包括：第一介电层，设置在半导体器件结构上方；粘附增强层，设置在第一介电层上方；以及第二介电层，设置在粘附增强层上方。第一金属氮化物层和第二金属氮化物层包括不同的金属。在前述和以下实施例中的一个或多个中，第一介电层由氮化硅制成。在前述和以下实施例中的一个或多个中，第二介电层由氮氧化铝制成。在前述和以下实施例中的一个或多个中，第二介电层包括位于氮化铝层上的氮氧化铝层。在前述和以下实施方案中的一个或多个中，粘附增强层由siox制成，其中0＜x＜2。在前述和以下实施方案中的一个或多个中，粘附增强层的厚度为0.5nm至10nm。

根据本公开的另一方面，一种半导体器件，包括：第一氮化物基介电层，设置在半导体器件结构上方；第一导电图案，形成在第一氮化物基介电层中；粘附增强层，设置在第一氮化物基介电层上方，第二氮化物基介电层设置在粘附增强层上方，第三介电层设置在第二氮化物基介电层上方，第二导电图案形成在第三介电层中与第一导电图案接触。在前述和以下实施例中的一个或多个中，第一氮化物基介电层由氮化硅制成，并且第二氮化物基介电层包括氮化铝层和氮氧化铝层中的至少一个。在前述和以下实施例中的一个或多个中，第一导电图案包括钨。在前述和以下实施例中的一个或多个中，第一导电图案形成在与源极/漏极外延层接触的接触件上。在前述和以下实施例中的一个或多个中，第一导电图案形成在与栅电极接触的接触件上。在前述和以下实施例中的一个或多个中，第三介电包括低k介电材料。在前述和以下实施例中的一个或多个中，第二氮化物基介电层部分地覆盖第一导电图案的上表面。在前述和以下实施例中的一个或多个中，粘附增强层部分地覆盖第一导电图案的上表面，并且第二氮化物基介电层不与第一导电图案的上表面接触。

根据本公开的另一方面，一种半导体器件包括：栅电极；源极/漏极结构；第一导电接触件，设置在第一层间介电层(ild)中并与源极/漏极结构接触；第二导电接触件，与第一导电接触件接触并设置在开口中，该开口形成在设置在第一ild层上方的第二ild层中；栅极接触件，与栅电极接触并设置在第一ild层和第二ild层中；粘附绝缘层，设置在第二ild层上方；蚀刻停止层，设置在粘合绝缘层上；第三ild层，设置在蚀刻停止层上方；以及第三导电接触件，与第二导电接触件或与栅极接触件接触并设置在第三ild层中。在前述和以下实施例中的一个或多个中，粘合绝缘层具有比第二ild层更高的氧浓度。在前述和以下实施例中的一个或多个中，蚀刻停止层包含铝。在前述和以下实施例中的一个或多个中，半导体器件还包括第四导电接触件，设置在第三ild层中。第三导电接触件接触第二导电接触件，第四导电接触件接触栅极接触件。在前述和以下实施例中的一个或多个中，第二导电接触件和栅极接触件包括钨。在前述和以下实施方案中的一个或多个中，粘合绝缘层的厚度在1nm至5nm的范围内，并且蚀刻停止层的厚度大于粘合绝缘层的厚度。

根据本公开的另一方面，一种半导体器件，包括：第一介电层，设置在半导体器件结构上方；粘附增强层，设置在第一介电层上方；以及第二介电层，设置在粘附增强层上方，其中，第一介电层包括第一金属氮化物，第二介电层包括与第一金属氮化物不同的第二金属氮化物，以及第二介电层的氮浓度沿着垂直方向不均匀。

在上述半导体器件中，第一介电层由氮化硅制成。

在上述半导体器件中，第二介电层包括氮氧化铝，以及第二介电层的氮浓度沿着垂直方向朝向第一介电层增加，并且第二介电层的氧浓度沿着垂直方向朝向第一介电层减小。

在上述半导体器件中，第二介电层包括在氮化铝层上的氮氧化铝层。

前述内容概述了几个实施例或示例的特征，以便本领域技术人员可以更好地理解本公开的各方面。本领域技术人员应该理解，他们可以容易地将本公开用作设计或修改其他过程和结构的基础，以实现与本文介绍的实施例或示例相同的目的和/或实现相同的优点。本领域技术人员还应该认识到，这样的等效构造不脱离本公开的精神和范围，并且在不脱离本公开的精神和范围的情况下，它们可以在这里进行各种改变，替换和变更。