具有电容单元且具有与电容单元耦合的电阻结构的集成组合件的制作方法

具有电容单元且具有与电容单元耦合的电阻结构的集成组合件。

背景技术：

集成组合件可利用包括电阻器及电容器的电路(rc电路)来稳定贯穿组合件的电力。举例来说，rc电路可设置于存储器阵列(例如，dram阵列)外围，且可用于修改电力供应电压的上升速度、减轻电压的振荡及以其它方式使电压平稳。rc电路内利用的电容器可类似于存储器阵列中利用的那些电容器。举例来说，如果存储器阵列利用容器型(圆筒形)电容器，那么rc电路可利用类似电容器配置以便简化rc电路的制作。

rc电路的电容单元可包括彼此电耦合的多个电容子单元。此些电容子单元可布置于电容阵列中。

rc电路的电阻器可由具有串联设置的多个电阻单元的元件组成。电阻单元之间可设置接触区域，且电阻单元的总体电阻可通过用于建立到电阻单元的电接触的特定接触区域确定。参考图1及2描述实例现有技术rc组合件200。

参考图1，组合件200包括包含五个电阻区域r1到r5及与所述电阻区域穿插的五个接触区域(con1到con5)的电阻单元(结构)202。可设置任何适合数目个电阻区域及接触区域；且在一些实例应用中，可存在28个电阻区域及28个接触区域。

所图解说明的电阻单元202具有比接触区域con1到con5窄的电阻区域r1到r5，使得所述电阻区域具有比所述接触区域高的电阻。接触区域与电阻区域之间的界面展示为具有相对尖锐拐角。在实践中，难以制作具有所图解说明的尖锐拐角的结构，且替代地所述结构将具有由虚线203指示的经修圆拐角。经修圆拐角可由于处理限制而有变化。经修圆拐角的此变化形式可有问题地造成沿着个别电阻结构202的不同接触区域/电阻区域界面的不合意的性能差异，及/或可导致跨越打算为彼此基本上完全相同的多个电阻结构的性能不均匀性。

组合件200包括包含布置成电容阵列的多个电容子单元206的电容单元204。电容子单元206可为简单电容器，例如，举例来说，容器形电容器、平面电容器等。电容子单元206彼此电耦合以形成电容单元204。在所图解说明配置中，电容子单元布置于在图1中识别为群组1及群组2的两个群组内。群组1内的电容子单元可称为第一电容子单元群组，且群组2内的电容子单元可称为第二电容子单元群组。第一电容子单元群组与vcap端子电耦合，且第二电容子单元群组与供应电压vss端子电耦合。图1c示意性地图解说明电容单元204的区域且展示分别与vcap端子及vss端子耦合的电容子单元206的第一及第二群组(群组1及群组2)。共用板208(展示于图1c中)跨越群组1及2内的所有电容单元206延伸。

输入电压vin与电阻单元202的一端耦合，且电容单元204与所述电阻单元的相对端耦合。在操作中，输入电压穿过串联的电阻区域r1到r5到达电容单元204。图1a示意性地图解说明图1的rc组合件200；且展示通过第一接触区域con1且通过串联的电阻区域r1到r5与电容单元204电耦合的输入电压vin。

图1b展示沿着图1的线b-b的横截面。电阻单元202是第一金属层级m0的一部分。提供电压vin及vss的电压源分别与导电结构210及214耦合；vcap端子图解性地图解说明为212。导电结构210、212及214沿着第二金属层级m1。术语“第一金属层级”及“第二金属层级”是任意的，且仅用于将层级m0与m1彼此区分开。在一些应用中，层级m0可称为第二金属层级，且层级m1可称为第一金属层级。

电阻单元202延伸到与电容子单元206的第一群组耦合的导电结构216。另一导电结构218与电容子单元206的第二群组耦合。结构216及218沿着第一金属层级m0，且彼此间隔开。

导电结构210通过一组导电触点220与接触区域con1电耦合。类似地，导电结构212通过一组导电触点220与导电结构216耦合，且导电结构214通过一组导电触点220与导电结构218耦合。导电触点220在图1的俯视图中图解性地图解说明为一串点。

在实践中，图1a的示意图太过简单，在于此图忽略了来自触点220及接触区域(例如，con1)的电阻贡献。图1d展示更准确地表示集成组合件200的示意图。具体来说，图1d展示来自接触区域con1到con5的电阻贡献，且展示来自触点220的电阻贡献。在操作中，在设计电阻单元202时应考虑所有此些电阻触点。接触区域con1到con5的贡献与电阻区域r1到r5串联，且可提供需要重大调整以便制作在所要容差内操作的电阻单元202的大量寄生电阻。此外，上文参考图1描述的关于以虚线203图解说明的尖锐拐角的困难性可导致跨越打算彼此基本上完全相同地操作的电阻单元的非均匀性，这可使电阻单元的制作进一步复杂化。

图2展示处于不同于图1的操作模式的操作模式中的rc组合件200。导电结构210(图1b)跨越所有接触区域con1到con5延伸且与此些接触区域耦合。因此，图2的电阻单元202处于相对于图1中所展示的操作模式的较低电压操作模式中。图2a以类似于图1d的方式的方式示意性地图解说明图2的组合件，且图2b展示沿着图2的线b-b的图2组合件的横截面图。图2到2b的操作模式几乎使得能够忽视接触区域(con1到con5)的电阻贡献，如图2a中所展示。然而，甚至在图2到2b的操作模式中，并未完全省略接触区域con1到con5的电阻贡献，且相对于在所要容差内执行的操作rc组合件的设计仍成问题。

开发克服上文所描述的现有技术组合件的缺点的新rc组合件将为合意的。

技术实现要素：

在一个方面中，本申请案提供一种集成组合件，其包括：电容单元，其包含彼此接近布置的多个电容子单元，所述电容子单元包含彼此耦合的相应第一电极及彼此耦合的相应第二电极；电阻结构，其包含至少一个电阻线；且其中所述电容单元与所述电阻结构经垂直安置使得所述至少一个电阻线与所述多个电容子单元彼此垂直地重叠。

在另一方面中，本申请案提供一种集成组合件，其包括：电容单元，其包含多个电容子单元；所述电容子单元细分于第一群组及第二群组当中；第一导电结构，其位于所述电容子单元的所述第一群组下方且与所述电容子单元的所述第一群组耦合；第二导电结构，其位于所述电容子单元的所述第二群组下方且与所述电容子单元的所述第二群组耦合，所述第二导电结构被供以第一电压；第三导电结构，其位于所述电容子单元上方且与所述电容子单元的所述第一及第二群组耦合；及电阻结构，其在所述第一及第二导电结构下方延伸；所述电阻结构具有位于所述第一导电结构下方的第一端区域；所述第一端区域与所述第一导电结构耦合；所述电阻结构包括从所述第一端区域延伸到第二端区域的多个电阻线，所述第二端区域中的一或多者被供以第二电压。

在另一方面中，本申请案提供一种集成组合件，其包括：电容单元，其包含多个电容子单元；所述电容子单元细分于第一群组及第二群组当中；第一板，其沿着位于所述电容子单元下方的导电层级位于所述电容子单元的所述第一群组下方且与所述电容子单元的所述第一群组耦合；第二板，其沿着所述导电层级位于所述电容子单元的所述第二群组下方且与所述电容子单元的所述第二群组耦合；所述第一及第二板沿着所述导电层级彼此间隔开，所述第二板被供以第一电压；共用板，其延伸以将所述电容子单元的所述第一与第二群组彼此耦合；及电阻结构，其在所述第一及第二板下方延伸；所述电阻结构具有位于所述第一板下方的宽端区域；所述宽端区域通过从所述第一板的底部延伸到所述电阻结构的所述宽端区域的多个第一导电触点与所述第一板耦合；所述电阻结构包括从所述宽端区域延伸到输入电压接触区域的多个电阻线。

附图说明

图1是现有技术集成组合件的区域的图解性俯视图。

图1a是图1的现有技术组合件的图解性示意图。

图1b是沿着图1的线b-b的图1现有技术组合件的图解性横截面侧视图。

图1c是图1的现有技术组合件的另一图解性示意图。

图1d是图1的现有技术组合件的另一图解性示意图。

图2是图1的现有技术集成组合件的图解性俯视图，其中此集成组合件展示为处于不同于图1的操作模式的操作模式。

图2a是图2的现有技术组合件的图解性示意图。

图2b是沿着图2的线b-b的图2现有技术组合件的图解性横截面侧视图。

图3是实例集成组合件的区域的图解性俯视图。

图3a是图3的组合件的图解性示意图。

图3b是沿着图3的线b-b的图3组合件的图解性横截面侧视图。

图3c是图3的组合件的另一图解性示意图。

图3d是图3的实例集成组合件的电阻结构的俯视图。

图3e是图3的实例集成组合件的电阻结构的俯视图。

图4是图3的实例集成组合件的图解性俯视图，其中此集成组合件展示为处于不同于图3的操作模式的操作模式。

图4a是图4的组合件的图解性示意图。

图4b是沿着图4的线b-b的图4组合件的图解性横截面侧视图。

图4c是图4的组合件的另一图解性示意图。

图5是另一实例电阻结构的俯视图。

图5a展示根据实例实施例的沿着图5的横截面g-g及h-h的图解性横截面侧视图。

图5b展示根据另一实例实施例的沿着图5的横截面g-g及h-h的图解性横截面侧视图。

图6是包括多个电容单元的现有技术集成组合件的图解性俯视图。

图7是包括多个电容单元的实例实施例集成组合件的图解性俯视图。

具体实施方式

在一些实施例中，集成组合件包含具有在电容单元下方通过的电阻结构的rc组合件，所述电阻结构具有与电容单元及vcap端子耦合的宽端区域。所述电阻结构具有从宽端区域延伸到第二端区域的窄电阻特征(其可称为布线、线、叉形件、指形件等)。所述第二端区域中的一或多者可与接收输入电压vin的输入端子耦合。所述电阻特征为电阻结构提供电阻贡献，其中此些电阻贡献彼此并联。参考图3到7描述实例实施例。

参考图3，集成组合件10包含电容单元14下方的电阻结构12。

电容单元14可包括与图1的现有技术电容单元204相同的配置。电容单元14在图3中以虚线(幻影)视图图解说明，使得可清楚地图解说明下伏电阻结构12。电容单元14包括电容子单元16(仅图解说明其中的一些)。电容子单元16可与上文关于图1所描述的电容子单元206完全相同，且在一些实施例中可类似于接近电容单元14的存储器阵列中所利用的电容器。所述电容子单元细分在第一及第二群组(群组1及群组2)当中，如上文参考现有技术图1所描述。集成组合件10的rc电路内所利用的电容器可类似于存储器阵列中所利用的那些电容器。举例来说，如果存储器阵列利用容器型(圆筒形)电容器，那么rc电路可利用类似电容器配置以便简化rc电路的制作。

图3的组合件10还包括导电互连件18、20及22。互连件20可与经配置以供应参考电压(例如vss)的第一电压源耦合。互连件22可与经配置以供应电力电压vin(例如vdd等等)的第二电压源耦合。vss电压及vdd电压用作组合件10的存储器电路(未展示)操作所依靠的电力电压。互连件18是vcap端子。

电阻结构12可替代地称为电阻单元、电阻元件等。电阻结构12包括第一端区域24(还称为宽端区域)；且包括从第一端区域24向外延伸的多个电阻线26到30。线26到30可替代地称为指形件、叉形件、布线、特征、结构等。电阻线26到30包括类似于上文参考现有技术图1所描述的那些电阻区域的电阻区域r1到r5。然而，与图1的配置的电阻区域r1到r5的串联布置相比来说，图3的配置的电阻区域r1到r5布置成相对于彼此并联。图3的实例电阻结构12展示为具有5个电阻线(26到30)及5个相关联的电阻区域(r1到r5)。所图解说明的电阻线26到30全部为彼此约相同的横截面面积且全部为彼此约相同的长度，使得电阻线26到30全部表示彼此约相同的电阻值。应理解，电阻结构可具有任何适合数目个线及相关联的电阻单元；且在其它实例实施例中，可具有比所图解说明的5个多的线或比所图解说明的5个少的线。

线26到30分别延伸到第二端区域32到36。第二端区域32到36通过导电触点(互连件)38与vin互连件22耦合。导电触点38可与上文关于现有技术图1及1b所描述的导电触点220完全相同。

参考图3a，以示意图描述电阻结构12。所述电阻结构的宽端区域24与vcap互连件(或端子)耦合，且还与电阻线26到30中的每一者耦合。

电阻结构12与电容单元14的第一群组(群组1)的电容子单元16耦合，且第二群组(群组2)的电容单元16与vss互连件(或端子)耦合。

电阻线26到30分别包括电阻单元r1到r5；且彼此并联布置。所述电阻线延伸到包括经配置以耦合线26到30与vin互连件(或端子)的耦合器的第二端区域32到36。在图3及3a的实施例中，所有电阻线26到30通过对应于第二区域32到36的耦合器与vin互连件耦合。在其它实施例中，所述耦合器中的一或多者可对应于开路电路而非所图解说明的闭合电路，且因此可使电阻线26到30中的一或多者与vin互连件断开耦合(下文参考图4到4b描述实例实施例)。

参考图3b，沿着对应于图3的线b-b的横截面展示图3的组合件10的区域。图3b的区域包含电阻结构12的电阻线28及相关联的电阻单元r3。

图3b的横截面图展示沿着指示为m1的金属层级(导电层级)的导电互连件18、20及22。互连件18充当vcap端子，互连件20连接到提供vss电压的第一电压源42，且第三互连件22连接到提供输入电压vin的第二电压源44。

第一导电结构46位于电容子单元16的第一群组(群组1)下方，且第二导电结构48位于电容子单元16的第二群组(群组2)下方。第一导电结构46及第二导电结构48与电容子单元16的第一及第二群组电耦合。导电结构46及48可包括任何适合导电组合物；例如，举例来说，各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)，及/或经导电掺杂半导体材料(例如，经导电掺杂硅、经导电掺杂锗等)中的一或多者。导电结构46及48展示为处于指示为m0且展示为位于第一金属层级m1下面的第二金属层级(导电层级)。导电结构46与48沿着导电层级m0彼此间隔开。导电结构46及48可具有任何适合配置；且在一些实施例中可称为板(或称为导电板)。

共用板50跨越第一及第二群组(群组1及群组2)的所有电容子单元16延伸以将第一及第二群组(群组1及群组2)彼此串联耦合。在一些实施例中，共用板50可称为第三导电结构，以将其与第一导电结构46及第二导电结构48区分开。共用板50可包括任何适合导电组合物；例如，举例来说，各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)及/或经导电掺杂半导体材料(例如，经导电掺杂硅、经导电掺杂锗、经导电掺杂硅与锗合金等)中的一或多者。

导电互连件18通过导电触点38与第一导电结构46耦合。类似地，导电互连件20通过导电触点38与第二导电结构48耦合，且因此第二导电结构48与电压vss耦合。

电阻结构12具有第一端区域24及第二端区域34。第一端区域24位于第一导电结构46下方且通过多个导电触点38(此些触点也在图3中表示为与电阻结构12的宽区域24相关联的触点38)与第一导电结构46耦合。

仍参考图3b，第三互连件22通过导电触点38耦合到导电结构52。导电结构52处于导电层级m0且与第二导电结构48间隔开。导电结构52可包括任何适合导电组合物；例如，举例来说，各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)及/或经导电掺杂半导体材料(例如，经导电掺杂硅、经导电掺杂锗等)中的一或多者。

电阻结构12的第二端区域34通过导电触点38与导电结构52耦合，且因此与输入电压vin耦合。

在一些实施例中，耦合到电阻结构12的第二端区域34的导电触点38可称为第二导电触点，且耦合到电阻结构12的第一端区域24的导电触点38可称为第一导电触点，使得关联于电阻结构12的第二端区域的导电触点可与关联于所述电阻结构的第一端区域的那些导电触点区分开。

导电触点38可包括任何适合导电组合物；例如，举例来说，各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)及/或经导电掺杂半导体材料(例如，经导电掺杂硅、经导电掺杂锗等)中的一或多者。

电阻结构12可包括任何适合组合物；且在一些实施例中可包括多晶硅。电阻结构可与晶体管的栅极电极同时形成，且栅极电极可包括包含多晶硅及金属的堆叠结构。在任何情况下，多晶硅可掺杂有表示p型或n型的杂质；且在一些实施例中可具有从约5欧姆/平方米(欧姆/平方米)到约10欧姆/平方米的薄片电阻。整个电阻结构12可包括单种组合物，或者电阻结构12可包括多种离散材料。

在一些应用中，图3a的示意图可为过于简单的。图3c是类似于图3a的示意图的示意图，但还展示来自各种触点38及来自耦合区域32到36的电阻贡献。

参考图3d，单独地展示电阻结构12以帮助读者理解所述电阻结构的实例配置。沿着电阻结构的材料展示双向影线以帮助读者将电阻结构视觉化。

电阻结构12包括第一端区域(宽端区域)24及从宽端区域24横向向外延伸的线(布线、指形件、叉形件等)26到30。线26到30中的每一者在第二端区域32到36中的一者处终止。

在一些实施例中，第一端区域24可视为包括第一特征60与第二特征62的晶格。第一特征60沿着所图解说明的y轴方向(即，第一方向)延伸，且从电阻线26到30延伸。第二特征62在第一特征60之间延伸，且沿着所图解说明的x轴方向(即，第二方向)延伸。第二特征62的第二方向与第一特征60的第一方向交叉，且在所展示的实施例中基本上正交于第一特征60的第一方向。所图解说明的晶格具有延伸穿过其的开口64。所图解说明的开口64是正方形的。在其它实施例中，开口64可具有其它适合形状，包含(举例来说)矩形、圆形、椭圆形等。

将电容子单元16的第一群组(群组1)耦合到电阻结构12的第一端区域24(在图3b中展示为将第一端区域24耦合到导电结构46，导电结构46又与第一群组(群组1)的电容子单元16耦合)的导电触点38可与第一端区域24的第一特征60及第二特征62中的任一者或两者耦合。举例来说，图3展示其中导电触点38与第一特征60及第二特征62两者耦合的实施例。在一些实施例中，与第一端区域24耦合的导电触点38可视为细分在各组当中。第一组触点38可视为对应于与第一端区域24的第一特征60耦合的触点38，且第二组触点38可视为与第一端区域24的第二特征62耦合的触点。图3将第一组触点38中的一者图解性地指示为由虚线区域66包络的触点，且将第二组触点38中的一者图解性地图解说明为由虚线区域68包络的触点。与特征60耦合的触点38可视为与此特征相关联，且类似地，与特征62耦合的触点38可视为与此特征相关联。图3b展示触点38中的一些可将与电阻结构12相关联的特征60直接耦合到导电板46。类似直接耦合可沿着类似于图3b的所图解说明横截面的其它横截面发生在特征62与板46之间。

根据rc电路的所需电特性可能不需要由电阻线26到30导致的电阻单元r1到r5中的任一者。在此些情形中，vcap互连件/端子18与vin互连件/端子22可通过导电线20彼此连接，如图3e中所展示。导电线90处于位于层级m1上部的另一导电层级m2且通过接触插塞91接触vcap互连件/端子18及vin互连件/端子22的相应部分。

应注意，电容子单元16的第一及第二群组(群组1及群组2)中的每一者具有相对低的耐受电压，且因此所述第一与第二群组串联耦合于vcap互连件/端子与vss互连件/端子之间。因此，在其中电容子单元16具有充分耐受的电压的情形中，可省略所述第一及第二群组(群组1及群组2)中的一者。相比来说，如果需要电容单元14具有更高耐受电压，那么电容单元14可具有电容子单元16的三个或四个群组。在其中电容单元14具有电容子单元16的三个群组的情形中，其第三群组(群组3)经构造为包含与共用板50(参见图3b)分开地设置且与vss互连件/端子20耦合的另一共用板及设置于所述另一共用板与导电结构48之间的多个额外电容子单元。在其中电容单元14具有电容子单元16的四个群组的情形中，其第三及第四群组(群组3及群组4)以类似于群组1及群组2的方式构造，其中第四群组(群组4)的导电结构与vss互连件/端子20耦合。应了解，可以类似方式形成具有五个或更多个电容子单元群组的电容单元14。另一方面，对于电阻线26到30，其中的每一者的长度取决于所需电阻值，使得不需要其在第三及/或第四电容子单元群组下方延伸。

图3、3a及3b图解说明其中所有线26到30与输入电压vin耦合的模式(即，展示组合件10的电阻结构12的最低电阻模式)。在其它模式中，少于所有的线26到30可与输入电压耦合以便实现来自电阻结构12的不同电阻。图4、4a及4b展示处于替代图3、3a及3b的模式的模式中的集成组合件10；且具体来说展示仅中心电阻线28与输入电压vin耦合。其中电阻线26到30中的仅一者与vin耦合的所图解说明模式对应于组合件10的电阻结构12的最高电阻模式的实例。

在一些应用中，图4a的示意图可过于简单。图4c是与图4a的操作模式相同的操作模式的示意图，但还展示来自各种触点38及来自耦合区域32到36的电阻贡献。

图3及4的电阻结构12的电阻单元r1到r5的并联布置可使得能够避免关于图1及2的现有技术结构所描述的问题。具体来说，关于图3及4的并联电阻布置避免由图1及2的电阻串联布置的接触区域1到5贡献的寄生电阻，这可相对于图1及2的电阻结构202简化图3及4的电阻结构12的制作。此外，可避免参考图1所描述的接触区域及电阻区域的复杂几何布置，使得由虚线203指示的有问题的曲线轮廓不再成问题。另外，图3及4的电阻结构12集成于相关联的电容单元14下方，而图1及2的电阻结构202从电容单元204横向向外。与图1及2的现有技术配置相比，关于图3及4的实施例的电阻结构12在相关联的电容单元下方的集成可使得能够节约有价值的半导体有效面积；这可使得图3及4的实施例能够并入到与现有技术配置相比更高度地集成的电路中。

本文中所描述的电阻结构12的另一优点可为各种电阻单元可经修整以实现跨越所述单元中的一些相对于其它单元的不同电阻率电平。举例来说，图5展示类似于图3d的结构12的电阻结构12a，但其中各种电阻单元r1到r5具有相对于彼此不同的宽度。电阻单元的较大尺寸可对应于较低电阻。所图解说明的电阻单元具有按r1到r5的次序越来越大的尺寸(具体来说，宽度)。因此，所图解说明的电阻单元可具有按r1到r5的次序越来越小的电阻率。在一些实施例中，所述电阻单元中的一些可具有相对于彼此相同的尺寸，而其它电阻单元相对于彼此有变化。特定电阻单元相对于电阻单元中的其它者的电阻修改可使得能够针对特定应用修整电阻结构12a。

在一些实施例中，可相对于电阻单元26到30中的一或多者以化学方式修改电阻单元26到30中的一或多个其它者以修改电阻单元当中的电阻率(例如，可存在电阻单元内利用的半导体材料的差异、在电阻单元内提供的掺杂剂组合物及/或浓度的差异等)。除几何修改外或替代几何修改，还可提供化学修改。

在一些实施例中，电阻单元r1到r5相对于彼此的电阻率差异可至少部分地因跨越单元r1到r5的横截面面积差异导致。举例来说，图5a及5b展示其中电阻单元r2具有比电阻单元r3小的横截面面积的几个实例实施例。

如上文所论述，根据图3及4的实施例使电阻单元在电容单元下方延伸的优点，可为与利用参考图1及2所描述的类型的现有技术配置制作的架构相比，这可使得能够用根据本文中所描述的实施例制作的架构实现较高度集成。图6及7将根据现有技术制作的架构100a(展示于图6中)与利用图3及4的配置制作的架构100b(展示于图7中)进行比较。架构100a包括多个电容单元204(展示为204a到204d)，且架构100b包括多个电容单元14(展示为14a到14d)。电容单元14a到14d可视为彼此基本上完全相同；其中术语“基本上完全相同”意指在制作及测量的合理容差内完全相同。

图6中未具体图解说明架构100a中所利用的电阻结构，但将其中电阻结构与输入电压vin耦合的区域图解性地图解说明为con1a到con1d。架构100a中所利用的电阻结构将对应于上文参考图1所描述的类型的电阻结构202。图7的架构100b的电阻结构位于电容单元14下方且可对应于参考图3所描述的类型的电阻结构12(例如，图3d中所展示的结构12)。

现有技术架构100a的电容单元204彼此相对宽地间隔开，以便为横向邻近此些电容单元设置的电阻结构202(展示于图1中)提供空间。相比来说，架构100b的电容结构14可相对紧密地包封，因为电阻结构12主要位于此些电容结构下方而非横向邻近所述电容结构。

上文所论述的组合件及结构可用于集成电路内(其中术语“集成电路”意指由半导体衬底支撑的电子电路)；且可并入到电子系统中。此类电子系统可用于(举例来说)存储器模块、装置驱动器、电力模块、通信调制解调器、处理器模块以及专用模块中，且可包含多层、多芯片模块。所述电子系统可为广泛范围的系统(例如，举例来说，相机、无线装置、显示器、芯片集、机顶盒、游戏、照明装置、交通工具、时钟、电视、移动电话、个人计算机、汽车、工业控制系统、飞机等)中的任一者。

除非另有规定，否则本文中所描述的各种材料、物质、组合物等可利用现在已知或尚有待于开发的任何适合方法(包含(举例来说)原子层沉积(ald)、化学气相沉积(cvd)、物理气相沉积(pvd)等)而形成。

术语“电介质”与“绝缘”可用以描述具有绝缘电性质的材料。在本发明中所述术语应视为同义的。在一些例子中利用术语“电介质”且在其它例子中利用术语“绝缘(或“电绝缘”)”可用以在本说明书内提供语言变化，从而在所附权利要求书内简化前置基础，且并非用以指示任何显著化学或电差异。

图式中的各个实施例的特定定向仅出于说明性目的，且可在一些应用中相对于所展示的定向旋转所述实施例。本文中所提供的说明及所附权利要求书涉及在各种特征之间具有所描述关系的任何结构，而不管结构是处于图式的特定定向中还是相对于此定向旋转。

所附图解说明的横截面图仅展示横截面的平面内的特征，且为了简化图式不展示横截面的平面背后的材料，除非另有指示。

当结构在上文中被称为“位于”另一结构“上”、“邻近”另一结构或“抵靠”另一结构时，其可直接在所述另一结构上或者也可存在介入结构。相比来说，当结构称作“直接位于”另一结构“上”、“直接邻近”另一结构或“直接抵靠”另一结构时，不存在介入结构。术语“直接位于”…“下方”、“直接位于”…“上方”等不指示直接物理接触(除非另外明确陈述)，而是替代地指示竖直对准。

结构(例如，层、材料等)可称为“垂直延伸”以指示结构从下伏基底(例如，衬底)大体向上延伸。垂直延伸的结构可相对于基底的上部表面基本上正交地延伸，或者不如此。

一些实施例包含一种集成组合件，所述集成组合件具有包含彼此接近布置的多个电容子单元的电容单元。所述电容子单元具有彼此耦合的相应第一电极及彼此耦合的相应第二电极。电阻结构包含至少一个电阻线。所述电容单元及所述电阻结构经垂直安置使得所述至少一个电阻线与所述多个电容子单元彼此垂直地重叠。

一些实施例包含一种集成组合件，所述集成组合件具有包含多个电容子单元的电容单元。所述电容子单元细分在第一群组及第二群组当中。第一导电结构位于所述电容子单元的所述第一群组下方且与所述电容子单元的所述第一群组耦合。第二导电结构位于所述电容子单元的所述第二群组下方且与所述电容子单元的所述第二群组耦合，并且被供以第一电压。第三导电结构位于所述电容子单元上方且与所述电容子单元的所述第一及第二群组耦合。电阻结构在所述第一及第二导电结构下方延伸。所述电阻结构具有位于所述第一导电结构下方的第一端区域。所述第一端区域与所述第一导电结构耦合。所述电阻结构包含从所述第一端区域延伸到第二端区域的多个电阻线。所述第二端区域中的一或多者被供以第二电压。

一些实施例包含一种集成组合件，所述集成组合件包括包含多个电容子单元的电容单元。导电层级位于所述电容子单元下方。所述电容子单元细分于第一群组及第二群组当中。第一板沿着所述导电层级位于所述电容子单元的所述第一群组下方且与所述电容子单元的所述第一群组耦合。第二板沿着所述导电层级位于所述电容子单元的所述第二群组下方、与所述电容子单元的所述第二群组耦合，且被供以第一电压。所述第一及第二板沿着所述导电层级彼此间隔开。共用板延伸以将所述电容子单元的所述第一及第二群组彼此耦合。电阻结构在所述第一及第二板下方延伸。所述电阻结构具有位于所述第一板下方的宽端区域。所述宽端区域通过从所述第一板的底部延伸到所述电阻结构的所述宽端区域的多个第一导电触点与所述第一板耦合。所述电阻结构包括从所述宽端区域延伸到输入电压接触区域的多个电阻线。

按照条例，已在语言上关于结构及方法特征较特定或较不特定描述本文中所揭示的标的物。然而，应理解，由于本文中所揭示的手段包括实例性实施例，因此所述权利要求书不限于所展示及所描述的特定特征。因此，权利要求书是由字面措辞来提供完整范围，且根据等效内容的教义适当地予以解释。