再分布基板、制造再分布基板的方法以及半导体封装与流程

相关申请的交叉引用

本申请要求2019年2月15日在韩国知识产权局提交的题为“再分布基板、制造再分布基板的方法以及包括再分布基本的半导体封装(redistributionsubstrate，methodofmanufacturingthesame，andsemiconductorpackageincludingthesame)”的韩国专利申请no.10-2019-0017514的优先权，该申请的全部公开通过引用合并于此。

实施例涉及再分布基板、制造再分布基板的方法以及包括再分布基板的半导体封装。

背景技术：

提供一种半导体封装以实现合格用于电子产品中的集成电路芯片。通常，半导体封装被配置为使得半导体芯片安装在印刷电路板(pcb)上，并且接合线或凸块用于将半导体芯片电连接到pcb。

随着电子工业的发展，电子产品对高性能、高速度和紧凑尺寸的要求越来越高。例如，随着半导体芯片的高集成度增加，半导体芯片的尺寸减小。

技术实现要素：

根据一些示例实施例，一种再分布基板可以包括：第一导电图案，具有第一下焊盘和第二下焊盘，所述第一下焊盘和所述第二下焊盘设置在第一绝缘层中；第二导电图案，具有第一上焊盘和第二上焊盘，所述第一上焊盘和所述第二上焊盘设置在所述第一绝缘层上；第一过孔，在所述第一绝缘层中将所述第一下焊盘和所述第一上焊盘彼此连接；第二过孔，在所述第一绝缘层中将所述第二下焊盘和所述第二上焊盘彼此连接；以及电容器，在所述第一下焊盘和所述第一过孔之间。

根据一些示例实施例，一种再分布基板可以包括：第一导电图案；第一过孔，连接到所述第一导电图案的顶表面；电容器，在所述第一导电图案和所述第一过孔之间；第二导电图案，在所述第一过孔上，所述第二导电图案包括连接到所述第一过孔的上焊盘和与所述上焊盘间隔开的多个上连接线；以及第二过孔，连接到所述上焊盘的顶表面。所述电容器可以包括依次堆叠在所述第一导电图案的顶表面上的阻挡层、电介质层和顶部电极。

根据一些示例实施例，一种半导体封装可以包括：第一导电图案和第二导电图案，所述第一导电图案和所述第二导电图案在绝缘层中彼此竖直地间隔开；多个第一过孔，将所述第一导电图案和所述第二导电图案彼此连接；电容器，在所述第一导电图案与所述第一过孔中的一个第一过孔之间；多个第二过孔，在所述第二导电图案上；多个凸块下焊盘，在所述绝缘层上并连接到所述第二过孔；以及半导体芯片，安装在所述凸块下焊盘上。

根据一些示例实施例，一种制造再分布基板的方法可以包括：在基板上形成第一导电图案；通过在所述第一导电图案上依次堆叠阻挡层、电介质层和顶部电极来形成电容器；形成覆盖所述第一导电图案和所述电容器的第一绝缘层，所述第一绝缘层具有暴露所述电容器的顶表面的第一通孔；以及在所述第一绝缘层上形成第一过孔和第二导电图案。所述第一过孔可以形成在所述第一通孔中并且可以连接到所述电容器。

根据一些示例实施例，一种制造再分布基板的方法可以包括：形成第一导电图案；在所述第一导电图案上形成第一绝缘层，所述第一绝缘层具有暴露所述第一导电图案的第一凹陷部；在所述第一凹陷部中依次沉积阻挡层、电介质层和顶部电极，以形成填充所述第一凹陷部的下部的电容器；以及在所述第一绝缘层上形成第一过孔和第二导电图案。可以形成所述第一过孔以填充所述第一凹陷部的其余部分并与所述电容器连接。

附图说明

通过参考附图详细描述示例性实施例，特征对于本领域技术人员将变得清楚，在附图中：

图1示出了根据一些示例实施例的半导体封装的截面图。

图2是图1中的部分a的放大视图。

图3示出了根据一些示例实施例的半导体封装的截面图。

图4是图3中的部分b的放大视图。

图5示出了根据一些示例实施例的半导体封装的截面图。

图6示出了根据一些示例实施例的半导体封装的截面图。

图7至图19示出了根据一些示例实施例的制造再分布基板的方法中一些阶段的截面图。

图20至图22示出了根据一些示例实施例的制造再分布基板的方法中一些阶段的截面图。

具体实施方式

图1示出了根据一些示例实施例的半导体封装的截面图。图2是图1中的部分a的放大视图。

参照图1，根据一些示例实施例的半导体封装10可以包括再分布基板400、半导体芯片500和模制层600。

再分布基板400可以设置在半导体芯片500的底表面和模制层600的底表面上。再分布基板400例如沿y轴的厚度可以小于半导体芯片500的厚度。再分布基板400可以包括至少一个连接线层。连接线层可以设置成多个。在一些实施例中，再分布基板400可以包括第一连接线层200和第二连接线层300。下面将参考图1和图2详细描述再分布基板400。

参考图1，可以设置支撑基板100。支撑基板100可以包括例如硅基板或电介质基板。根据需要可以省略支撑基板100。

第一连接线层200可以设置在支撑基板100上。第一连接线层200可以包括第一导电图案210、第一过孔)220、第一绝缘层230和电容器ca。

第一导电图案210可以设置在支撑基板100上。第一导电图案210可以包括导电材料，例如铜(cu)、铝(al)或铜合金。第一导电图案210可以包括下焊盘212和第一连接线214。

在本说明书中，参考图1，第一连接线214可以在与支撑基板100的顶表面平行的方向上(例如，沿着z轴)延伸，并且可以被定义为构成电气电路的组件，并且下焊盘212可以形成为具有比第一连接线214的宽度大的宽度(例如，沿着x轴)，并且可以被定义为与第一连接线214和第一过孔220耦接的组件。下焊盘212可以包括第一下焊盘lp1和第二下焊盘lp2，它们例如沿x轴彼此间隔开。第一连接线214可以放置在下焊盘212之间(例如，在第一下焊盘lp1和第二下焊盘lp2之间)或者放置在下焊盘212的侧面上。第一连接线214可以电连接到下焊盘212。在本说明书中，短语“电连接/耦接”可以包括“直接或间接电连接/耦接”。

可以在第一导电图案210和支撑基板100之间设置第一种子层216。第一种子层216可以包括例如铜(cu)。第一种子层216可以具有例如沿着y轴的约至约的厚度。

第一过孔220可以设置在第一导电图案210上。例如，第一过孔220可以设置在下焊盘212中的至少一个的顶表面上。在本说明书中，第一过孔220被定义为将第一连接线层200中的第一导电图案210竖直连接到第二连接线层300中的第二导电图案310的组件，这将在下面讨论。换言之，第一过孔220指的是第一绝缘层230中的开口和其中的导电填充物，其电连接第一导电图案210和第二导电图案310。第一过孔220可以具有相对于第一导电图案210的顶表面倾斜的侧表面。例如，每个第一过孔220可以具有锥形形状，其宽度随着距第一导电图案210的距离的增加而增加。第一过孔220可以包括设置在第一下焊盘lp1上的第一子过孔222和设置在第二下焊盘lp2上的第二子过孔224。第一过孔220可以通过下焊盘212电连接到第一连接线214。第一过孔220可以包括导电材料，例如铜(cu)、铝(a1)或铜合金。

电容器ca可以设置在第一子过孔222和第一下焊盘lp1之间。电容器ca可以设置在第一下焊盘lp1的顶表面上。第一下焊盘lp1、电容器ca和第一子过孔222可以竖直地彼此重叠。电容器ca可以例如沿着x轴具有与第一下焊盘lp1的宽度相同或者更小的宽度。电容器ca的宽度可以例如沿着x轴与第一子过孔222的宽度相同或者更大。电容器ca可以包括依次堆叠的阻挡层bl、电介质层dl和顶部电极te。阻挡层bl、电介质层dl和顶部电极te可以例如在x轴上具有相同的宽度。第一下焊盘lp1可以用作电容器ca的底部电极。下面将参考图2详细描述电容器ca的配置。

参考图1和图2，阻挡层bl可以设置在第一下焊盘lp1上，例如直接设置在第一下焊盘lp1上。阻挡层bl可以包括例如氮化钛(tin)、钛铝(tial)、氮化钛铝(tialn)、含氮化钛(tin)的金属化合物、氮化钽(tan)、氮化钽铝(taaln)、碳氮化钽铝(taalcn)、或含氮化钽(tan)的金属化合物。阻挡层bl与第一下焊盘lp1一起可以用作电容器ca的底部电极。阻挡层bl可以防止电介质层dl接收从第一下焊盘lp1扩散的金属材料。

电介质层dl可以例如直接设置在阻挡层bl上。电介质层dl可以包括高k电介质材料。例如，高k电介质材料可以包括氮化硅(sinx)、氧化锆(zro2)、氧化铪(hfo2)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铝(al2o3)、氧化锶钛(srtio3)或氧化钡钛(batio3)，但实施例不限于此。

顶部电极te可以例如直接设置在电介质层dl上。顶部电极te可以包括导电材料。顶部电极te可以包括金属或导电金属化合物。例如，金属化合物可以包括氮化钛(tin)、钛铝(tial)、氮化钛铝(tialn)、含氮化钛(tin)的金属化合物、氮化钽(tan)、氮化钽铝(taaln)、碳氮化钽铝(taalcn)、或含氮化钽(tan)的金属化合物。顶部电极te可以用作电容器ca的电极。当顶部电极te包括金属化合物时，顶部电极te可以防止电介质层dl接收从第二导电图案310扩散的金属材料，这将在下面讨论。

因为电容器ca设置在第一下焊盘lp1上，所以第一下焊盘lp1上的第一子过孔222可以将电容器ca连接到第二连接线层300(将在下面讨论)的第二导电图案310，并且第二下焊盘lp2上的第二子过孔224可以将第二下焊盘lp2连接到第二连接线层300的第二导电图案310。第一子过孔222可以耦接到电容器ca的顶表面，并且第二子过孔224可以耦接到第二下焊盘lp2的顶表面。因此，第一子过孔222例如沿着y轴的高度可以小于第二子过孔224的高度。例如，第一子过孔222和电容器ca的高度(例如，厚度)的总和可以与例如沿y轴从第一导电图案210的顶表面到第一绝缘层230的顶表面测量的第二子过孔224的高度相同。

返回图1，第一绝缘层230可以设置在支撑基板100上。第一绝缘层230可以覆盖第一导电图案210并围绕第一过孔220。第一绝缘层230可以接触第一下焊盘lp1的顶表面、第二下焊盘lp2的顶表面以及电容器ca的侧表面(或阻挡层bl的侧表面、电介质层dl的侧表面和顶部电极te的侧表面)的至少一部分。当电容器ca和第一下焊盘lp1例如沿x轴和z轴具有相同的宽度时，第一绝缘层230可以不接触第一下焊盘lp1的顶表面。第一绝缘层230可以具有与第一过孔220的开口顶部共面的顶表面，例如，第一过孔220的开口可以形成在第一绝缘层230中以从第一绝缘层230的顶表面朝向第一导电图案210延伸。第一绝缘层230可以包括无机材料，例如氧化硅(siox)、氮化硅(sinx)和氮氧化硅(sion)和/或基于聚酰胺的聚合物材料，但实施例不限于此。

第二种子层316可以设置在第一过孔220的开口中和第一导电图案210上。例如，如图1所示，第二种子层316可以例如共形地覆盖第一过孔220的开口的底表面和侧表面，因此第二种子层316可以位于第一过孔220的导电填充物和第一导电图案210之间。在第一下焊盘lp1上，第二种子层316可以插入在电容器ca和第一子过孔222的导电填充物之间，并且在第二下焊盘lp2上，第二种子层316可以插入在第二下焊盘lp2和第二子过孔224的导电填充物之间。第二种子层316可以将第一过孔220的导电填充物与第一绝缘层230分离。第二种子层316可以在第一绝缘层230的上表面上沿着x轴延伸到预定长度，到达第二导电图案310和第一绝缘层230之间的位置。例如，第二种子层316可以设置在第二导电图案310的底表面上。第二种子层316可以包括铜(cu)。第二种子层316可以具有约至约的厚度。

第二连接线层300可以例如直接设置在第一连接线层200上。第二连接线层300可以包括第二导电图案310、第二过孔320和第二绝缘层330。

第二导电图案310可以设置在第一连接线层200上。第二导电图案310可以包括上焊盘312和第二连接线314。在本说明书中，第二连接线314可以在与第一连接线层200的顶表面平行的方向上(例如，沿着z轴)延伸，并且可以被定义为构成电气电路的组件，并且上焊盘312可以形成为具有比第二连接线314的宽度大的宽度(例如，沿着x轴)，并且可以被定义为与第二连接线314和第二过孔320耦接的组件。

上焊盘312可以包括例如沿x轴彼此间隔开的第一上焊盘up1和第二上焊盘up2(即，第一上焊盘up1和第二上焊盘up2是图1中的虚线上方的阴影部分)。上焊盘312可以设置在第一过孔220上并且耦接到第一过孔220。例如，第一上焊盘up1可以与第一子过孔222接触，第二上焊盘up2可以与第二子过孔224接触。第一上焊盘up1和第一下焊盘lp1之间的间隔可以与第二上焊盘up2和第二下焊盘lp2之间的间隔相同。上焊盘312可以通过第一过孔220电连接到下焊盘212。例如，第一上焊盘up1可以通过第一子过孔222和电容器ca连接到第一下焊盘lp1，第二上焊盘up2可以通过第二子过孔224连接到第二下焊盘lp2。

第二连接线314可以设置在第一绝缘层230上。当在平面图中观察时，第二连接线314可以放置在上焊盘312之间或放置在上焊盘312的侧面上。第二连接线314可以用作再分布线。第二连接线314可以电连接到上焊盘312。第一过孔220和第二导电图案310的一部分可以彼此一体地连接。例如，第二导电图案310的一部分可以包括与第一过孔220的材料相同的材料。第二导电图案310可以包括导电材料。例如，第二导电图案310可以包括铜(cu)、铝(a1)或铜合金。

第二过孔320可以设置在第二导电图案310上。第二过孔320可以对应地设置在上焊盘312的顶表面上。在本说明书中，第二过孔320可以被定义为将第二连接线层300中的第二导电图案310竖直连接到凸块下焊盘340的组件，这将在下面讨论。换言之，第二过孔320指的是第二绝缘层330中的开口以及其中的导电填充物，其将第二导电图案310凸块下焊盘340相连接。第二过孔320可以具有相对于第二导电图案310的顶表面倾斜的侧表面。例如，每个第二过孔320可以具有锥形形状，其宽度随着距第二导电图案310的距离的增加而增加。第二过孔320可以通过上焊盘312电连接到第二连接线314。第二过孔320可以包括导电材料。

第二绝缘层330可以设置在第一连接线层200上。第二绝缘层330可以覆盖第二导电图案310并围绕第二过孔320。第二绝缘层330可以接触第二导电图案310的侧表面。第二绝缘层330可以包括无机材料，例如氧化硅(siox)、氮化硅(sinx)和氮氧化硅(sion)和/或基于聚酰胺的聚合物材料，但实施例不限于此。

凸块下焊盘340可以设置在第二过孔320的顶表面上。凸块下焊盘340可以形成为例如沿着x轴具有比第二过孔320的宽度大的宽度，并且可以被定义为与第二过孔320和连接端子510耦接的组件。每个凸块下焊盘340的宽度可以大于每个上焊盘312的宽度。每个凸块下焊盘340的宽度可以大于每个第二过孔320的顶表面的宽度。凸块下焊盘340和第二过孔320可以彼此一体地连接。例如，凸块下焊盘340可以包括与第二过孔320的材料相同的材料。凸块下焊盘340可以包括导电材料。

在第一绝缘层230中，第一导电图案210可以包括在与第一绝缘层230的顶表面平行的方向上延伸的电路(例如，第一连接线214和下焊盘212)。在第二绝缘层330中，第二导电图案310可以包括在与第二绝缘层330的顶表面平行的方向上延伸的电路(例如，第二连接线314和上焊盘312)。第一过孔220可以将第一导电图案210竖直连接到第二导电图案310，并且将第二导电图案310竖直连接到凸块下焊盘340。

根据一些示例实施例，电容器ca可以设置在再分布基板400内。例如，电容器ca可以设置在第一连接线层200的第一导电图案210和第二连接线层300的第二导电图案310之间，并且再分布基板400的导电图案210和310可以是用作电容器ca的电极。因此，再分布基板400可以不需要设置电容器ca的空间，因此可以有助于再分布基板400和包括再分布基板400的半导体封装10的紧凑性。此外，电容器ca可以包括阻挡层bl，阻挡层bl可以防止电介质层dl由于金属材料从用作电容器ca的电极的第一导电图案210扩散而损坏。结果，能够提高再分布基板400和包括再分布基板400的半导体封装10的可靠性。

返回参考图1，可以在第二导电图案310和第二过孔320中的导电填充物之间设置第三种子层322。第三种子层322可以从第二过孔320的底表面沿着第二过孔320的侧表面朝向第二绝缘层330和凸块下焊盘340之间的空间延伸。例如，第三种子层322可以将第二绝缘层330与第二过孔320中的导电填充物和凸块下焊盘340分离。根据实施例，可以如上所述设置再分布基板400。

半导体芯片500可以放置在再分布基板400的顶表面上。半导体芯片500可以具有面向再分布基板400的底表面或有源表面。半导体芯片500可以包括例如硅(si)。半导体芯片500可以倒装芯片接合到再分布基板400。例如，半导体芯片500可以在其底表面上具有连接端子510。连接端子510可以耦接到再分布基板400的凸块下焊盘340。连接端子510可以包括例如焊球或焊料凸块。半导体芯片500可以通过凸块下焊盘340和再分布基板400的第二过孔320电连接到第二连接线314。再分布基板400可以使用第二连接线314来再分布半导体芯片500。

在其他实施例中，设置在再分布基板400上的半导体芯片500中可以不包括晶体管。例如，与所示的不同，再分布基板400上可以不设置有芯片，但是设置有插入基板。插入基板可以包括例如硅(si)。插入基板可以在其顶表面上具有布线电路。根据需要，插入基板可以被模制层包围。模制层可以是区别于模制层600的组件。模制层可以将插入基板包封在再分布基板400上。在这个意义上，插入基板可以被模制层覆盖。插入基板可以在其上设置有至少一个器件，例如包括半导体封装中所需的晶体管或电子器件的芯片。该至少一个器件可以通过穿透插入基板的过孔电连接到再分布基板400和插入基板。备选地，当未设置模制层时，至少一个器件可以直接安装在插入基板上。当设置多个器件时，插入基板可以将多个器件彼此电连接。如果需要，至少一个器件和插入基板(或模制层)可以在其间设置有支撑至少一个器件的附加基板。在这种情况下，至少一个器件可以安装在附加基板上，并且可以通过附加基板和过孔电连接到插入基板和再分布基板400。以下将讨论在再分布基板400上设置半导体芯片500的示例。

模制层600可以设置在再分布基板400上。在再分布基板400的顶表面上，模制层600可以包封半导体芯片500。例如，模制层600可以覆盖半导体芯片500的顶表面和侧表面。模制层600可以填充半导体芯片500和再分布基板400之间的空间。模制层600可以包括电介质材料，例如环氧树脂基聚合物。备选地，底填充构件可以填充半导体芯片500和再分布基板400之间的空间。

图3示出了根据一些示例实施例的半导体封装的截面图。图4是图3的部分b的放大视图。为了便于描述，将省略重复的说明。

参考图3和图4，半导体封装11可以包括第一过孔220，第一过孔220具有与图1和图2中的半导体封装10的形状相同或相似的形状。例如，第一子过孔222可以具有锥形形状，其宽度随着距第二导电图案310的距离的增加而减小。电容器ca’可以具有与在图1和图2中的半导体封装10中相同或相似的位置和层，除了它具有锥形形状之外，其宽度随着距第一子过孔222的距离的增加而减小。电容器ca’可以具有与第一子过孔222的侧表面共面的侧表面。因此，顶部电极te的宽度可以大于电介质层dl的宽度，并且电介质层dl的宽度可以大于阻挡层bl的宽度。电容器ca’可以具有顶表面，该顶表面的宽度与第一子过孔222的底表面的宽度相同。

在其他实施例中，再分布基板400可以包括两个或更多个连接线层。图5示出了示出根据一些示例实施例的半导体封装的截面图。

参照图5，在半导体封装12中，再分布基板400还可以包括在第一连接线层200和第二连接线层300之间的第三连接线层700。支撑基板100可以在其上设置有第一连接线层200、第二连接线层300和第三连接线层700。

第一连接线层200可以包括第一导电图案210、第一过孔220、第一绝缘层230和第一电容器ca1。第一电容器ca1可以包括依次堆叠在第一导电图案210的第一下焊盘lp1的顶表面上的第一阻挡层bl1、第一电介质层dl1和第一顶部电极te1。第一过孔220可以耦接到第一电容器ca1和第二下焊盘lp2。

第二连接线层300可以设置在第一连接线层200上。第二连接线层300可以包括第二导电图案310、第二过孔320和第二绝缘层330。

第三连接线层700可以设置在第一连接线层200和第二连接线层300之间。第三连接线层700可以包括第三导电图案710、第三过孔720和第三绝缘层730。

第三导电图案710可以设置在第一连接线层200上。第三导电图案710可以包括中间焊盘712和第三连接线714。中间焊盘712可以设置在第一过孔220上并且耦接到第一过孔220。每个中间焊盘712的宽度可以大于每个第一过孔220的宽度。中间焊盘712可以包括彼此间隔开的第一中间焊盘mp1和第二中间焊盘mp2。第三连接线714可以放置在中间焊盘712之间或放置在中间焊盘712的侧面上。第三连接线714可以用作再分布线。

第三过孔720可以设置在第三导电图案710上。例如，第三过孔720可以设置在至少一个中间焊盘712的顶表面上。中间焊盘712上的第三过孔720可以耦接到上焊盘312。每个第三过孔720可以具有锥形形状，其宽度随着距第三导电图案710的距离的增加而增加。第三过孔720可以包括设置在第一中间焊盘mp1上的第三子过孔722和设置在第二中间焊盘mp2上的第四子过孔724。第三过孔720可以通过中间焊盘712电连接到第三连接线714。如先前参考第一过孔和第二过孔所讨论的，第三过孔720指的是绝缘层中的开口以及其中的导电填充物。

可以在第三子过孔722和第一中间焊盘mp1之间设置第二电容器ca2。第二电容器ca2可以设置在第一中间焊盘mp1的顶表面上。第二电容器ca2可以具有与第一中间焊盘mp1的宽度相同或更小的宽度。第二电容器ca2的宽度可以与第三子过孔722的宽度相同或者更大。第二电容器ca2可以包括依次堆叠的第二阻挡层bl2、第二电介质层dl2和第二顶部电极te2。第二阻挡层bl2、第二电介质层dl2和第二顶部电极te2可以具有相同的宽度。第一中间焊盘mp1可以用作第二电容器ca2的底部电极。

第二阻挡层bl2可以设置在第一中间焊盘mp1上。第二阻挡层bl2与第一中间焊盘mp1一起可以用作第二电容器ca2的底部电极。第二阻挡层bl2可以防止第二电介质层dl2接收从第一中间焊盘mp1扩散的金属材料。

第二电介质层dl2可以设置在第二阻挡层bl2上。第二电介质层dl2可以包括高k电介质材料。

第二顶部电极te2可以设置在第二电介质层dl2上。第二顶部电极te2可以包括导电材料。第二顶部电极te2可以用作第二电容器ca2的电极。当第二顶部电极te2包括金属化合物时，第二顶部电极te2可以防止电介质层dl接收从第二导电图案310扩散的金属材料。

因为第二电容器ca2设置在第一中间焊盘mp1上，所以第一中间焊盘mp1上的第三子过孔722可以将第二电容器ca2连接到第二连接线层300的第二导电图案310，并且第二中间焊盘mp2上的第四子过孔724可以将第二中间焊盘mp2连接到第二连接线层300的第二导电图案310。第三子过孔722可以耦接到第二电容器ca2的顶表面，并且第四子过孔724可以耦接到第二中间焊盘mp2的顶表面。因此，第三子过孔722的高度可以小于第四子过孔724的高度。例如，第三子过孔722和第二电容器ca2的高度之和可以与第四子过孔724的高度相同。

可以在第三导电图案710和第三过孔720中的导电填充物之间设置第四种子层716。第四种子层716可以从第三过孔720的底表面沿着第三过孔720的侧表面朝向第三绝缘层730和第二导电图案310之间的空间延伸。

第三绝缘层730可以设置在第一连接线层200上。第三绝缘层730可以覆盖第三导电图案710和第二电容器ca2，并且可以围绕第三过孔720。第三绝缘层730可以接触第三过孔720的侧表面、第二电容器ca2的顶表面和第三导电图案710的顶表面。第三绝缘层730可以接触第二连接线层300的底表面。

图5示出了包括三个连接线层200、300和700的再分布基板400，但是实施例不限于此。再分布基板400可以包括多于三个连接线层。

根据一些示例实施例，可以在再分布基板400内设置多个电容器ca1和ca2。因此，再分布基板400可以不需要设置电容器ca1和ca2的空间，因此可以有助于再分布基板400和包括再分布基板400的半导体封装12的紧凑性。

在其他实施例中，再分布基板400可以在第一连接线层200下方设置有外部端子。图6示出了示出根据一些示例实施例的半导体封装的截面图。

参照图6，半导体封装13可以被配置为使得再分布基板400在其底表面上设置有钝化层800而不是支撑基板(参见图1的100)。钝化层800可以包括有机材料、无机材料、ajinomoto积层膜(build-upfilm)(abf)或电介质聚合物(例如环氧树脂基聚合物)。钝化层800可以在其底表面上具有外部端子830。外部端子830可以设置在外部焊盘810上，该外部焊盘810穿透钝化层800并且耦接到第一导电图案210。外部端子830可以通过外部焊盘810电连接到再分布基板400的下焊盘212。可以在钝化层800和外部焊盘810之间设置阻挡金属层820。例如，钝化层800可以具有暴露下焊盘212的凹陷部，并且阻挡金属层820可以覆盖凹陷部的底表面和内壁。阻挡金属层820可以在其上设置有填充凹陷部的外部焊盘810。外部端子830可以包括例如焊球或焊料凸块。外部焊盘810可以包括金属，例如铜(cu)。阻挡金属层820可以包括例如钽(ta)、氮化钽(tan)、氮化钽硅(tasin)、钛(ti)、氮化钛(tin)、氮化钛硅(tisin)、钨(w)和氮化钨(wn)中的一种或多种。

图7至图19示出了根据一些示例实施例的制造再分布基板的方法中一些阶段的截面图。

参考图7，可以在支撑基板100上形成第一导电图案210。例如，可以在支撑基板100上形成第一种子层216，并且可以在第一种子层216上形成具有凹陷部的蚀刻掩模。凹陷部可以限定将要形成第一导电图案210的区域。可以执行涂镀工艺以用导电材料填充凹陷部以形成第一导电图案210。之后，可以去除蚀刻掩模和第一种子层216的一部分。第一种子层216可以保留在支撑基板100和第一导电图案210之间。在另一示例中，导电材料可以沉积在支撑基板100上，然后被图案化以形成第一导电图案210。第一导电图案210可以包括下焊盘212和第一连接线214。下焊盘212可以包括第一下焊盘lp1和第二下焊盘lp2，如图8所示。

例如，参考图8，可以在支撑基板100上形成第一掩模图案msp1。例如，支撑基板100、第一导电图案210和第一种子层216可以在其上涂覆有光敏硬掩模材料以形成第一掩模图案msp1。光敏硬掩模材料可以包括例如树脂、光敏材料、交联剂和溶剂。

凹陷部rs可以形成在第一掩模图案msp1上。例如，第一掩模图案msp1的暴露部分可以被显影溶液溶解，并且第一掩模图案msp1的未暴露部分可以不被显影溶液溶解。凹陷部rs可以穿透第一掩模图案msp1并且暴露第一下焊盘lp1的顶表面。凹陷部rs的宽度可以与第一下焊盘lp1的宽度相同或者小于第一下焊盘lp1的宽度。

在另一示例中，如图9所示，第一掩模图案msp1可以是具有已经形成在其上的凹陷部rs的掩模。在这种情况下，第一掩模图案msp1可以具有板形状并且可以设置在第一导电图案210上。第一掩模图案msp1可以跨过第一导电图案210与支撑基板100间隔开，并且空间隙ag可以形成在第一导电图案210的下焊盘212之间、下焊盘212和第一连接线214之间以及第一连接线214之间的空间中。其上已形成有凹陷部rs的第一掩模图案msp1可以是金属掩模或电介质硬掩模。以下将讨论图8中所示的实施例。

接下来，参考图10，电容器ca可以形成在第一掩模图案msp1的凹陷部rs中。例如，阻挡层bl、电介质层dl和顶部电极te可以依次沉积在第一下焊盘lp1的顶表面上，该顶表面暴露于凹陷部rs。可以使用化学机械沉积(cvd)工艺来形成阻挡层bl、电介质层dl和顶部电极te。例如，可以在第一下焊盘lp1和第一掩模图案msp1上沉积阻挡材料层，然后可以执行图案化工艺以留下凹陷部rs中的阻挡材料层，这可以引起阻挡层bl的形成。可以在阻挡层bl和第一掩模图案msp1上沉积电介质材料层，然后可以执行图案化工艺以留下凹陷部rs中的电介质材料层，这可以引起电介质层dl的形成。可以在电介质层dl和第一掩模图案msp1上沉积导电层，然后可以执行图案化工艺以留下凹陷部rs中的导电层，这可以引起顶部电极te的形成。之后，可以去除第一掩模图案msp1。可以如上所述形成电容器ca。

在另一示例中，如图11所示，阻挡层bla、电介质层dla和导电层tea可以依次堆叠在第一下焊盘lp1和第一掩模图案msp1上。阻挡层bla、电介质层dla和导电层tea可以共形地覆盖凹陷部rs的内部。如图12所示，可以形成第二掩模图案msp2以填充凹陷部rs，然后可以从第一掩模图案msp1的顶表面部分地去除阻挡层bla、电介质层dla和导电层tea。阻挡层bla、电介质层dla和导电层tea可以保留在第一下焊盘lp1和第二掩模图案msp2之间。之后，可以去除第一掩模图案msp1和第二掩模图案msp2。可以如上所述形成电容器ca。

在又一示例中，如图13所示，阻挡层bla、电介质层dla和导电层tea可以依次堆叠在图7的所得结构上。阻挡层bla、电介质层dla和导电层tea可以覆盖第一导电图案210。可以在导电层tea上形成第二掩模图案msp2。第二掩模图案msp2可以形成在第一下焊盘lp1上。第二掩模图案msp2可以用作蚀刻掩模以蚀刻阻挡层bla、电介质层dla和导电层tea。之后，可以去除第二掩模图案msp2。可以如上所述形成电容器ca。以下将讨论图10中所示的实施例。

参照图14，可以从图10的所得结构去除第一掩模图案msp1，然后可以在支撑基板100上形成第一绝缘层230。例如，可以用包封材料涂覆或沉积支撑基板100、第一导电图案210和电容器ca，以形成第一绝缘层230。可以使用例如pecvd(等离子体增强cvd)、hdpcvd(高密度等离子体cvd)、apcvd(大气压cvd)、旋涂等形成第一绝缘层230。第一绝缘层230可以包封第一导电图案210和电容器ca。可选地在第一绝缘层230上执行固化工艺。

参照图15，第一通孔th1可以形成在第一绝缘层230上。例如，第一绝缘层230可以经历蚀刻工艺以形成第一通孔th1。蚀刻工艺可以过蚀刻第一绝缘层230的上部，因此每个第一通孔th1可以具有锥形形状，其宽度随着距第一导电图案210的距离的增加而增加。第一通孔th1可以穿透第一绝缘层230并且可以暴露电容器ca的顶表面和下焊盘212的顶表面。例如，在第一下焊盘lp1上，第一通孔th1中的一个可以暴露电容器ca的顶表面，并且在第二下焊盘lp2上，第一通孔th1中的另一个可以暴露第二下焊盘lp2的顶表面。第一通孔th1的最下端的宽度可以小于电容器ca的宽度。第一通孔th1可以限定将要形成第二过孔320的区域。

第二种子层316可以形成在第一绝缘层230上。第二种子层316可以沿着第一绝缘层230的顶表面并且沿着第一通孔th1的底表面和内侧表面形成。

参照图16，第一光敏层ps1可以形成在第一绝缘层230上。第一光敏层ps1可以是用于形成第一过孔220和第二导电图案310的掩模图案，这将在下面讨论。例如，第二种子层316可以涂覆有光敏硬掩模材料以形成第一光敏层ps1。第二通孔th2可以形成在第一光敏层ps1上，其限定了其中形成第二导电图案310的区域，这将在下面讨论。第二通孔th2可以形成在第一绝缘层230的第一通孔th1上并且在空间上连接到第一通孔th1。第二通孔th2可以暴露第二种子层316的顶表面。每个第二通孔th2可以具有与每个第一通孔th1的平面形状相同或更大的平面形状。

第一过孔220和第二导电图案310可以形成在下焊盘212上。可以通过用导电材料填充第一通孔th1来形成第一过孔220。例如，暴露于第一通孔th1的第二种子层316可以用作种子以执行用导电材料填充第一通孔th1的涂镀工艺。基于第一通孔th1的形状，每个第一过孔220可以形成为具有锥形形状，其宽度随着距第一导电图案210的距离的增加而增加。可以用导电材料填充第一光敏层ps1的第二通孔th2以形成第二导电图案310。例如，暴露于第二通孔th2的第一过孔220可以用作种子以执行用导电材料填充第二通孔th2的涂镀工艺。尽管彼此分开描述了第一过孔220的形成和第二导电图案310的形成，但是可以连续地执行第一过孔220的形成和第二导电图案310的形成以彼此一体地形成第一过孔220和第二导电图案310。在其他实施例中，在形成第一过孔220之后，可以执行单独的工艺以形成第二导电图案310。通过上述工艺，可以形成第一连接线层200。第一过孔220可以包括第一下焊盘lp1上的第一子过孔222和第二下焊盘lp2上的第二子过孔224。

参考图17，第二绝缘层330可以形成在第一连接线层200上。例如，可以通过在第一绝缘层230和第二导电图案310上涂覆或沉积包封材料来形成第二绝缘层330。可以使用例如pecvd、hdpcvd、apcvd、旋涂等形成第二绝缘层330。第二绝缘层330可以包封第二导电图案310。可选地在第二绝缘层330上执行固化工艺。

第三通孔th3可以形成在第二绝缘层330上。例如，第二绝缘层330可以经历蚀刻工艺以形成第三通孔th3。蚀刻工艺可以过蚀刻第二绝缘层330的上部，因此每个第三通孔th3可以具有锥形形状，其宽度随着距第二导电图案310的距离的增加而增加。第三通孔th3可以穿透第二绝缘层330并且可以暴露上焊盘312的顶表面。第三通孔th3可以限定将要形成第二过孔320的区域。

参考图18，可以在第二绝缘层330上形成第三种子层322。第三种子层322可以沿着第二绝缘层330的顶表面并且沿着第三通孔th3的底表面和内侧表面形成。

可以在第二绝缘层330上形成第二光敏层ps2。第二光敏层ps2可以是用于形成第二过孔320和凸块下焊盘340的掩模图案，这将在下面讨论。例如，可以通过在第三种子层322上涂覆光敏硬掩模材料来形成第二光敏层ps2。可以在第二光敏层ps2上形成第四通孔th4。第四通孔th4可以形成在第三通孔th3上。例如，第二光敏层ps2的第四通孔th4可以在空间上连接到第二绝缘层330的第三通孔th3。第四通孔th4可以暴露第三种子层322的顶表面。第四通孔th4可以限定在其中形成凸块下焊盘340的区域，这将在下面讨论。每个第四通孔th4可以具有与每个第三通孔th3的平面形状相同或更大的平面形状。

参照图19，第二过孔320和凸块下焊盘340可以形成在上焊盘312上。可以通过用导电材料填充第三通孔th1来形成第二过孔320。例如，暴露于第三通孔th3的第三种子层322可以用作种子以执行用导电材料填充第三通孔th3的涂镀工艺。基于第三通孔th3的形状，每个第二过孔320可以形成为具有锥形形状，其宽度随着距第二导电图案310的距离的增加而增加。可以通过用导电材料填充第四通孔th4来形成凸块下焊盘340。例如，暴露于第四通孔th4的第二过孔320可以用作种子以执行用导电材料填充第四通孔th4的涂镀工艺。尽管彼此分开描述了第二过孔320的形成和凸块下焊盘340的形成，但是可以连续地执行第二过孔320的形成和凸块下焊盘340的形成以彼此一体地形成第二过孔320和凸块下焊盘340。在其他实施例中，在形成第二过孔320之后，可以执行单独的工艺以形成凸块下焊盘340。通过上述工艺，可以在第一连接线层200上形成第二连接线层300。之后，可以去除第二光敏层ps2以完成再分布基板400。

再回来参考图1，可以将半导体芯片500安装在再分布基板400上。例如，半导体芯片500可以倒装芯片接合到再分布基板400的凸块下焊盘340。

模制层600可以形成在再分布基板400上。例如，再分布基板400可以在其上设置有电介质材料以覆盖半导体芯片500。上述工艺可以制造图1的半导体封装10。

在其他实施例中，可以进一步执行工艺以在图1的半导体封装10上形成外部端子。参考图6，可以去除支撑基板100以暴露再分布基板400的底表面。钝化层800可以形成在再分布基板400下方。例如，再分布基板400可以在其底表面上设置有机材料、无机材料、ajinomoto积层膜(abf)或无机材料，例如环氧树脂基聚合物，这可以导致形成钝化层800。此后，可以在钝化层800中形成暴露下焊盘212的凹槽，然后用导电材料填充以形成阻挡金属层820和外部焊盘810。外部焊盘810可以在其上设置有外部端子830，例如焊球或焊料凸块，这可以导致完成图6中所示的半导体封装13。

图20至图22示出了根据一些示例实施例的制造再分布基板的方法中一些阶段的截面图。

参考图20，第一绝缘层230可以形成在图7的所得结构上。例如，可以用包封材料涂覆或沉积支撑基板100和第一导电图案210，以形成第一绝缘层230。可以使用例如pecvd(等离子体增强cvd)、hdpcvd(高密度等离子体cvd)、apcvd(大气压cvd)、旋涂等形成第一绝缘层230。第一绝缘层230可以包封第一导电图案210。

第一通孔th1可以形成在第一绝缘层230上。例如，第一绝缘层230可以经历蚀刻工艺以形成第一通孔th1。蚀刻工艺可以过蚀刻第一绝缘层230的上部，因此每个第一通孔th1可以具有锥形形状，其宽度随着距第一导电图案210的距离的增加而增加。第一通孔th1可以穿透第一绝缘层230并且可以暴露下焊盘212的顶表面。

参照图21，电容器ca可以形成在第一通孔th1中的一个中。例如，阻挡层bl、电介质层dl和顶部电极te可以依次沉积在第一下焊盘lp1的顶表面上，该顶表面暴露于第一通孔th1。可以使用化学机械沉积(cvd)工艺来形成阻挡层bl、电介质层dl和顶部电极te。电容器ca可以填充位于第一下焊盘lp1上的第一通孔th1中的一个的下部。可以如上所述形成电容器ca。

参考图22，可以在第一绝缘层230上形成第二种子层316。第二种子层316可以沿着第一绝缘层230的顶表面并且沿着第一通孔th1的底表面和内侧表面形成。在第一下焊盘lp1上，第二种子层316可以接触电容器ca的顶表面，并且在第二下焊盘lp2上，第二种子层316可以接触第二下焊盘lp2的顶表面。之后，可以执行与参考图16至图19讨论的那些工艺相同的工艺，以形成图3和图4中讨论的再分布基板400。

通过总结和回顾，半导体芯片的尺寸随着半导体芯片的高集成度而变小。然而，缩小半导体芯片可能会导致难以形成期望数量的连接线。虽然尝试使用扇出封装，即通过rdl(再分布层)而不是pcb进行的互连，以增加连接线的数量，但用于在再分布层中形成电容器的方法是复杂的，并导致封装尺寸增加和操作特性劣化。

相反，根据示例实施例，紧凑尺寸的再分布基板和包括该再分布基板的半导体封装分别用于形成晶片级封装和面板级封装，从而提供具有改善的可靠性的再分布基板和包括该再分布基板的半导体封装。也就是说，根据一些示例实施例，可以通过利用再分布工艺而不是焊盘侧电容器(land-sidecapacitor)(lsc)方案在再分布基板内设置电容器。因此，再分布基板可以不需要设置电容器的空间，例如，不需要从再分布层的下部去除球，从而增加再分布基板和包括该再分布基板的半导体封装的紧凑性。此外，电容器可以包括阻挡层，该阻挡层防止电介质层受到由用作电容器的电极的第一导电图案的金属扩散引起的损坏，从而提高再分布基板和包括再分布基板的半导体封装的可靠性。

本文已经公开了示例实施例，并且尽管采用了特定术语，但是它们仅用于且将被解释为一般的描述性意义，而不是为了限制的目的。在一些情况下，如同提交本申请的本领域普通技术人员应认识到，除非另有明确说明，否则结合特定实施例描述的特征、特性和/或元件可以单独使用或与其他实施例描述的特征、特性和/或元件相结合使用。因此，本领域技术人员将理解，在不脱离如所附权利要求中阐述的本发明的精神和范围的前提下，可以进行形式和细节上的各种改变。