一种提高产品良率的LED芯片制备方法与流程

本发明涉及半导体发光二极管芯片制造技术领域,具体地说是一种提高产品良率的led芯片制备方法。

背景技术：

传统白炽灯耗能高、寿命短，在全球资源紧缺的今天，已渐渐被各国政府禁止生产，随之替代产品是电子节能灯。电子节能灯虽然提高了节能效果，但由于使用了诸多污染环境的重金属元素，又有悖于环境保护的大趋势。随着led技术的高速发展led照明逐渐成为新型绿色照明的不二之选。led是一种利用载流子复合发光的半导体器件，led芯片具有耗电低、色度纯、寿命长、体积小、响应时间快、节能环保等诸多优势,广泛应用于照明、显示屏、交通信号灯、汽车灯以及特种照明灯。algainp发光二极管首选的gaas衬底材料，其化学性质稳定，具有与algainp材料晶格匹配性佳、导电性、导热性好、制造的晶体质量高、大批量制造成本低等优势。led芯片一般是通过对led外延片进一步加工制作形成。led外延片一般包括衬底基板和形成于衬底基板上的外延层。在通过led外延片形成led芯片过程中，需要对led外延片上的外延层进行刻蚀以形成led芯片所需要形状、大小的外延层图案。

目前的led发光二极管存在外量子效率较低的问题，因此提高led芯片的外量子效率已经成为本领域技术人员亟待解决的问题。传统的垂直结构algainp发光二极管借助厚的p-gap电流扩展层进行横向扩展后将电流注入发光区，但由于p-gap电流扩展能力有限，电极下方附近区域电流密度较高，离电极较远的区域电流密度较低，导致整体的电流注入效率偏低，从而降低了发光二极管的出光效率。algainp发光二极管采用键合工艺可以提高出光效率，但步骤繁琐，工艺复杂，成本过高，成品率过低。

图案化algainp芯片表层可以减少光的全反射，增加芯片的出光效率，目前主要的做法有利用纳米压印技术或是聚焦离子束蚀刻，在表面时刻出小孔，可以提升光取出效率，但这种方式工艺前期设备投入成本比较高。

技术实现要素：

本发明实施例中提供了一种提高产品良率的led芯片制备方法，以解决现有led芯片的出光效率低、制备成本高的问题。

为了解决上述技术问题，本发明实施例公开了如下技术方案：

本发明提供了一种提高产品良率的led芯片制备方法，所述方法包括以下步骤：

s1,制作gaas外延片；

s2,在所述gaas外延片上制作光刻胶掩膜图形，腐蚀gap形成裸露区域；

s3,在所述裸露区域上沉积一层sio2；

s4,在所述sio2上制作光刻胶掩膜图形，腐蚀sio2形成裸露区域；

s5，在步骤s4得到的外延片表面沉积一层zno薄膜；

s6，将沉积有zno薄膜的外延片放置炉管中进行zn扩散处理；

s7，将扩散处理后外延片表面的zno去除；

s8，将去除zno的外延片进行高温退火处理；

s9，将退火处理后外延片表面的sio2去除；

s10，在去除sio2的外延片表面蒸镀ito薄膜；

s11，在生长ito薄膜的晶片表面制作光刻胶掩膜图形,通过蒸镀、剥离工序制作p面电极；

s12，将衬底进行减薄，并在减薄后的晶片背面蒸镀n面金属电极。

进一步地，步骤s1中所述gaas外延片包括自下而上依次分布的gaas衬底层、gaas缓冲层、n-algainp限制层、多量子阱有源层、p-algainp限制层和双层高掺p-gap窗口层。

进一步地，步骤s2中所述裸露区域贯穿第一层p-gap窗口层至第二层p-gap窗口层。

进一步地，步骤s5中所述zno薄膜沉积采用磁控溅射或电子束蒸发沉积，蒸镀压强为2.0e-6torr，腔体作业温度为常温；zno薄膜的蒸发速率为1-15埃/秒，蒸发厚度为30-150埃。

进一步地，步骤s6中所述zn扩散炉管的温度为300-450℃，扩散时间为5-15min，炉管内氮气流量为2-30sccm/min。

进一步地，步骤s7中通过盐酸溶液腐蚀，去除zno，采用浓度为36-38％的盐酸溶液，腐蚀时间为5min。

进一步地，步骤s8中退火温度为500-1000℃，退火时间为10-60min，退火炉中氮气的流量为2-30sccm。

进一步地，步骤s9中通过boe溶液去除表面的sio2。

发明内容中提供的效果仅仅是实施例的效果，而不是发明所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：

led芯片的制备过程中，在晶片表面经过zn扩散，rtp高温处理后，外延片表面呈现四棱锥型粗化面，增加外部出光效率，提高产品亮度，提高产品良率。该工艺方法简单操作，成本低，适用于正极性gaas基led芯片的制作。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明所述制备方法的流程示意图；

图2是是本发明步骤s1所述gaas外延片的结构示意图；

图3是本发明步骤s2形成裸露区域的晶片结构示意图；

图4是本发明步骤s8经粗化后的晶片结构示意图；

图5是本发明步骤s8形成粗化面的sem图；

图6是本发明步骤s12后形成的晶片结构示意图。

图中，1gaas衬底层、2gaas缓冲层、3n-algainp限制层、4多量子阱有源层、5p-algainp限制层、6双层高掺gap窗口层、61裸露区域、7粗化面、8ito薄膜，9p面电极，10n面电极。

具体实施方式

为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。

如图1所示，本发明提高产品良率的led芯片制备方法，所述方法包括以下步骤：

s1,制作gaas外延片；

s2,在所述gaas外延片上制作光刻胶掩膜图形，腐蚀gap形成裸露区域；

s3,在所述裸露区域上沉积一层sio2；

s4,在所述sio2上制作光刻胶掩膜图形，腐蚀sio2形成裸露区域；

s5，在步骤s4得到的外延片表面沉积一层zno薄膜；

s6，将沉积有zno薄膜的外延片放置炉管中进行zn扩散处理；

s7，将扩散处理后外延片表面的zno去除；

s8，将去除zno的外延片进行高温退火处理；

s9，将退火处理后外延片表面的sio2去除；

s10，在去除sio2的外延片表面蒸镀ito薄膜；

s11，在生长ito薄膜的晶片表面制作光刻胶掩膜图形,通过蒸镀、剥离工序制作p面电极；

s12，将衬底进行减薄，并在减薄后的晶片背面蒸镀n面金属电极。

如图2所示，步骤s1中gaas外延片包括自下而上依次分布的gaas衬底层1、gaas缓冲层2、n-algainp限制层3、多量子阱有源层4、p-algainp限制层5和双层高掺p-gap窗口层6。

如图3所示，步骤s2中裸露区域61贯穿第一层p-gap窗口层至第二层p-gap窗口层。

步骤s3中沉积的sio2区域略大于步骤s2形成的裸露区域。

步骤s5中，zno薄膜沉积在整个晶片的表面，zno薄膜沉积采用磁控溅射或电子束蒸发沉积，蒸镀压强为2.0e-6torr，腔体作业温度为常温；zno薄膜的蒸发速率为1-15埃/秒，蒸发厚度为30-150埃。

步骤s6中，zn扩散炉管的温度为300-450℃，扩散时间为5-15min，炉管内氮气流量为2-30sccm/min。zn扩散炉管采用rtp329-sa。高温下，金属原子运动，主动填充材料空隙。氮气主要起保护作用，防止进入氧气高温下氧化金属，形成金属氧化物，降低导电性能。

步骤s7中，通过盐酸溶液腐蚀，去除zno，采用浓度为36-38％的盐酸溶液，腐蚀时间为5min。

如图4、5所示，经步骤s5-s8后，晶片表面形成四棱锥型粗化面7。因步骤s3中沉积的sio2区域略大于步骤s2形成的裸露区域。因此图4中，双层高掺p-gap窗口层6上方有一段未被粗化的部分。步骤s8在rtp退火炉中，退火温度为500-1000℃，退火时间为10-60min，退火炉中氮气的流量为2-30sccm。

步骤s9中通过boe溶液去除表面的sio2。boe溶液为bufferedoxideetch，缓冲氧化物刻蚀液。由氢氟酸(49％)与水或氟化铵与水混合而成。

经步骤s10-s11的操作后，分别形成ito薄膜8、p面电极9和n面电极10，得到如图6所示的晶片。其中ito薄膜的蒸镀、p面金属电极以及n面金属电极的制作均采用才有制备方式实现即可。

具体实施例举例：

实施例1

步骤s1提供gaas外延片，gaas外延片包括gaas衬底，gaas缓冲层、n-algainp限制层、多量子阱有源层、p-algainp限制层和双层高掺p-gap窗口层。

步骤s2高掺p-gap窗口层蚀刻：在所述gaas外延片上制作光刻胶掩膜图形，腐蚀gap形成裸露区域。

步骤s3sio2沉积：在所述裸露区域沉积一层sio2。

步骤s4sio2腐蚀：在所述sio2上制作光刻胶掩膜图形，腐蚀sio2形成裸露区域。

步骤s5zno薄膜沉积：在步骤4外延片上沉积一层zno薄膜，厚度30埃，速率为1埃/秒。

步骤s6zn扩散：将步骤5外延片放置炉管中扩散处理，温度300℃，氮气流量为2sccm，退火时间为5min。

步骤s7zno薄膜去除:将步骤6中外延片放置在盐酸溶液中去除。

步骤s8退火：将步骤7外延片放置在rtp中高温退火处理，温度为500℃，时间为10min，氮气流量2sccm。

步骤s9去除sio2：将步骤8晶片放置在boe溶液中去除sio2。

步骤s10ito薄膜蒸镀，在步骤9外延片上蒸镀ito薄膜。

步骤s11p面金属电极：在生长ito膜层的晶片表面制作光刻胶掩膜图形,通过蒸镀、剥离工序制作p面电极。

步骤s12n面金属电极：将晶片衬底进行减薄，并在减薄后的晶片背面蒸镀n面金属电极。

通过上述实施例得到管芯亮度为1200-1300mcd，相比较正常工艺亮度提升10％以上。

实施例2

步骤s1提供gaas外延片，gaas外延片包括gaas衬底，gaas缓冲层、n-algainp限制层、多量子阱有源层、p-algainp限制层和双层高掺p-gap窗口层。

步骤s2高掺p-gap窗口层蚀刻：在所述gaas外延片上制作光刻胶掩膜图形，腐蚀gap形成裸露区域。

步骤s3sio2沉积：在所述裸露区域沉积一层sio2。

步骤s4sio2腐蚀：在所述sio2上制作光刻胶掩膜图形，腐蚀sio2形成裸露区域。

步骤s5zno薄膜沉积：在步骤4外延片上沉积一层zno，厚度150埃，速率15埃/秒。

步骤s6zn扩散：将步骤5外延片放置炉管中扩散处理，温度450℃，氮气流量为30sccm，退火时间为15min。

步骤s7zno薄膜去除:将步骤6中外延片放置在盐酸溶液中去除。

步骤s8退火：将步骤7外延片放置在rtp中高温退火处理，温度为1000℃，时间为60min，氮气流量30sccm。

步骤s9去除sio2：将步骤8晶片放置在boe溶液中去除sio2。

步骤s10ito薄膜蒸镀，在步骤9外延片上蒸镀ito薄膜

步骤s11p面金属电极：在生长ito膜层的晶片表面制作光刻胶掩膜图形,通过蒸镀、剥离工序制作p面电极

步骤s12n面金属电极：将晶片衬底进行减薄，并在减薄后的晶片背面蒸镀n面金属电极。

通过上述实施例得到管芯亮度为1200-1300mcd，相比较正常工艺亮度提升10％以上。

以上所述只是本发明的优选实施方式，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也被视为本发明的保护范围。