半导体器件的制备方法和半导体器件与流程

本申请涉及半导体技术领域，具体而言，涉及一种半导体器件的制备方法和半导体器件。

背景技术：

半导体器件制备过程中，在硅衬底上通过图案化工艺形成浅槽，以作为器件的隔离区150(sti)，通过隔离区定义有源区160，参考图1。在形成隔离槽后，需要对硅衬底进行清洁，以去除衬底表面残留的颗粒、金属、有机物、自然氧化物等沾污，避免影响后续制程。对硅衬底进行清洁的方法包括湿法清洁和干法清洁，里面通常含有表面张力较高的物质(例如水等)。

随着目前半导体尺寸越来越小，隔离区的深宽比越来越大，隔离区狭窄的宽度给后续清洁带来了挑战，湿法清洁过程中的高表面张力物质会拉扯两侧图案，导致图案倾斜，即有源区变形，进而影响后续器件制备和器件性能。

需要说明的是，在上述背景技术部分发明的信息仅用于加强对本申请的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现要素：

本申请的目的在于提供一种半导体器件的制备方法和半导体器件，解决现有技术存在的一种或多种问题。

根据本申请的一个方面，提供一种半导体器件的制备方法，包括：

提供一衬底；

于所述衬底中形成初始隔离槽，相邻所述初始隔离槽之间定义为初始有源区；其中，所述初始有源区的宽度小于目标宽度；

清洗所述初始隔离槽；

于所述初始隔离槽内壁形成外延层，以形成目标隔离槽，相邻所述目标隔离槽之间定义为目标有源区；其中，所述目标有源区的宽度等于所述目标宽度。

在本申请的一种示例性实施例中，所述外延层的形成采用选择性外延化学气相沉积法。

在本申请的一种示例性实施例中，所述外延层的形成包括：提供反应前驱体、还原性气体和载气，在设定的反应温度和压强下在所述初始隔离槽内壁生长所述外延层。

在本申请的一种示例性实施例中，所述反应前驱体包括硅烷、二氯硅烷或三氯硅烷，所述还原性气体为氯化氢气体，所述载气为氢气。

在本申请的一种示例性实施例中，生长所述外延层的反应温度为700-750℃，压力为10-15torr。

在本申请的一种示例性实施例中，所述外延层的形成还包括：提供所述反应前驱体、还原性气体和载气时，还提供杂质气体，以对所述对外延层进行掺杂。

在本申请的一种示例性实施例中，所述外延层的形成还包括：在生长所述外延层前，对形成有所述初始有源区的衬底进行烘烤。

在本申请的一种示例性实施例中，所述制备方法还包括：填充所述目标隔离槽，以形成隔离区。

根据本申请的另一个方面，提供一种半导体器件，包括：

衬底；

隔离槽，形成于所述衬底上，所述隔离槽内填充有绝缘材料；

有源区，形成于所述衬底上，并由所述隔离槽定义；

外延层，形成于所述隔离槽内壁。

在本申请的一种示例性实施例中，所述外延层的厚度为0.5nm-10nm。

本申请半导体器件的隔离区分两步形成，相应的有源区也分两步形成。第一步形成初始隔离槽和初始有源区，第二步形成目标隔离槽和目标有源区。第一步形成初始隔离槽时，将衬底活性区进行过度刻蚀，使初始隔离槽宽度大于理想宽度，初始有源区宽度小于理想宽度，从而降低了隔离区的深宽比，此时进行清洁时，可以避免过高的深宽比导致的图形倾覆的问题。然后再在初始隔离槽内壁生长薄外延层，使有源区宽度增大至理想宽度。相比传统方法，该方法形成的有源区面积不受影响，甚至可以更大，从而确保了阵列晶体管的宽度和存储节点的接触面积足够大，以满足dram器件的性能要求。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为半导体器件有源区和隔离区的结构示意图；

图2为本申请实施例半导体器件制备方法流程图；

图3为本申请实施例初始隔离槽和初始有源区的平面示意图；

图4为本申请实施例目标隔离槽和目标有源区的平面示意图；

图5为图3中a-a向截面图；

图6为在图5结构上形成外延层的结构示意图；

图7为图4中b-b向截面图。

图中：100、衬底；110、初始隔离槽；120、初始有源区、130、目标隔离槽；140、目标有源区；141、外延层；150、隔离区；160、有源区；170、氧化层。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本申请将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

本申请实施方式中提供了一种半导体器件的制备方法，如图2所示，该制备方法包括：

步骤s100，提供一衬底100；

步骤s200，于衬底100中形成初始隔离槽110，相邻初始隔离槽110之间定义为初始有源区120；其中，初始有源区120的宽度小于目标宽度；

步骤s300，清洗初始隔离槽110；

步骤s400，于初始隔离槽110内壁形成外延层141，以形成目标隔离槽130，相邻目标隔离槽130之间定义为目标有源区140；其中，目标有源区140的宽度等于目标宽度。

本申请的隔离区分两步形成，相应的有源区也分两步形成。第一步形成初始隔离槽110和初始有源区120，第二步形成目标隔离槽130和目标有源区140。第一步形成初始隔离槽110时，先增大隔离槽的刻蚀宽度，即将衬底100活性区进行过度刻蚀，使初始隔离槽宽度大于理想宽度，初始有源区120宽度小于理想宽度，如图3所示，从而降低了隔离区的深宽比，此时进行清洁时，可以避免过高的深宽比导致的图形倾覆的问题。然后再在初始隔离槽110内壁生长薄外延层141，使隔离槽变窄至理想宽度，有源区宽度增大至理想宽度，如图4所示。通过控制外延层141的厚度可以控制有源区最终形成的宽度，相比传统方法，该方法形成的有源区面积不受影响，甚至可以更大，从而确保了阵列晶体管的宽度和存储节点的接触面积足够大，以满足dram器件的性能要求。

下面对本申请实施方式的半导体器件的制备方法进行详细说明：

在本说明书中，“半导体器件”是指其部分或整体能够通过利用半导体元件的半导体特性而工作的所有器件，例如，半导体器件可以是图像传感器、存储器或逻辑电路中的一个或多个。

有源区可以被配置为形成有源器件。例如，在一些实施例中，在有源区中，可以形成有诸如mos晶体管等半导体器件。各个有源器件之间可以通过沟槽结构部件实现隔离。尽管在图中仅示出一个沟槽结构部件及相应的由沟槽结构部件分隔开的有源区以便简化描述，但本领域技术人员将容易理解，可以根据实际应用需要在衬底100中形成任意数量的沟槽结构部件和相应的有源区，而不背离本申请的范围。

步骤s100中，衬底100的材料的示例可以包括但不限于一元半导体材料(诸如，硅或锗等)、化合物半导体材料(诸如碳化硅、硅锗、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟)或其组合。在另一些实施方式中，衬底100也可以为绝缘体上硅(soi)、绝缘体上锗硅等各种复合衬底100。本领域技术人员均理解衬底100不受到任何限制，而是可以根据实际应用进行选择。在本实施例中，以硅衬底100为例进行说明。衬底100中还可以形成有其它的半导体器件结构，例如，在早期处理步骤中形成的其它结构。

在本实施例中，步骤s200中的初始隔离槽110为浅槽隔离，一般应用于0.25μm以下工艺，具体可通过浅沟槽隔离(sti，shallowtrenchisolation)工艺中的沟槽蚀刻步骤形成。当然在其他实施例中，初始隔离槽110也可以为深槽隔离，一般典型的深槽尺寸是宽度在65nm～0.5um之间，深度在2～5nm之间。沟槽刻蚀具体可以采用本领域已知的任何合适的蚀刻方法来完成，包括但不限于利用图案化的掩模(例如，光致抗蚀剂或者硬掩模)。在这里可使用任何已知的适合的蚀刻工艺，诸如湿法蚀刻、干法蚀刻(如等离子体蚀刻等)。举例而言，浅槽隔离的刻蚀步骤可以为：在硅衬底100表面生长一层氧化层170，作为隔离层保护有源区在后续去掉氮化物的过程中免受化学沾污，如图5所示。然后在氧化层表面生长一薄层氮化硅(图中未示出)，由于氮化硅是坚固的掩膜材料，有助于在sti氧化物淀积过程中保护有源区，也可以在平坦化处理时充当抛光的阻挡材料。然后涂覆光刻胶，经曝光显影后，把没有被光刻胶保护的区域用离子和强腐蚀性的化学物质刻蚀掉，即刻蚀掉氮化硅、氧化硅和硅。

本步骤形成的初始有源区120的宽度小于目标宽度，即初始隔离槽110的宽度应大于最终形成的隔离槽的宽度，也就是说，在本步骤进行刻蚀时，应在宽度方向上过度刻蚀，因此，掩膜版开口应当大于目标隔离槽130的宽度。本文“宽度”是指在衬底平面方向的尺寸。

尽管图中例示的初始隔离槽110被设置为与衬底100的表面基本垂直，但本领域的技术人员应当理解，沟槽的倾斜角的取值不限于此。

步骤s300中清洗初始隔离槽110时可以采用湿法清洁。本实施方式中的湿法清洁可以是任何采用液体化学溶剂和di水氧化、刻蚀和溶解晶片表面污染物、有机物及金属离子等污染物的方法。举例而言，可以为rca清洗法、稀释化学法、imec清洗法等。由于步骤s200中形成的初始隔离槽110宽度较宽，因此湿法清洁液中表面张力较大的材料将难以再使步骤s200形成的图案倒塌，确保了后续制程不受影响，同时由于隔离槽宽度变大，清洁效果也更加理想。本领域技术人员可以理解的是，该步骤中初始隔离槽110也可以采用干法清洗。干法清洗是采用气相化学法去除镜片表面污染物，主要有热氧化法和等离子清洗法。

在本实施例中，可以采用具有原位清洗功能的外延层生长设备对晶圆进行清洗，由此可以在一台设备中依次进行清洗和外延层制备。例如采用cvd反应腔生长外延层时，可以将含有卤化物(如c12、hcl、hbr等)的气体通入cvd反应腔室内部以对杂质进行原位去除。

步骤s400中，在初始隔离槽110内壁形成外延层141，是指在隔离槽内壁的硅单晶衬底上形成一层具有和衬底100相同晶向的电阻率与厚度不同的晶格结构完整性好的晶体，如图6所示。也就是说目标有源区140包括外延层141和初始有源区120。本实施例中，外延层141主要生长在图中所示的宽度方向上，使得原本被过度刻蚀的活性区域由于有外延层141的存在，宽度得以补偿，也就是说目标有源区140的宽度是外延层141的厚度与初始有源区120宽度之和。外延层141的厚度可以等于初始隔离槽110与目标隔离槽130宽度之差，也就是说，外延层141恰好弥补了过度刻蚀损失的有源区尺寸。因此，控制外延层141的厚度就可以控制最终得到的目标有源区140的宽度。

在本实施例中，外延层141在图中初始有源区120宽度方向上的厚度为0.5nm-10nm，初始隔离槽110与目标隔离槽130宽度之差为0.5nm-10nm。该厚度的外延层141和初始有源区120能够满足现有半导体器件对有源区面积的需求，同时初始隔离槽110相比目标隔离槽130宽的距离可以保证在湿法清洁时图案的稳定性。

在本实施例中，由于本申请要形成的外延层141只需要形成在沟槽内，因此，该外延层141的制备优选采用选择性外延化学气相沉积法。化学气相沉积法是指采用气体在晶圆表面产生化学反应，并形成固态薄膜的沉积方法。选择性外延是指，在衬底100上限定的区域内进行的外延生长。外延选择性的实现一般通过调节外延沉积和原位刻蚀的相对速率大小来实现，所用气体一般为含氯的反应前驱体，利用反应中cl原子在硅表面的吸附小于氧化物或者氮化物来实现外延生长的选择性。外延层141的反应装置可以采用单片反应腔，其能在100秒之内将硅片加热到1100℃以上，利用先进的温度探测装置能将工艺温度偏差控制在2℃以内。

具体而言，步骤s400可以包括以下子步骤：

步骤s401、对形成有初始有源区120的衬底100进行烘烤。在进行外延沉积之前一般都需要经过h2烘烤这一步，其目的在于原位去除硅衬底100表面的自然氧化层和其他杂质，为后续的外延沉积准备出洁净的硅表面状态。举例而言，在700℃温度下加载晶片，升温至850℃准备烘烤，晶圆在氢气环境下850℃烘烤，再将温度和压力调整至反应温度及压力，准备后续选择性外延工艺。

步骤s402，提供反应前驱体、还原性气体和载气，在设定的反应温度和压强下在初始隔离槽110内壁生长外延层141。针对本实施例的硅衬底100，反应前驱体包括硅烷(sih4)、二氯硅烷(sih2cl2)或三氯硅烷(sihcl3)中的至少一种，还原性气体为氯化氢气体(hcl)，载气为氢气(h2)。反应前驱体和氢气反应生成的硅原子沉积在硅衬底100上生长外延层141，氯化氢气体加入到反应前驱体中提高了cl/si比，在低温低压条件下可以增强选择性。生长过程中可通过质量流量计来使得各种气体的流量得到精准控制，以生长出需要厚度的外延层141。

应当理解的是，在其他实施例中，对于其他材质的衬底100，反应前驱体可以不同，也可以包含其他气体。例如对于硅锗衬底100，反应前驱体除了sih4还包括geh4；对于砷化镓衬底100，反应前驱体可以包括ascl3和gan2。另外，由于外延层141可以根据需要为同质外延或异质外延，因此本领域技术人员可以根据衬底100材质和外延层141需求对反应源气体进行具体选择，此处不再一一列举。

本实施例中，采用低温低压条件生长外延层141，低温低压条件可以制作出晶体结构完整、界面过渡区杂质分布陡峭的薄外延层141，而且可以有效减少高温外延对器件带来的自掺杂的严重影响。举例而言，反应温度具体可以为700-750℃，例如700℃、710℃、720℃、730℃、740℃、750℃等。反应压力可以为真空条件，具体可以为10-15torr，例如10torr、15torr等。在真空度降低至15torr以下时，反应源气体分子密度较稀，分子平均自由能较大，反应温度可以大大降低至750℃以下，从而有效抑制因高温引起的杂质扩散，减小自掺杂对外延层141杂质浓度分布的影响。而且，压力越低，反应停止时残留的反应剂也能迅速地被排除掉，进一步缩小了衬底100与外延层141之间的过渡区，并能很好的改善厚度及电阻率的均匀性。另外，由于低压下氢气分子的分压降低，硅原子在表面迁移使收到的阻碍减小，很容易结合到晶格中，减少了外延层141中的层错和位错，更有利于形成平整光亮的外延层141。沉积时间可以根据外延层141厚度决定。反应结束后压力恢复至常压，温度调整至卸载温度，然后取出晶圆。

在一些实施例中，在外延生长的同时还需要掺入杂质气体来满足一定的器件电学性能，具体为将杂质气体和反应前驱体等气体一并通入至反应装置中，在沉积过程中进行掺杂。杂质气体可以分为n型和p型两类，常用n型杂质气体包括磷烷(ph3)和砷烷(ash3)，而p型则主要是硼烷(b2h6)。外延过程中，可根据具体需要改变掺杂的浓度和种类，此处不再赘述。

外延层141制备结束后，初始隔离槽110宽度变窄形成目标隔离槽130，相应的，初始有源区120宽度变大形成目标有源区140。本实施例中，半导体器件的制备方法还进一步包括：

步骤s500，如图7所示，填充目标隔离槽130，以形成隔离区。

在目标隔离槽130内填充氧化物填充，例如可以为氧化硅。具体步骤可以包括，将硅片再次进行清洗和去氧化物等清洗工艺，高温下在曝露的目标隔离槽130侧壁上生长一层氧化物层作为垫氧层(图中未示出)，用以阻止沟槽填充氧化物中氧分子向有源区扩散，同时氧化硅层也可以改善硅与沟槽填充氧化物之间的界面特性。然后可以通过化学气相沉积法或者旋转涂布法在沟槽中填充氧化物，并经退火使氧化物致密化，以形成隔离区。

本实施例中，半导体器件的制备方法还进一步包括：

步骤s600，对上述步骤后形成的半导体器件进行平坦化，以使隔离区和有源区具有平整光滑的表面，便于后续器件的制作。平坦化具体可以采用化学机械抛光等方式，此处不再赘述。

本申请实施方式还提供一种上述方法制备的半导体器件，参考图7，包括衬底100、隔离槽、有源区和外延层141，隔离槽形成于衬底100上，隔离槽内填充有绝缘材料，即为上述方法制备出的目标隔离槽130；有源区形成于衬底100上，由隔离槽定义其区域，即为上述方法制备出的目标有源区140。外延层141形成于隔离槽内壁。该半导体器件内的各部件说明具体参照制备方法，此处不再赘述。进一步地，外延层141的厚度为0.5nm-10nm。

该结构的半导体器件靶面上的有源区使阵列晶体管的宽度和存储节点的接触面积足够大，可以满足dram器件的性能要求。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由所附的权利要求指出。