晶圆级3D封装结构及其制备方法与流程

晶圆级3d封装结构及其制备方法
技术领域
1.本发明涉及半导体封装技术领域，特别是涉及一种晶圆级3d封装结构及其制备方法。


背景技术：

2.随着芯片与电子产品中高性能、小尺寸、高可靠性以及超低功耗的要求越来越高，促使先进封装技术不断突破发展，同时在人工智能、自动驾驶、5g网络、物联网等新兴产业的发展下，使得三维(3d)集成先进封装的需求越来越强烈。
3.在传统板级模组中，在尝试3d封装时，需要较复杂的工序，3d封装实现度非常低，从而难以实践正、反两面导通的封装方式。而现有的3d封装结构中，由于需要多次堆叠塑封，从而降低了3d封装结构的尺寸收益、集成度及可靠性等。
4.因此，在先进晶圆级封装工艺范畴中，提供一种具有较好的尺寸收益、高集成度及优异的可靠性等的晶圆级3d封装结构及其制备方法，实属必要。


技术实现要素：

5.鉴于以上所述现有技术的缺点，本发明的目的在于提供一种晶圆级3d封装结构及其制备方法，用于实现3d封装，并解决现有3d封装结构存在的尺寸收益、集成度及可靠性等较低的问题。
6.为实现上述目的及其他相关目的，本发明一种晶圆级3d封装结构，所述晶圆级3d封装结构包括：
7.重新布线层，包括相对的第一表面及第二表面；
8.第一电连接结构，位于所述重新布线层的第一表面，且与所述重新布线层电连接；
9.第一塑封层，位于所述重新布线层的第一表面，将所述第一电连接结构塑封，且所述第一塑封层在所述重新布线层的第一表面的正投影位于所述重新布线层的第一表面内；
10.第一层间金属层，位于所述第一塑封层远离所述重新布线层的表面，且与所述第一电连接结构电连接；
11.第二电连接结构，位于所述第一层间金属层的表面，且与所述第一层间金属层电连接；
12.第二塑封层，位于所述重新布线层的第一表面，将所述重新布线层、第一塑封层、第一层间金属层及第二电连接结构塑封，且所述第二塑封层在所述重新布线层的第一表面的正投影与所述重新布线层的第一表面重合；
13.第二层间金属层，位于所述第二塑封层远离所述重新布线层的表面，且与所述第二电连接结构电连接；
14.芯片，倒装键合于所述重新布线层的第二表面，且与所述重新布线层电连接；
15.焊球凸块，位于所述重新布线层的第二表面，且与所述重新布线层电连接；
16.第三塑封层，位于所述重新布线层的第二表面，将所述重新布线层、芯片、焊球凸
块及第二塑封层塑封，且显露部分所述焊球凸块。
17.可选地，所述第一塑封层的宽度范围包括285mm～295mm；所述第二塑封层的宽度范围包括290mm～300mm；所述第三塑封层的宽度范围包括295mm～305mm。
18.可选地，还包括位于所述第一塑封层远离所述重新布线层的表面的第一层间介电层。
19.可选地，所述第一电连接结构包括焊线或导电柱；所述第二电连接结构包括焊线或导电柱。
20.可选地，所述焊线或导电柱的底部还包括横截面积大于所述焊线或导电柱的金属连接件。
21.可选地，所述第一塑封层的内部及第二塑封层的内部中的一种或组合还包括半导体芯片。
22.可选地，所述芯片与所述重新布线层的第二表面之间还包括填充层。
23.可选地，任一上述的晶圆级3d封装结构包括晶圆级3d天线封装结构。
24.本发明还提供一种晶圆级3d封装结构的制备方法，包括以下步骤：
25.提供支撑基底，于所述支撑基底上形成分离层；
26.于所述分离层上形成重新布线层，所述重新布线层包括与所述分离层相接触的第二表面及相对的第一表面；
27.于所述重新布线层的第一表面上形成与所述重新布线层电连接的第一电连接结构；
28.于所述重新布线层的第一表面上形成第一塑封层，以将所述第一电连接结构塑封，且所述第一塑封层在所述重新布线层的第一表面的正投影位于所述重新布线层的第一表面内；
29.于所述第一塑封层远离所述重新布线层的表面形成与所述第一电连接结构电连接的第一层间金属层；
30.于所述第一层间金属层上形成与所述第一层间金属层电连接的第二电连接结构；
31.于所述重新布线层的第一表面形成第二塑封层，以将所述重新布线层、第一塑封层、第一层间金属层及第二电连接结构塑封，且所述第二塑封层在所述重新布线层的第一表面的正投影与所述重新布线层的第一表面重合；
32.于所述第二塑封层远离所述重新布线层的表面形成与所述第二电连接结构电连接的第二层间金属层；
33.去除所述分离层及支撑基底，以显露所述重新布线层的第二表面；
34.提供芯片，将所述芯片倒装键合于所述重新布线层的第二表面，且与所述重新布线层电连接；
35.于所述重新布线层的第二表面上形成与所述重新布线层电连接的焊球凸块；
36.于所述重新布线层的第二表面形成第三塑封层，以将所述重新布线层、芯片、焊球凸块及第二塑封层塑封，且显露部分所述焊球凸块。
37.可选地，形成所述第一塑封层、第二塑封层及第三塑封层的方法包括模压法；其中，形成的所述第一塑封层的宽度范围包括285mm～295nm；形成的所述第二塑封层的宽度范围包括290mm～300mm；形成的所述第三塑封层的宽度范围包括295mm～305mm。
38.可选地，还包括于所述第一塑封层远离所述重新布线层的表面形成第一层间介电层的步骤。
39.可选地，形成所述第一电连接结构的方法包括采用焊线法形成焊线或采用电镀及化学镀中的一种形成导电柱；形成所述第二电连接结构的方法包括采用焊线法形成焊线或采用电镀及化学镀中的一种形成导电柱。
40.可选地，还包括在所述焊线或导电柱的底部形成横截面积大于所述焊线或导电柱的金属连接件的步骤。
41.可选地，还包括在所述第一塑封层的内部及第二塑封层的内部中的一种或组合形成半导体芯片的步骤。
42.如上所述，本发明的晶圆级3d封装结构及其制备方法，其中，晶圆级3d封装结构包括重新布线层、第一电连接结构、第一塑封层、第一层间金属层、第二电连接结构、第二塑封层、第二层间金属层、芯片、焊球凸块及第三塑封层。本发明可实现芯片的晶圆级3d封装，且在晶圆级3d封装结构中，用于塑封的第二塑封层将第一塑封层塑封在第二塑封层的内部，且第三塑封层将第二塑封层塑封在第三塑封层的内部，从而形成依次包覆的塑封层，可使晶圆级3d封装结构具有较好的尺寸收益、集成度及可靠性。
附图说明
43.图1显示为本发明中晶圆级3d封装结构的制备工艺流程图。
44.图2至图16显示为本发明中晶圆级3d封装结构在制备过程中各步骤所得结构的截面结构示意图；其中，图16显示为本发明中晶圆级3d封装结构的截面结构示意图。
45.元件标号说明
46.100
ꢀꢀꢀꢀꢀꢀꢀ
支撑基底
47.110
ꢀꢀꢀꢀꢀꢀꢀ
分离层
48.120
ꢀꢀꢀꢀꢀꢀꢀ
重新布线层
49.121
ꢀꢀꢀꢀꢀꢀꢀ
第一布线介电层
50.122
ꢀꢀꢀꢀꢀꢀꢀ
第二布线介电层
51.123
ꢀꢀꢀꢀꢀꢀꢀ
第三布线介电层
52.131
ꢀꢀꢀꢀꢀꢀꢀ
第一布线金属层
53.1311
ꢀꢀꢀꢀꢀꢀ
种子层
54.1312
ꢀꢀꢀꢀꢀꢀ
金属层
55.132
ꢀꢀꢀꢀꢀꢀꢀ
第二布线金属层
56.133
ꢀꢀꢀꢀꢀꢀꢀ
第三布线金属层
57.141
ꢀꢀꢀꢀꢀꢀꢀ
第一金属连接件
58.142
ꢀꢀꢀꢀꢀꢀꢀ
第二金属连接件
59.151
ꢀꢀꢀꢀꢀꢀꢀ
第一电连接结构
60.152
ꢀꢀꢀꢀꢀꢀꢀ
第二电连接结构
61.161
ꢀꢀꢀꢀꢀꢀꢀ
第一塑封层
62.162
ꢀꢀꢀꢀꢀꢀꢀ
第二塑封层
63.163
ꢀꢀꢀꢀꢀꢀꢀ
第三塑封层
64.171
ꢀꢀꢀꢀꢀꢀꢀ
第一层间金属层
65.172
ꢀꢀꢀꢀꢀꢀꢀ
第二层间金属层
66.181
ꢀꢀꢀꢀꢀꢀꢀ
第一层间介电层
67.190
ꢀꢀꢀꢀꢀꢀꢀ
芯片
68.200
ꢀꢀꢀꢀꢀꢀꢀ
焊球凸块
69.210
ꢀꢀꢀꢀꢀꢀꢀ
填充层
具体实施方式
70.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
71.请参阅图1至图16。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
72.请参阅图16，本发明提供一种晶圆级3d封装结构，所述晶圆级3d封装结构包括：重新布线层120、第一电连接结构151、第一塑封层161、第一层间金属层171、第二电连接结构152、第二塑封层162、第二层间金属层172、芯片190、焊球凸块200及第三塑封层163。
73.具体的，所述重新布线层120包括相对的第一表面及第二表面；所述第一电连接结构151位于所述重新布线层120的第一表面，且与所述重新布线层120电连接；所述第一塑封层161位于所述重新布线层120的第一表面，将所述第一电连接结构151塑封，且所述第一塑封层161在所述重新布线层120的第一表面的正投影位于所述重新布线层120的第一表面内；所述第一层间金属层171位于所述第一塑封层161远离所述重新布线层120的表面，且与所述第一电连接结构151电连接；所述第二电连接结构152位于所述第一层间金属层171的表面，且与所述第一层间金属层171电连接；所述第二塑封层162位于所述重新布线层120的第一表面，将所述重新布线层120、第一塑封层161、第一层间金属层171及第二电连接结构152塑封，且所述第二塑封层162在所述重新布线层120的第一表面的正投影与所述重新布线层120的第一表面重合；所述第二层间金属层172位于所述第二塑封层162远离所述重新布线层120的表面，且与所述第二电连接结构152电连接；所述芯片190倒装键合于所述重新布线层120的第二表面，且与所述重新布线层120电连接；所述焊球凸块200位于所述重新布线层120的第二表面，且与所述重新布线层120电连接；所述第三塑封层163位于所述重新布线层120的第二表面，将所述重新布线层120、芯片190、焊球凸块200及第二塑封层162塑封，且显露部分所述焊球凸块200。
74.本发明可实现所述芯片190的晶圆级3d封装，且在所述晶圆级3d封装结构中，用于塑封的所述第二塑封层162将所述第一塑封层161塑封在所述第二塑封层162的内部，且所述第三塑封层163将所述第二塑封层162塑封在所述第三塑封层163的内部，从而形成依次包覆的塑封层，可使所述晶圆级3d封装结构具有较好的尺寸收益、集成度及优可靠性。
75.作为示例，所述第一塑封层161的宽度范围包括285mm～295mm；所述第二塑封层
162的宽度范围包括290mm～300mm；所述第三塑封层163的宽度范围包括295mm～305mm。所述第一塑封层161、第二塑封层162及第三塑封层163的材料可包括但不仅限于聚合物、聚酰亚胺、硅胶或环氧树脂等。
76.具体的，所述第一塑封层161的宽度范围可包括290mm、291mm、294mm、295mm等；所述第二塑封层162的宽度范围可包括294mm、297mm、300mm等；所述第三塑封层163的宽度范围包括295mm、300mm、305mm等。其中，所述第一塑封层161的宽度、第二塑封层162的宽度及第三塑封层163的宽度，在确保自外而内依次包覆的前提下，可根据具体的需要进行设置，如本实施中，优选所述第一塑封层161的宽度为294mm、第二塑封层162的宽度为297mm及第三塑封层163的宽度为300mm，但并非局限于此。
77.作为示例，所述重新布线层120包括依次叠置的第一布线介电层121、第一布线金属层131、第二布线介电层122、第二布线金属层132、第三布线介电层123及第三布线金属层133。
78.具体的，所述第一布线金属层131可包括种子层1311及金属层1312，同理，所述第二布线金属层132及第三布线金属层133也可包括所述种子层及金属层。其中，介电层的材料可选用如环氧树脂(epoxy)、硅橡胶(silicone rubber)、聚酰亚胺(pi)、聚苯并恶唑(pbo)、苯并环丁烯(bcb)、氧化硅、磷硅玻璃及含氟玻璃中的任一种；所述种子层的材料可选用钛及铜中的至少一种；所述金属层的材料可采用铜、铝、镍、金、银、钛中的一种或两种以上的组合。
79.作为示例，还包括位于所述第一塑封层161远离所述重新布线层120的表面的第一层间介电层181。
80.具体的，通过所述第一层间介电层181可提高所述第二塑封层162与所述第一塑封层161的结合力，以及提高所述第二电连接结构152与所述第一层间金属层171之间的结合牢固度，从而提高产品的可靠性。其中，所述第一层间介电层181的材料可包括环氧树脂、硅橡胶、pi、pbo、bcb、氧化硅、磷硅玻璃及含氟玻璃中的一种。
81.作为示例，所述第一电连接结构151包括焊线或导电柱；所述第二电连接结构152包括焊线或导电柱。进一步的，所述焊线或导电柱的底部还可包括横截面积大于所述焊线或导电柱的金属连接件。所述第一电连接结构151、第二电连接结构152及金属连接件的材料可包括铜、铝、镍、金、银、钛中的一种材料或两种以上的组合。
82.具体的，如图16，所述金属连接件可包括位于所述第一电连接结构151底部的第一金属连接件141及位于所述第二电连接结构152底部的第二金属连接件142，通过所述金属连接件，可便于所述第一电连接结构151及第二电连接结构152的制备，且可提高所述第一电连接结构151与所述重新布线层120的结合牢固度，以及所述第二电连接结构152与所述第一层间金属层171的结合牢固度。
83.作为示例，所述第一塑封层161的内部及第二塑封层162的内部中的一种或组合还可包括半导体芯片(未图示)。
84.具体的，所述半导体芯片与所述芯片190的种类可包括有源芯片及无源芯片中的一种，具体可根据需要进行选择，如可包括主动组件及被动组件中的一种或组合，所述主动组件可包括pmic(power management ic)电源管理芯片、收射器芯片、接收器芯片中的一种或组合，所述被动组件可包括电阻、电容及电感中的一种或组合。
85.作为示例，所述芯片190与所述重新布线层120的第二表面之间还可包括填充层210，以通过所述填充层210提高所述芯片190与所述重新布线层120的结合牢固度，并保护所述重新布线层120及所述芯片190；其中，所述底部填充层190的材料可包括环氧树脂。
86.作为示例，上述的晶圆级3d封装结构可包括晶圆级3d天线封装结构，如所述第一电连接结构151及第二电连接结构152可为馈电线，所述第一层间金属层171及第二层间金属层可为天线金属层。
87.如图1，本发明还提供一种晶圆级3d封装结构的制备方法，该方法可用以制备上述晶圆级3d封装结构，但上述晶圆级3d封装结构的制备方法并非局限于此。
88.如图2，首先提供支撑基底100，于所述支撑基底100上形成分离层110。
89.作为示例，所述支撑基底100的材料可以为硅、玻璃、氧化硅、陶瓷、聚合物以及金属中的一种或两种以上的复合材料，其形状可以为圆形、方形或其它任意所需形状。优选地，本实施例中，所述支撑基底100为具有圆形形貌的硅材料。
90.作为示例，所述分离层110可以包括聚合物层或带状粘附层，如所述分离层110的材料可以选自双面均具有粘性的胶膜，并通过自动贴片工艺进行贴合；或所述分离层110的材料可以选自通过旋涂工艺制作的粘合层。本实施例中，所述分离层110优选为uv胶膜，其在uv光(紫外光)照射后，可便于进行分离工艺。当然，在其他示例中，所分离层110也可以选用采用物理气相沉积法或化学气相沉积法形成的其他材料层，如环氧树脂(epoxy)、硅橡胶(silicone rubber)、聚酰亚胺(pi)、聚苯并恶唑(pbo)、苯并环丁烯(bcb)等，并在后续的去除工艺中，可采用如研磨法进行去除。
91.接着，参阅图3～图7，于所述分离层110上形成重新布线层120，所述重新布线层120包括与所述分离层110相接触的第二表面及相对的第一表面。
92.作为示例，于所述分离层110上形成所述重新布线层120可以包括如下步骤：
93.如图3，于所述分离层110的表面上依次进行涂布、曝光及烘烤的工艺，以于所述分离层110上形成第一布线介电层121。
94.如图4，于所述第一布线介电层121的表面上形成第一布线金属层131，其中包括于所述第一布线介电层121的表面上形成种子层1311以及金属层1312的步骤。如可在所述第一布线介电层121的表面上形成所述种子层1311，而后进行涂布、曝光、显影光刻胶，以形成图形化的光刻胶(未图示)，并基于图形化的光刻胶，形成所述金属层1312，之后再去除光刻胶，并对所述种子层1311进行刻蚀，以形成所述第一布线金属层131，当然还可包括电性及外观检测的步骤，以进一步提高产品性能。
95.如图5，于所述第一布线介电层121的表面上沉积第二布线介电层122，并进行涂布、曝光、显影及烘烤的工艺，以于所述第一布线介电层121上形成图形化的第二布线介电层122。
96.如图6，基于图形化的所述第二布线介电层122，于所述第二布线介电层122的表面上形成第二布线金属层132，具体可包括形成所述种子层，涂布、曝光、显影光刻胶，形成所述金属层，去除光刻胶，刻蚀所述种子层，以形成所述第二布线金属层132，当然还可包括电性及外观检测的步骤，以进一步提高产品性能。
97.如图7，于所述第二布线介电层122的表面上依次形成第三布线介电层123及第三布线金属133，具体可包括涂布、曝光、显影及烘烤的步骤，形成图形化的所述第三布线介电
层123；而后形成所述种子层，并进行涂布、曝光、显影光刻胶，形成图形化的光刻胶，并形成所述金属层，去除光刻胶，以及刻蚀所述种子层，以形成所述第三布线金属层133，当然还可包括电性及外观检测的步骤，以进一步提高产品性能。
98.作为示例，所述第一布线介电层121、第二布线介电层122及第三布线介电层123的材料可以包括采用环氧树脂、硅胶、pi、pbo、bcb、氧化硅、磷硅玻璃及含氟玻璃中的任一种；制备方法可包括诸如旋涂、pvd、cvd、等离子增强cvd等工艺形成。
99.作为示例，可以采用但不仅限于溅射工艺形成所述种子层1311；所述种子层1311的材料可以包括钛及铜中的至少一种；具体的，所述种子层1311可以为钛层，也可以为铜层，也可以为钛层和铜层的叠层结构，还可以为钛铜合金层。
100.作为示例，所述第一布线金属层131、第二布线金属层132及第三布线金属层133可以包括单层金属层，也可以包括两层或多层金属层，其材料可以包括铜、铝、镍、金、银、钛中的一种或两种以上的组合。
101.如图9，于所述重新布线层120的第一表面上形成与所述重新布线层120电连接的第一电连接结构151。
102.作为示例，所述第一电连接结构151包括焊线或导电柱，其中，可以采用焊线法形成所述焊线，或采用电镀及化学镀中的一种形成所述导电柱。
103.具体的，所述焊线或导电柱的材料可包括金、银、铜及铝中的一种或组合；所述焊线法可包括如热压焊线工艺、超声波焊线工艺及热压超声波焊线工艺中的一种或组合。所述第一电连接结构151的数量及位置分布可以根据实际需要进行设定，图9中仅以示意出2根所述第一电连接结构151作为示例，在实际示例中，所述第一电连接结构151的数量并不以此为限。
104.作为示例，所述焊线或导电柱的底部还可包括横截面积大于所述焊线或导电柱的金属连接件。
105.如图8，在所述第三布线金属层133的表面还可包括进行涂布、曝光、显影的步骤，以形成图形化的光刻胶，并基于图形化的光刻胶形成所述金属层，并进行去胶的步骤，以形成第一金属连接件141。可以理解，当在制备所述第三布线金属层133时，位于所述第三布线金属层133下方的所述种子层，可在形成所述第一金属连接件141后，通过刻蚀去除，具体步骤此处不作过分限制。
106.如图9～图10，于所述重新布线层120的第一表面上形成第一塑封层161，以将所述第一电连接结构151塑封，且所述第一塑封层161在所述重新布线层120的第一表面的正投影位于所述重新布线层120的第一表面内。
107.作为示例，形成所述第一塑封层161的方法优选为可制备尺寸较为精准的封装结构的模压法，其中，形成的所述第一塑封层161的宽度范围包括285mm～295nm，如可包括290mm、291mm、294mm、295mm等。所述第一塑封层161的材料可以包括但不仅限于聚合物、聚酰亚胺、硅胶或环氧树脂等。本实施例中，优选所述第一塑封层161的宽度为294mm。
108.作为示例，初始形成的所述第一塑封层161的上表面可以高于所述第一电连接结构151，如图9所示，此时，在形成所述第一塑封层161之后，还需执行将所述第一塑封层161进行减薄的工艺，具体的，可以采用但不仅限于化学机械研磨工艺对所述第一塑封层161进行减薄，使得保留的所述第一塑封层161的表面与所述第一电连接结构151的表面相平齐。
如图10所示，当然，在其他示例中，初始形成的所述第一塑封层161的表面也可与所述第一电连接结构151的表面相平齐，则可以节省对所述第一塑封层161进行减薄的工艺。
109.接着，如图11，于所述第一塑封层161远离所述重新布线层120的表面形成与所述第一电连接结构151电连接的第一层间金属层171。
110.具体的，可先于所述第一塑封层161的表面上形成所述种子层，而后采用涂布、曝光、显影的工艺，形成图形化的光刻胶，之后基于图形化的光刻胶，形成所述金属层，再去除光刻胶，并刻蚀所述种子层，从而形成所述第一层间金属层171，当然还可包括电性及外观的检测步骤。
111.作为示例，如图12，还可包括于所述第一塑封层161远离所述重新布线层120的表面形成第一层间介电层181的步骤，以通过所述第一层间介电层181增强所述第一塑封层161与后续形成的第二塑封层162的结合力，提高后续制备的第二电连接结构152与所述第一层间金属层171的结合力。
112.具体的，所述第一层间介电层181的材料可以采用环氧树脂、硅胶、pi、pbo、bcb、氧化硅、磷硅玻璃及含氟玻璃中的一种，并可以采用诸如旋涂、cvd、等离子增强cvd等工艺形成；所述第一层间金属层171的材料可以包括铜、铝、镍、金、银、钛中的一种或两种以上的组合。
113.如图13，于所述第一层间金属层171上形成与所述第一层间金属层171电连接的第二电连接结构152。
114.作为示例，所述第二电连接结构152可包括焊线或导电柱，其中，可以采用焊线法形成所述焊线，或采用电镀及化学镀中的一种形成所述导电柱。
115.具体的，所述焊线或导电柱的材料可包括金、银、铜及铝中的一种或组合；所述焊线法可包括如热压焊线工艺、超声波焊线工艺及热压超声波焊线工艺中的一种或组合。所述第二电连接结构152的数量及位置分布可以根据实际需要进行设定，图13中仅以示意出2根所述第二电连接结构152作为示例，在实际示例中，所述第二电连接结构152的数量并不以此为限。
116.作为示例，所述焊线或导电柱的底部还包括横截面积大于所述焊线或导电柱的金属连接件。
117.如图12，在形成所述第一层间介电层181时，可包括进行涂布、曝光、显影的步骤，以形成图形化的所述第一层间介电层181，并基于所述第一层间介电层181形成所述种子层，而后进行涂布、曝光、显影以形成图形化的光刻胶，并基于图形化的光刻胶形成所述金属层，进行去胶，以及刻蚀所述种子层的步骤，以形成第二金属连接件142。
118.如图13，于所述重新布线层120的第一表面形成第二塑封层162，以将所述重新布线层120、第一塑封层161、第一层间金属层171及第二电连接结构152塑封，且所述第二塑封层162在所述重新布线层120的第一表面的正投影与所述重新布线层120的第一表面重合。
119.作为示例，形成所述第二塑封层162的方法优选为可制备尺寸较为精准的封装结构的模压法，其中，形成的所述第二塑封层162的宽度范围包括290mm～300mm，如可包括294mm、297mm、300mm等。所述第二塑封层162的材料可以包括但不仅限于聚合物、聚酰亚胺、硅胶或环氧树脂等，本实施例中，优选所述第二塑封层162的宽度范围为297mm。
120.作为示例，初始形成的所述第二塑封层162的上表面可以高于所述第二电连接结
构152，此时，在形成所述第二塑封层162之后，还需执行将所述第二塑封层162进行减薄的工艺，具体的，可以采用但不仅限于化学机械研磨工艺对所述第二塑封层162进行减薄，使得保留的所述第二塑封层162的表面与所述第二电连接结构152的表面相平齐。当然，在其他示例中，初始形成的所述第二塑封层162的表面也可与所述第二电连接结构152的表面相平齐，则可以节省对所述第二塑封层162进行减薄的工艺。
121.接着，如图14，于所述第二塑封层162远离所述重新布线层120的表面形成与所述第二电连接结构152电连接的第二层间金属层172。其中，形成所述第二层间金属层172的步骤可包括形成所述种子层，进行涂布、曝光、显影的步骤，以形成图形化的光刻胶，基于所述光刻胶，形成所述金属层，去除光刻胶，刻蚀所述种子层，以形成所述第二层间金属层172。
122.接着，如图15，去除所述分离层110及支撑基底100，以显露所述重新布线层120的第二表面；提供芯片190，将所述芯片190倒装键合于所述重新布线层120的第二表面，且与所述重新布线层120电连接；于所述重新布线层120的第二表面上形成与所述重新布线层120电连接的焊球凸块200。
123.具体的，可采用激光解胶的方法，剥离所述分离层110，以显露所述第一布线介电层121，而后采用激光钻孔的方法，以显露所述第一布线金属层131，以便于后续所述芯片190及所述焊球凸块200进行电连接。其中，优选采用倒装键合工艺，于所述第一布线介电层121上形成所述芯片190，而后进行植球、回流焊及清洗的步骤，以固定所述芯片190及所述焊球凸块200，且优先键合所述芯片190可降低对所述芯片190的接触垫的污染，以提供产品质量。
124.作为示例，所述芯片190可包括有源芯片及无源芯片中的一种，具体可根据需要进行选择，如可包括主动组件及被动组件中的一种或组合，所述主动组件可包括pmic(power management ic)电源管理芯片、收射器芯片、接收器芯片中的一种或组合；所述被动组件可包括电阻、电容及电感中的一种或组合；所述焊球凸块200可包括铜及锡中的至少一种。
125.作为示例，还可包括在所述芯片190与所述重新布线层120的第二表面之间形成填充层210的步骤，以提高所述芯片190与所述重新布线层120的结合强度并保护所述重新布线层120及所述芯片190，所述填充层210的材料可包括环氧树脂。
126.最后，如图16，于所述重新布线120的第二表面形成第三塑封层163，以将所述重新布线层120、芯片190、焊球凸块200及第二塑封层162塑封，且显露部分所述焊球凸块200。
127.作为示例，形成所述第三塑封层163的方法优选为可制备尺寸较为精准的封装结构的模压法，其中，形成的所述第三塑封层163的宽度范围可包括295mm～305mm，如可包括295mm、300mm、305mm等。所述第三塑封层163的材料可以包括但不仅限于聚合物、聚酰亚胺、硅胶或环氧树脂等。其中形成的所述第三塑封层162的表面低于所述焊球凸块200，以便于后续通过所述焊球凸块200进行电性引出。本实施例中，优选所述第三塑封层163的宽度范围为300mm，但并非局限于此。
128.作为示例，还可包括在所述第一塑封层161的内部及第二塑封层162的内部中的一种或组合形成半导体芯片(未图示)的步骤。其中，所述半导体芯片的种类可同所述芯片190，此处不作赘述。
129.综上所述，本发明的晶圆级3d封装结构及其制备方法，其中，晶圆级3d封装结构包括重新布线层、第一电连接结构、第一塑封层、第一层间金属层、第二电连接结构、第二塑封
层、第二层间金属层、芯片、焊球凸块及第三塑封层。本发明可实现芯片的晶圆级3d封装，且在晶圆级3d封装结构中，用于塑封的第二塑封层将第一塑封层塑封在第二塑封层的内部，且第三塑封层将第二塑封层塑封在第三塑封层的内部，从而形成依次包覆的塑封层，可使晶圆级3d封装结构具有较好的尺寸收益、集成度及可靠性。
130.上述实施方式仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施方式进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。