发光二极管芯片及发光二极管的制作方法

本申请涉及发光二极管领域，特别是涉及一种发光二极管芯片及发光二极管。

背景技术：

发光二极管，简称LED(Light Emitting Diode)。随着发光二极管技术的快速发展以及发光二极管光效的逐步提高，发光二极管的应用将越来越广泛。发光二极管芯片，简称LED芯片，是发光二极管的核心组件。

发光二极管芯片的制备主要包括刻台阶、制作隔离槽、制作电流阻挡层、制作电流扩展层、制作电极、制作反射层、制作焊盘。

传统技术中，制备发光二极管芯片时，电流阻挡层主要使用SiO2等材料，这样的发光二极管芯片存在亮度较低的问题。

技术实现要素：

基于此，有必要针对上述问题，提供一种发光二极管芯片及发光二极管。

一种发光二极管芯片，包括依次层叠设置的发光二极管晶圆、电流扩展层和电流阻挡层，其中，所述发光二极管晶圆开设有台阶；

所述发光二极管芯片还包括P电极和N电极，所述P电极设置于所述电流扩展层，所述N电极设置于所述台阶；

所述电流阻挡层为分布式布拉格反射镜结构。

在其中一个实施例中，所述电流阻挡层包括多个电流阻挡层段，所述多个电流阻挡层段之间间隔设置。

在其中一个实施例中，所述电流阻挡层包括多层交叠设置的第一膜层和第二膜层，所述第一膜层和所述第二膜层的折射率不同。

在其中一个实施例中，所述第一膜层和所述第二膜层的交叠总层数为4层-25层。

在其中一个实施例中，所述第一膜层的材料为TiO2或Ti3O5，所述第二膜层的材料为SiO2。

在其中一个实施例中，所述发光二极管芯片还包括所述台阶开设有隔离槽。

在其中一个实施例中，所述隔离槽的宽度为2um-10um。

在其中一个实施例中，所述发光二极管芯片还包括：

布拉格反射层，设置于所述P电极和所述N电极，所述布拉格反射层开设有电极接触孔。

在其中一个实施例中，所述发光二极管芯片还包括：

焊盘层，设置于所述布拉格反射层，且通过所述电极接触孔与所述P电极和所述N电极连接。

一种发光二极管，包括如上所述的发光二极管芯片。

本申请实施例提供的所述发光二极管芯片和所述发光二极管包括电流阻挡层，所述电流阻挡层为DBR结构。DBR结构的所述电流阻挡层能够减少光的吸收，将更多的光反射出去，因此，相比于传统SiO2的电流阻挡层，本实施提供的所述发光二极管芯片能够提高亮度和发光效果。同时，本实施例中，所述电流阻挡层位于所述电流扩展层的上方。这样的结构设计，使得所述发光二极管芯片在生产制作时，将MESA刻所述台阶和所述电流扩展层的制作合成一道制程进行，从而减少一道制程，缩短制作时间，提高制作效率。

附图说明

图1为本申请一个实施例提供的发光二极管芯片侧视结构示意图；

图2为本申请一个实施例提供的发光二极管芯片俯视结构示意图；

图3为本申请一个实施例提供的电流阻挡层剖面结构示意图；

图4为本申请一个实施例提供的发光二极管芯片制作方法流程示意图；

图5为本申请一个实施例提供的在发光二极管晶圆上刻台阶和制作电流扩展层后形成的侧视结构示意图；

图6为本申请一个实施例提供的制作隔离槽后的侧视结构示意图；

图7为本申请一个实施例提供的在制作电流阻挡层后的侧视结构示意图；

图8为本申请一个实施例提供的在制作电极后的侧视结构示意图；

图9为本申请一个实施例提供的在发光二极管晶圆上刻台阶，并制作电流扩展层的步骤流程示意图。

附图标记说明：

发光二极管芯片 10

发光二极管晶圆 100

台阶 110

电流扩展层 200

电流阻挡层 300

第一膜层 301

第二膜层 302

电流阻挡层段 310

P电极 410

N电极 420

隔离槽 500

布拉格反射层 600

电极接触孔 610

焊盘层 700

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下通过实施例，并结合附图，对本申请的发光二极管芯片及发光二极管进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。

本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

在本申请中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

请参见图1和图2，本申请一个实施例提供一种发光二极管芯片10，其自下而上包括依次层叠设置的发光二极管晶圆100、电流扩展层200和电流阻挡层300(Current Blocking Layer，简称CBL)。其中，所述发光二极管晶圆100开设台阶110。所述电流阻挡层300为分布式布拉格反射镜(Distributed Bragg Reflector，以下均简称DBR)结构。

所述发光二极管晶圆100可以为正装发光二极管的晶圆，也可以为倒装发光二极管的晶圆，还可以为垂直发光二极管的晶圆。也就是说，本申请提供的发光二极管芯片10可以为正装发光二极管芯片，也可以是倒装发光二极管芯片，还可以是垂直发光二极管芯片。在一个实施例中，所述发光二极管晶圆100自下至上依次包括基座、P型半导体层、发光层、N型半导体层、衬底。所述P型半导体层可以为P型GaN层。所述N型半导体层为N型GaN层。所述衬底可以为蓝宝石。

所述发光二极管芯片10还包括电极。所述电极包括P电极410和N电极420。所述P电极410设置于所述电流扩展层200。所述P电极410与所述P型GaN层连接。所述N电极420设置于所述台阶110。所述N电极420与所述N型GaN层连接。

所述电流扩展层200可以采用ITO(Indium Tin Oxides)薄膜，即铟锡氧化物半导体透明导电膜。所述电流扩展层200可以通过化学沉积、光刻、刻蚀等方式形成。所述电流扩展层200可以根据需要设置不同的图案。

所述台阶110为N台阶。所述台阶可以通过MESA光刻形成。

所述电流阻挡层300位于所述电流扩展层200之上。所述电流阻挡层300可以为条状，且所述电流阻挡层300为DBR结构。DBR结构的所述电流阻挡层300为高反射率膜层。所述电流阻挡层300可以通过光刻、沉积、剥离等工艺形成具有CBL图形的膜层。所述CBL图形的具体形状可以根据使用需求设计。

本实施例中，所述电流阻挡层300为DBR结构。DBR结构的所述电流阻挡层300能够减少光的吸收，将更多的光反射出去，因此，相比于传统SiO2的电流阻挡层，本实施提供的所述发光二极管芯片10能够提高亮度。同时，本实施例中，所述电流阻挡层300位于所述电流扩展层200的上方。这样的结构设计，使得所述发光二极管芯片10在生产制作时，将MESA刻所述台阶110和所述电流扩展层200的制作合成一道制程进行，从而减少一道制程，缩短制作时间，提高制作效率。

在一个实施例中，所述发光二极管芯片10的所述台阶110上开设有隔离槽500(Isolation，ISO)。所述隔离槽500可以通过光刻、刻蚀等工艺制作形成。当所述发光二极管芯片10包括所述隔离槽500时，分段式的所述电流阻挡层300也作为所述隔离槽500内的桥接绝缘层。所述隔离槽500使得多个所述发光二极管芯片10可以串接形成高压发光二极管芯片。所述隔离槽500的宽度可以有多种。在一个实施例中，所述隔离槽500的宽度为2um-10um，从而使得所述发光二极管芯片10既不容易漏电，也不会影响发光面积和发光效果。

在一个实施例中，所述发光二极管芯片10还包括布拉格反射层600(RPV层)。所述布拉格反射层600设置于所述电流阻挡层300和所述电极的上方。具体的，所述布拉格反射层600铺设于所述P电极410和所述N电极420的上方。所述布拉格反射层在所述P电极410和所述N电极420对应的位置开设有电极接触孔610。所述布拉格反射层600可以通过沉积、光刻、刻蚀等工艺制的。所述布拉格反射层600可以通过SiO2膜层和Ti3O5膜层交替叠层制成。通过所述布拉格反射层600能够对光进行反射，从而提升亮度，提高发光效果。

在一个实施例中，所述发光二极管芯片10还包括焊盘层(Bonding)700。所述焊盘层700铺设于所述布拉格反射层600上方。所述焊盘层700通过所述电极接触孔610与所述P电极410和所述N电极420连接。所述焊盘层700可以在所述布拉格反射层600的基础上进行光刻、沉积、剥离制作而成。

在一个实施例中，所述电流阻挡层300为分段式结构。也就是说，所述电流阻挡层300包括多个电流阻挡层段310。所述多个电流阻挡层段310之间间隔设置。条状的所述电流阻挡层300可以通过金属剥离工艺(lift-off)进行剥离，形成间隔设置的多个所述电流阻挡层段310。所述电流阻挡层300呈分段式结构，相比于整条分布的所述电流阻挡层300，断开的位置(即没有电流阻挡层的位置)没有对电流进行阻挡，增加了电流流过的量，因此会增大发光面积，从而有效提高所述发光二极管芯片10的亮度。同时，分段式结构的所述电流阻挡层300可以增加所述P电极410和所述电流扩展层200的接触面积，从而可以有效降低电压。

请参见图3，在一个实施例中，所述电流阻挡层300包括多层交叠设置的第一膜层301和第二膜层302。所述第一膜层301和所述第二膜层302的折射率不同。即，所述电流阻挡层300由一层所述第一膜层301、一层所述第二膜层302、一层所述第一膜层301、再一层所述第二膜层302……组成。所述第一膜层301和所述第二膜层302的折射率一高一低，从而实现高反射率。

所述第一膜层301和所述第二膜层302的交叠层数可以有多种选择。在一个实施例中，所述第一膜层301和所述第二膜层302的交叠总层数为4层-25层。也就是说，所述第一膜层301和所述第二膜层302总共为4层-25层，从而既能够保证所述发光二极管芯片的制作实现，又能保证反射率。

所述第一膜层301和所述第二膜层302的交叠层数可以有多种选择。在一个实施例中，所述第一膜层301的材料为TiO2或Ti3O5，所述第二膜层302的材料为SiO2。通过交叠设置的TiO2或Ti3O5所述第一膜层301和SiO2所述第二膜层302，能够使得所述电流阻挡层300的反射率达到90％以上，大大提高了发光效果。

本申请一个实施例提供一种发光二极管，其包括如上所述的发光二极管芯片10。所述发光二极管芯片10具有较好的发光效果，因此所述发光二极管也具有较好发光效果，提升了所述发光二极管的亮度和出光效率。

请参见图4至图8。其中，图5至图8为本申请一个实施例提供的发光二极管芯片制作工艺过程示意图。本申请一个实施例还提供一种发光二极管芯片制作方法，其包括如下步骤：

S10，在发光二极管晶圆100上刻台阶110，并制作电流扩展层200。

所述台阶110可以是N台阶。所述电流扩展层200可以是ITO电流扩展层。所述电流扩展层200的图案可以根据实际所述发光二极管芯片10的型号和性能等需求进行设计。

S20，在所述台阶110上刻蚀制作隔离槽500。

在S10步骤形成的结果上涂敷一层光刻胶。对所述光刻胶进行ISO光刻，形成具有预设图形的ISO光刻胶层。以所述ISO光刻胶层为掩模，进行感应耦合等离子体(Inductively Coupled Plasma,ICP)刻蚀，刻蚀到所述衬底，形成所述隔离槽500。所述隔离槽500的宽度可以在2um-10um。

S30，在所述电流扩展层200上制作电流阻挡层300，其中，所述电流阻挡层300为分布式布拉格反射镜结构。

在S10中形成的所述电流扩展层200的基础上，光刻、沉积形成预设图形的所述电流阻挡层300。所述电流阻挡层300为DBR结构。所述电流阻挡层300也作为所述隔离槽500的桥接绝缘层。

S40，在所述电流扩展层200上方制作P电极410，在所述台阶110上方制作N电极420。

本实施例中，通过在所述发光二极管晶圆100上刻台阶110，并制作所述电流扩展层200。进一步在所述电流扩展层200上制作所述电流阻挡层300。本实施例中，刻所述台阶110和所述电流扩展层200可以在同一制程中完成，因此能够减少所述发光二极管芯片10的制程，缩短制作时间，提高制作效率。同时，所述电流阻挡层300为DBR结构，因此，制作形成的所述电流阻挡层300能够减少光的吸收，将更多的光反射出去，提高所述发光二极管芯片10的亮度。

请参见图6，在一个实施例中，S10包括：

S110，在所述发光二极管晶圆100的晶圆上整面沉积ITO膜层；

S120，在所述ITO膜层上涂敷光刻胶，对所述光刻胶进行MESA光刻，形成具有预设图形的MESA光刻胶层；

S130，将所述MESA光刻胶层作为掩模，对所述ITO膜层进行刻蚀，形成所述电流扩展层200；

S140，将所述MESA光刻胶层作为掩模，对所述发光二极管晶圆100和所述ITO膜层进行刻蚀，形成所述台阶110；S150，去除所述MESA光刻胶层。

本实施例中，通过光刻胶对所述发光二极管晶圆100及铺设于所述发光二极管晶圆100上的所述ITO膜层进行MESA光刻。光刻形成的所述MESA光刻胶层作为掩模，对所述发光二极管晶圆100及所述ITO膜层进行ITO刻蚀和ICP刻蚀。连续刻蚀形成所述电流扩展层200和所述台阶110。本实施例中，首先铺设所述ITO膜层，再进行MESA光刻和ITO刻蚀，将MESA和ITO合为一个制程进行，缩减流程，提高了制造效率。

在一个实施例中，S30包括：

S310，在所述电流扩展层200上涂敷光刻胶，对所述光刻胶进行CBL光刻，形成具有预设图形的CBL光刻胶层；

S320，将所述CBL光刻胶层作为掩模，在所述电流扩展层200上沉积分布式布拉格反射镜膜，形成所述电流阻挡层200；

所述电流扩展层200的沉积可以采用E Beam机台或Sputter机台进行沉积。

S330，剥离所述CBL光刻胶层。

在一个实施例中，所述电流阻挡层300包括多层交叠设置的第一膜层301和第二膜层302。所述第一膜层301和所述第二膜层302的折射率不同。S320包括：

S321，采用金属剥离(lift-off)工艺对所述电流阻挡层300进行剥离，形成间隔设置的多个电流阻挡层段310。

即采用金属剥离工艺剥离所述电流阻挡层300中不需要的部分的所述分布式布拉格反射镜膜和所述CBL光刻胶层，使得所述电流阻挡层300成为分段式结构。分段式结构的所述电流阻挡层300能够增大电极与所述电流扩展层200的基础面积，提高所述发光二极管芯片10的亮度，且能够降低电压。

在一个实施例中，所述方法还包括：

S50，在所述P电极410和所述N电极420上方整面沉积制作布拉格反射层600，并在所述布拉格反射层600上开设电极接触孔。

在一个实施例中，制作所述布拉格反射层600可以通过以下步骤：

在所述P电极410和所述N电极420上方除所述电极接触孔的全部区域沉积分布式布拉格反射镜膜；本步骤中，所述分布式布拉格反射镜膜覆盖也包含所述隔离槽500。

在所述分布式布拉格反射镜膜上涂敷光刻胶，对所述光刻胶进行RPV光刻，形成具有预设图像的RPV光刻胶层；

以所述RPV光刻胶层作为掩模，对所述分布式布拉格反射镜膜进行ICP刻蚀，刻蚀到电极层；

去除所述RPV光刻胶层。

本实施例形成的所述布拉格反射层600能起到绝缘反射作用，且覆盖所述隔离槽500，能够有效避免固晶时侧壁漏电，在所述隔离槽500内起到绝缘保护作用。

在一个实施例中，所述方法还进一步包括：

S60，在所述布拉格反射层600上制作焊盘层700，并将所述焊盘层700通过所述电极接触孔与所述P电极410和所述N电极420连接。

在所述布拉格反射层600涂敷光刻胶，对所述光刻胶进行Bonding光刻，形成具有预设图形的Boning光刻胶层；

以所述Boning光刻胶层为掩模沉积焊盘层；

采用金属剥离工艺剥离去除所述Boning光刻胶层及其表面的焊盘层，得到预设图形的所述焊盘层700。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。