一种含空腔的多芯片扇出封装结构的制作方法

本实用新型涉及半导体封装领域，特别是一种含空腔的多芯片扇出封装结构。

背景技术：

随着电子产品多功能化和小型化的潮流，尤其是智能手机、平板电脑、可穿戴设备等产品的发展，芯片功能变得越来越复杂，芯片尺寸越来越小，i/o数越来越多，fan-in(扇入)封装已不能满足i/o扇出的要求。fan-out(扇出)封装技术是对fan-in封装技术的补充，通过再构圆片的方式将芯片i/o端口引出。

fan-out工艺在2008年就开始应用，主要是英飞凌无线的ewlb(embeddedwaferlevelbga)技术。随着工艺技术逐渐成熟，成本不断降低，同时加上芯片工艺的不断提升，其应用可能出现爆发性增长。目前主要的芯片扇出工艺流程如下：先制作一片临时键合载片，该载片需要在表面制作相应的特征图形；将芯片临时放置在临时键合载片上的特征图形位置；使用圆片级注塑工艺，将芯片填充到模塑料中；在芯片表面制作再布线；移除临时键合载片。其主要问题在于：需要在载片表面制作相应的特征图形(设置芯片放置区域)；使用临时键合工艺和设备；必须使用晶圆级注塑设备和工艺；必须使用拆键合设备和工艺。现有扇出工艺流程复杂，技术难度大，成本高，限制了其应用。

技术实现要素：

本实用新型的主要目的在于克服现有技术中的上述缺陷，提出一种体积小、成本低、提高封装可靠性的含空腔的多芯片扇出封装结构。

本实用新型采用如下技术方案：

一种含空腔的多芯片扇出封装结构，包括至少两芯片，芯片的第一表面设有焊盘和功能区；其特征在于：还包括第一载体、第二载体、填充层、金属再布线层、第一绝缘层、第二绝缘层和信号端口；该第一载体连结于第二载体第一表面且开设有通孔；该芯片位于通孔内，其第二表面连结于第一载体第一表面；填充层覆盖于第一载体和芯片的第一表面并延伸至通孔内，且在焊盘和至少一功能区处分别设置第一开口；该第一绝缘层覆盖于填充层上表面以使功能区形成空腔并在焊盘处设置第二开口；该金属再布线层位于第一绝缘层的上表面且与焊盘电性连接；该第二绝缘层覆盖于第一绝缘层和金属再布线层表面，且设有第三开口；该信号端口位于第三开口处且与金属再布线层电性连接。

所述第一绝缘层和第二绝缘层材质可相同或不同。

所述空腔高度＞1μm。

所述第一载体为玻璃或硅或陶瓷。

所述第二载体为玻璃或硅或陶瓷。

所述第一载体第二表面与所述第二载体第一表面之间、所述芯片第二表面和所述第二载体第一表面之间通过助粘剂连结。

所述填充层采用绝缘聚合物。

所述第一载体设有一通孔，该通孔设有至少两所述芯片。

所述第一载板设有至少两通孔，每个通孔设有至少一所述芯片。

所述信号端口为镍钯金、镍金、钛铜焊盘或者bga焊球。

由上述对本实用新型的描述可知，与现有技术相比，本实用新型具有如下有益效果：

1、本实用新型通过填充层在芯片的功能区形成空腔，可广泛适用于功能区需要空腔保护的多芯片集成的组件类别，提高封装可靠性，且体积小，降低了成本。

2、本实用新型在第一载体上设置贯穿通孔以放置芯片，该第一载体可采用玻璃或其他材料，其厚度只需与芯片厚度相同即可，最大程度的减少了整体厚度，形成的多芯片再布线结构紧凑，实现了超薄封装。

3、本实用新型的芯片通过助粘剂连结于第二载体表面，并采用填充层结构，将芯片包封以进一步定位芯片，防止其偏移，提高封装的可靠性。

4、本实用新型以玻璃为主体材料，相比硅基板等材料产品可靠性优异，适合高频应用，实现更优的电性能。

5、本实用新型避免了临时键合和拆键合复杂工艺，简化了工艺，降低了成本，适于实际生产应用。

附图说明

图1为本实用新型结构图；

图2至图4为本实用新型的封装方法流程图；

其中：10、芯片，11、焊盘,20、第一载体，21、通孔，22、助粘剂，30、第二载体，40、填充层，42、第一绝缘层，43、空腔，44、第一开口，45、第二开口，50、金属再布线层、60、第二绝缘层，61、第三开口，70、信号端口。

具体实施方式

以下通过具体实施方式对本实用新型作进一步的描述。本实用新型的各附图仅为示意以更容易了解本实用新型，其具体比例可依照设计需求进行调整。文中所描述的图形中相对元件的上下关系，在本领域技术人员应能理解是指构件的相对位置而言，对应的，以元件在上一面为正面、在下一面为背面以便于理解，因此皆可以翻转而呈现相同的构件，此皆应同属本说明书所揭露的范围。

参照图1，一种含空腔的多芯片扇出封装结构，包括芯片10、第一载体20、第二载体30、填充层40、金属再布线层50、第一绝缘层42、第二绝缘层60和信号端口70等。该芯片10设有第一表面和第二表面，该第一表面设有焊盘11。芯片10的数量为至少两个，每个芯片的第一表面还设有功能区，芯片可为滤波器，但不限于此。

第一载体20上开设有通孔21，第一载体20下表面通过助粘剂22连结于第二载体30第一表面。通孔21的数量为至少一个。该第一载体20可采用玻璃或硅或陶瓷，第二载体30为玻璃或硅或陶瓷。

该芯片10位于通孔21内，其第一表面朝上，第二表面通过助粘剂22连结于第二载体30的第一表面，实现固定芯片10。一个通孔21内的芯片10的数量为至少一个，芯片10与通孔21内壁之间、相邻芯片间均具有间隙。通孔21的直径根据芯片10的大小和数量确定。第一载体20的厚度可与芯片10厚度相等或略大。本实用新型可以在第一载体20上设置一通孔21，该通孔21内设有至少两个芯片10。或者在第一载板20上设置至少两通孔，每个通孔21设有至少一芯片10。

填充层40覆盖于第一载体20第一表面、芯片10第一表面并延伸至通孔21内，且填充层40在所有芯片10的焊盘处分别设置第一开口44，且在至少一个芯片的功能区设置第一开口44，该功能区的第一开口44可大于或等于焊盘11处的第一开口44。填充层40填充于芯片10的第一表面、第一载体20第一表面、通孔21与芯片10之间的间隙、相邻芯片10之间的间隙等，从而将第一载体20和芯片10包封以进一步定位芯片10，防止其偏移。该填充层40可为多层结构，可采用绝缘聚合物。

该第一绝缘层42覆盖于填充层40表面，其封闭功能区处的第一开口44形成空腔43并在焊盘处设置第二开口45，该空腔43高度＞1μm。

填充层40和第一绝缘层42在焊盘处的开口互相连通，两开口面积可小于或等于或大于焊盘11大小，两个开口直径可相等或不等。优选的，填充层40在焊盘处的第一开口直径小于焊盘11直径和第二开口45直径。

该金属再布线层50位于第一绝缘层42上表面的局部且延伸至第二开口45、第一开口44与焊盘11电性连接，该金属再布线层50设有外连区域。该第二绝缘层60覆盖于第一绝缘层42上表面和金属再布线层50表面的外露处，且在外连区域处设有第三开口61。该第三开口61的面积可大于或等于外连区域面积，该第一绝缘层覆42和第二绝缘层60材质可相同或不同，可采用绝缘聚合物。

该信号端口70位于第三开口61处且与金属再布线层50电性连接。该信号端口70可为镍钯金、镍金、钛铜焊盘或者bga焊球。

参见图3至图4，本实用新型含空腔的多芯片扇出封装结构的封装方法包括如下步骤：

1)在第一载体20上开设通孔21，采用助粘剂22将其第二表面连结至第二载体30第一表面。通孔21可通过激光打孔实现。

2)将芯片10放入通孔21内，将其第一表面朝上，第二表面通过助粘剂22连结至第二载体30第一表面。

3)制作填充层40覆盖于第一载体20第一表面、芯片10第一表面并延伸至通孔21内，且在焊盘和至少一功能区处分别制作第一开口44。可通过光刻显影在芯片10的功能区和焊盘11分别开口，从而露出功能区和焊盘11。

4)在填充层40表面制作第一绝缘层42，该第一绝缘层42封闭功能区的第一开口44形成空腔43，进行光刻显影在焊盘处开口构成第二开口45，露出焊盘11。

5)在第一绝缘层42表面制作金属再布线层50，该金属再布线层50延伸至第二开口45、第一开口44与焊盘11电性连接。

6)制作第二绝缘层60覆盖于第一绝缘层42和金属再布线层50表面，且在金属再布线层50的外连区域处制作第三开口61，露出外连区域。

7)在第三开口61处制作信号端口70与金属再布线层50电性连接，并将第二载体30减薄，厚度可根据需要设定，不作限定。

上述仅为本实用新型的具体实施方式，但本实用新型的设计构思并不局限于此，凡利用此构思对本实用新型进行非实质性的改动，均应属于侵犯本实用新型保护范围的行为。