一种集成肖特基二极管的新型沟槽IGBT芯片的制作方法

【技术领域】

本实用新型涉及半导体技术领域，具体涉及一种集成肖特基二极管的新型沟槽igbt芯片。

背景技术：

igbt，中文名字为绝缘栅双极型晶体管，它是由mosfet(输入级)和pnp晶体管(输出级)复合而成的一种器件，既有mosfet器件驱动功率小和开关速度快的特点(控制和响应)，又有双极型器件饱和压降低而容量大的特点(功率级较为耐用)，频率特性介于mosfet与功率晶体管之间，可正常工作于几十khz频率范围内。与平面栅igbt相比，沟槽栅igbt能显著改善通态压降与关断能量的折衷关系，更适用于中低压高频应用领域。

肖特基二极管是以其发明人肖特基博士(schottky)命名的，sbd是肖特基势垒二极管(schottkybarrierdiode，缩写成sbd)的简称。sbd不是利用p型半导体与n型半导体接触形成pn结原理制作的，而是利用金属与半导体接触形成的金属－半导体结原理制作的。因此，sbd也称为金属－半导体(接触)二极管或表面势垒二极管，它是一种热载流子二极管。sbd的主要优点包括两个方面：1)由于肖特基势垒高度低于pn结势垒高度，故其正向导通门限电压和正向压降都比pn结二极管低(约低0.2v)；2)由于sbd是一种多数载流子导电器件，不存在少数载流子寿命和反向恢复问题。sbd的反向恢复时间只是肖特基势垒电容的充、放电时间，完全不同于pn结二极管的反向恢复时间。由于sbd的反向恢复电荷非常少，故开关速度非常快，开关损耗也特别小，尤其适合于高频应用。

现有的常规沟槽式igbt芯片，其具体结构如附图1所示：一种常规沟槽igbt芯片，包括底层的背p+发射区4，在背p+发射区4上方依次设有n+缓冲层3以及n-型基区1，n-型基区1设有两个n-型基区1凸起，在两个n-型基区1凸起上方依次设有p型基区2以及n+集电区5，在n+集电区5、p型基区2和n-型基区1外侧覆盖有栅氧化层6，栅氧化层6外侧沟槽填充有多晶栅7，多晶栅7被两个n-型基区1凸起分割为中间沟槽多晶栅7以及外侧沟槽多晶栅7，栅电极10和外侧沟槽多晶栅7连接，集电极8和背p+发射区4连接，发射极9贯穿n+集电区5接触p型基区2，中间栅电极13连接中间沟槽多晶栅7。由于存在多数载流子、少数载流子恢复问题，上述igbt芯片的开关速度较慢。

技术实现要素：

本实用新型的目的是，提供一种可以提高沟槽igbt芯片开关速度的新型沟槽igbt芯片。

为实现上述目的，本实用新型采取的技术方案是一种集成肖特基二极管的新型沟槽igbt芯片，包括底层的背p+发射区，在背p+发射区上方依次设有n+缓冲层以及n-型基区，在n-型基区上方设有两个n-型基区凸起，在两个n-型基区凸起上方依次设有p型基区以及n+集电区，在n+集电区、p型基区和n-型基区外侧覆盖有栅氧化层，栅氧化层外侧沟槽填充有多晶栅，多晶栅被两个n-型基区凸起分割为中间沟槽多晶栅以及外侧沟槽多晶栅，栅电极和外侧沟槽多晶栅连接，集电极和背p+发射区连接，发射极贯穿n+集电区深入p型基区，中间沟槽多晶栅接触的栅氧化层变薄形成薄栅氧化层，肖特基中间栅电极连接n+集电区、薄栅氧化层以及和中间沟槽多晶栅。

优选地，上述发射极使用势垒较高的金属。

优选地，上述势垒较高的金属是钛。

本实用新型一种集成肖特基二极管的新型沟槽igbt芯片有以下有益效果：在传统的沟槽igbt结构中引入肖特基二极管结构，解决igbt器件关断时的空穴和电子复合速率慢而导致开关慢的问题，可以提高沟槽igbt芯片的开关速度。

【附图说明】

图1是一种集成肖特基二极管的新型沟槽igbt芯片结构图。

图2是一种常规沟槽igbt芯片结构图。

附图中涉及的附图标记和组成部分如下所示：1、n-型基区，2、p型基区，3、n+缓冲层，4、背p+发射区，5、n+集电区，6、栅氧化层，7、多晶栅，8、集电极，9、发射极电极，10、栅电极，11、肖特基中间栅电极，12、薄栅氧化层，13、中间栅电极。

【具体实施方式】

下面结合实施例并参照附图对本实用新型作进一步描述。

实施例

本实施例实现一种集成肖特基二极管的新型沟槽igbt芯片。

图2示出了一种集成肖特基二极管的新型沟槽igbt芯片结构图。如附图2所示：一种集成肖特基二极管的新型沟槽igbt芯片，包括底层的背p+发射区4，在背p+发射区4上方依次设有n+缓冲层3以及n-型基区1，在n-型基区1上方设有两个n-型基区1凸起，在两个n-型基区1凸起上方依次设有p型基区2以及n+集电区5，在n+集电区5、p型基区2和n-型基区1外侧覆盖有栅氧化层6，栅氧化层6外侧沟槽填充有多晶栅7，多晶栅)被两个n-型基区1凸起分割为中间沟槽多晶栅7以及外侧沟槽多晶栅7，栅电极10和外侧沟槽多晶栅7连接，集电极8和背p+发射区4连接，发射极9贯穿n+集电区5深入p型基区2，中间沟槽多晶栅7接触的栅氧化层6变薄形成薄栅氧化层12，肖特基中间栅电极11连接n+集电区5、薄栅氧化层12以及和中间沟槽多晶栅7。

优选地，上述发射极9使用势垒较高的金属。

优选地，上述势垒较高的金属是钛。

本实施例一种集成肖特基二极管的新型沟槽igbt芯片，肖特基中间栅电极11构成肖特基二极管的阳极金属，薄栅氧化层12构成肖特基二极管的n-外延层，n+集电区5中间一侧构成肖特基二极管的n型基片，n+集电区5中间的孔附近形成肖特基二极管的n型基片n+阴极层，发射极9构成肖特基二极管的阴极金属。和常规沟槽igbt芯片的区别有三点：一是n+集电区5中间的孔比常规的结构深，挖到p型基区2下面；二是n+集电区5中间的孔连接的金属发射极9需要势垒较高的金属，如钛，一般的结构采用的是铝；三，n+集电区5中间的孔的内测没有p+注入，直接和n+集电区5硅体形成肖特基接触，n+集电区5中间的孔的外测有p+注入，形成了mos结构。

肖特基二极管最大的缺点是其反向偏压较低及反向漏电流偏大，使用硅及金属为材料的肖特基二极体，其反向偏压额定耐压最高只到50v，而反向漏电流值为正温度特性，容易随着温度升高而急遽变大，实务设计上需注意其热失控的隐忧。为了避免上述的问题，肖特基二极体实际使用时的反向偏压都会比其额定值小很多。不过肖特基二极管的技术也已有了进步，其反向偏压的额定值最大可以到200v。所以本实施例一种集成肖特基二极管的新型沟槽igbt芯片较适合低压的igbt器件。本实施例正面金属接触电阻会比较大，可以通过两层金属的方法来解决这个问题，发射极9下面使用势垒高的金属，上面使用势垒低的金属。

本实施例igbt硅片的结构与功率mosfet的结构十分相似，主要差异是本实施例增加了背p+发射区4和一个n+缓冲层3。如附图2所示，其中一个mosfet驱动两个双极器件。基片的应用在管体的背p+发射区4和n+缓冲层3之间创建了一个j1结。当正栅偏压使肖特基中间栅电极11下面反演p型基区2时，一个n沟道形成，同时出现一个电子流，并完全按照功率mosfet的方式产生一股电流。如果这个电子流产生的电压在0.7v范围内，那么j1结将处于正向偏压，一些空穴注入n-型基区1内，并调整阴阳极之间的电阻率，这种方式降低了功率导通的总损耗，并启动了第二个电荷流。最后的结果是，在半导体层次内临时出现两种不同的电流拓扑：一个电子流(mosfet电流)；一个空穴电流(双极)。

当在栅极施加一个负偏压或栅压低于门限值时，n沟道被禁止，没有空穴注入n-型基区1区内。在任何情况下，如果mosfet电流在开关阶段迅速下降，集电极电流则逐渐降低，这是因为换向开始后，在n层内还存在少数的载流子(少子)。这种残余电流值(尾流)的降低，完全取决于关断时电荷的密度，而密度又与几种因素有关，如掺杂质的数量和拓扑，层次厚度和温度。少子的衰减使集电极电流具有特征尾流波形，集电极电流引起以下问题：功耗升高；交叉导通问题，特别是在使用续流二极管的设备上，问题更加明显。

由于肖特基二极管是单子器件，所以在igbt中集成一个肖特基二极管可以解决igbt器件关断时的空穴和电子复合速率慢而导致开关慢的问题。

以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本实用新型原理的前提下，还可以做出若干改进和补充，这些改进和补充也应视为本实用新型的保护范围。