一种半导体器件的终端结构的制作方法

本实用新型涉及半导体器件技术领域，具体涉及一种半导体器件的终端结构。

背景技术：

以igbt、mosfet为代表的功率半导体器件是当今电力电子领域的主流器件，是弱电控制强电的关键器件。其广泛应用于各种功率控制电路、驱动电路等电路中。尤其是在各种变频电机、光伏逆变及智能电网、新能源汽车、电力机车牵引驱动等领域有着不可替代的作用。

传统设计上的功率半导体器件(以mosfet及igbt)在终端耐压结构方面常采用场限环(结合金属或多晶场板)结构、结终端扩展结构、横向变掺杂结构等等，其中结终端扩展结构和横向变掺杂结构在占用终端宽度上有较大的优势。

现有的终端结构，多是从版图设计和调整终端离子注入工艺两个方向进行，实现变掺杂结构。此种结构在实际生产时，需要精确控制离子注入剂量，易造成终端环注入离子断开，不能实现渐变，引起器件漏电。

技术实现要素：

本实用新型的目的在于提供一种半导体器件的终端结构，以解决现有的实现变掺杂的结构容易出现离子断开，不能实现渐变，引起器件漏电的问题。

为实现上述目的，本实用新型提出的技术方案如下：

一种半导体器件的终端结构，包括：

半导体衬底层；

沿预设方向开设在所述半导体衬底层上表面的多个沟槽，多个所述沟槽的尺寸沿所述预设方向逐渐增大；

通过离子注入在所述半导体衬底层形成的离子掺杂层，所述离子掺杂层包围所述沟槽。

进一步的，多个所述沟槽的深度沿所述预设方向逐渐增大，和/或，多个所述沟槽的宽度沿所述预设方向逐渐增大。

进一步的，多个所述沟槽均匀间隔布设。

进一步的，所述离子掺杂层包括多个沿所述预设方向依次连接的离子掺杂模块，所述离子掺杂模块包括包围所述沟槽底壁的底部和包围所述沟槽侧壁的侧部。

进一步的，包括第一氧化层，所述第一氧化层设置在所述半导体衬底层上表面和所述沟槽的内侧。

进一步的，包括多晶硅层，所述多晶硅层设置在位于所述沟槽内侧的第一氧化层上。

进一步的，包括第二氧化层，所述第二氧化层设置在位于所述半导体表面的第一氧化层上，并填充所述沟槽。

进一步的，包括金属层，所述金属层设置在所述第二氧化层的两侧，并分别与所述第二氧化层和所述半导体衬底层连接。

进一步的，还包括设置在所述半导体衬底层一侧的截止环。

根据本实用新型提供的半导体器件的终端结构，在沟槽刻蚀阶段对沟槽结构进行改进，通过沟槽刻蚀尺寸来影响刻蚀深度情况，实现终端结构的变掺杂，无需对终端离子注入工艺进行调整，避免了离子断开，不能实现渐变，引起器件漏电的问题。

以上附加方面的优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本实用新型的实践了解到。

附图说明

图1为本实用新型实施例的一种半导体器件的终端结构的结构示意图；

图2为本实用新型实施例的另一种半导体器件的终端结构的结构示意图；

图3为本实用新型实施例的终端结构的制造方法中在半导体衬底层上刻蚀沟槽后的结构示意图；

图4为本实用新型实施例的终端结构的制造方法中在半导体衬底层上进行p型离子注入后的结构示意图；

图5为本实用新型实施例的终端结构的制造方法中在半导体衬底层上形成第一氧化层后的结构示意图；

图6为本实用新型实施例的终端结构的制造方法中在半导体衬底层上淀积多晶硅后的结构示意图；

图7为本实用新型实施例的终端结构的制造方法中去除多余的多晶硅后的结构示意图；

图8为本实用新型实施例的终端结构的制造方法中在半导体衬底层上进行n型离子注入后的结构示意图；

图9为本实用新型实施例的终端结构的制造方法中在半导体衬底层上形成第二氧化层的结构示意图。

附图中，各标号所代表的部件列表如下：

1、半导体衬底层；2、沟槽；3、离子掺杂层；31、离子掺杂模块；311、底部；312、侧部；4、第一氧化层；5、多晶硅层；6、第二氧化层；7、金属层；8、截止环。

具体实施方式

以下结合附图对本实用新型的原理和特征进行描述，所举实例只用于解释本实用新型，并非用于限定本实用新型的范围。

结合附图1所示，本实施例提供了一种半导体器件的终端结构，该终端结构的基础为半导体衬底层1，具体为晶圆衬底，基于背景技术中存在的问题，本实施例在刻蚀凹槽阶段对凹槽的结构进行改进，首先是本实施例的多个沟槽2沿预设方向间隔开设在半导体衬底层上表面，多个沟槽2的尺寸沿预设方向(图中由左至右方向)逐渐增大；然后通过离子注入在半导体衬底层1形成的离子掺杂层3，离子掺杂层3包围沟槽2。

本实施例的半导体器件的终端结构在沟槽2刻蚀阶段对沟槽2结构进行改进，通过沟槽2刻蚀尺寸来影响刻蚀深度情况，实现终端结构的变掺杂，无需对终端离子注入工艺进行调整，避免了离子断开，不能实现渐变，引起器件漏电的问题。

本实施例的多个沟槽2的深度沿预设方向逐渐增大，并且多个沟槽2的宽度沿预设方向逐渐增大，以提高变掺杂的效果。

而且，本实施例的多个沟槽2均匀间隔布设，以使得在相邻两沟槽2之间的离子掺杂层3沿着上述的预设方向均匀分布，以便于后续离子变掺杂步骤的进行。

进一步的，本实施例的离子掺杂层3可以看成包括多个沿预设方向依次连接的离子掺杂模块31，离子掺杂模块31包括包围沟槽2底壁的底部311和包围沟槽2侧壁的侧部312，此处的侧部312就是上述中“邻两沟槽2之间的离子掺杂层3”。

另外，为了实现功率器件的功能性，除了上述沟槽2和离子掺杂模块31外，本实施例的半导体器件的终端结构还包括第一氧化层4、多晶硅层5、第二氧化层6和金属层7等层级。

其中，本实施例的第一氧化层4设置在半导体衬底层1上表面和沟槽2的内侧；本实施例的多晶硅层5(poly层)设置在位于沟槽2内侧的第一氧化层4上；本实施例的第二氧化层6设置在位于半导体表面的第一氧化层4上，并填充上述的本实施例的所有沟槽2，第二氧化层6起到隔离作用；本实施例的金属层7设置在第二氧化层6的两侧，并分别与第二氧化层6和半导体衬底层1连接，起到固定和连接作用。

基于上述的半导体器件的终端结构，本实施例还提供了一种制造方法，包括以下步骤：

首先进行沟槽2刻蚀，在半导体衬底层1的上表面沿预设方向刻蚀形成多个沟槽2，且多个沟槽2的宽度尺寸和/或深度尺寸沿预设方向逐渐增大。

具体的，是在衬底晶圆上淀积硬掩模(hardmask),用掩膜版刻蚀hardmask，将不要的图形刻蚀，然后在刻蚀晶圆衬底，形成沟槽2结构。刻蚀完成后，将hardmask去除。以形成图3中所示的结构。

进一步的，开始进行p型离子注入，在半导体衬底层1进行离子注入以形成离子掺杂层3，离子掺杂层3包围沟槽2。

具体的，是在晶圆衬底上进行p型离子注入，此步骤需要晶圆倾斜30-60度之间，同时旋转晶圆，使离子能均匀注入到沟槽2侧壁和沟槽2底壁。然后进行扩散步骤，形成阶梯状的p型离子掺杂。实现终端结构的变掺杂。形成如图4所示的结构。

进一步的，开始设置第一氧化层4，第一氧化层4设置在半导体衬底层1上表面和沟槽2的内侧，具体的是在晶圆上涨一层氧化层，均匀涂覆于晶圆表面，包括沟槽2内部。以形成图5中的结构。

进一步的，进行沉积多晶硅层5(poly层)，在第一氧化层4上沉积多晶硅层5，并去除位于沟槽2上方两侧的多晶硅，以使多晶硅层5仅位于沟槽2内侧。较小沟槽2的将会被多晶硅填满，较宽的沟槽2会在侧壁和底壁形成均匀附着。以形成图6中的结构。

此步骤还包括将晶圆正面多余的poly去除，保留沟槽2内的poly，可以起到压制电场的作用。以形成图7中的结构。

进一步的，开始使用掩膜版对光刻胶曝光显影刻蚀，将最外围的光刻胶打开，然后进行最外围的n型离子注入，形成截止环8，然后去除光刻胶。以形成图8中的结构。

进一步的，开始设置第二氧化层6，第二氧化层6沉积在位于半导体表面的第一氧化层4上，并填充沟槽2，可以理解为第二氧化层6部分位于第一氧化层4上，位于沟槽2内的部位设置在多晶硅层5上。

具体的是淀积bpsg，形成隔离氧化层。然后用掩膜版刻蚀掉不要的氧化层，以形成图9中的结构。

最后，需要淀积金属层7，在半导体衬底层1的两侧淀积金属层7，经过曝光、显影、刻蚀后，终端形成金属场版，最终实现变掺杂结构。以形成附图1中的成品结构。

另外，结合附图2所示，本实施例还提供了另一种半导体器件的终端结构，其具体结构和制造方法与图1中的半导体器件的终端结构基本相同，不同之处仅在于相邻两离子掺杂模块31的侧部312之间具有一定的距离，也就是说该终端结构的离子掺杂层是断续的结构，此种结构控制离子注入来实现。

在本实用新型的描述中，需要理解的是，术语“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置必须具有特定的方位、以特定的方位构造和操作，不能理解为对本实用新型的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含包括一个或者更多个该特征。在本实用新型的描述中，“多个”的含义是两个以上，除非另有明确具体的限定。

在本实用新型中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体等。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。

尽管上面已经示出和描述了本实用新型的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本实用新型的限制，本领域的普通技术人员在本实用新型的范围内可以对上述实施例进行变化、修改、替换和变型。