薄膜晶体管、像素结构、显示装置和制造方法与流程

本公开涉及显示技术领域，特别涉及一种薄膜晶体管、像素结构、显示装置和制造方法。

背景技术：

在显示技术领域，常常需要在衬底上形成薄膜晶体管。例如，该薄膜晶体管可以与发光器件连接，作为用于发光器件的驱动晶体管等。

技术实现要素：

根据本公开实施例的一个方面，提供了一种薄膜晶体管，设置于衬底上，包括：在衬底上的栅极；覆盖在栅极和衬底上的栅极绝缘层；在覆盖所述衬底且位于所述栅极两侧的栅极绝缘层上设置的非连接的第一支撑部和第二支撑部；在所述第一支撑部、所述第二支撑部和覆盖在所述栅极上的栅极绝缘层上的半导体层；与所述半导体层分别连接的源极和漏极；其中，所述第一支撑部和所述第二支撑部分别用于支撑所述半导体层。

在一些实施例中，所述第一支撑部和所述第二支撑部的背离所述衬底的一侧的表面与所述栅极绝缘层在所述栅极上的部分的背离所述衬底的一侧的表面齐平；所述第一支撑部和所述第二支撑部设置在位于所述栅极两侧的栅极绝缘层所形成的台阶处，且所述第一支撑部和所述第二支撑部的延伸方向与所述半导体层的延伸方向相同。

在一些实施例中，所述半导体层在所述衬底上的正投影位于所述栅极、所述第一支撑部和所述第二支撑部这三者在所述衬底上的正投影的内部。

在一些实施例中，所述源极在所述第一支撑部的上方，所述漏极在所述第二支撑部的上方。

在一些实施例中，所述第一支撑部和所述第二支撑部的材料包括导电材料，所述第一支撑部作为所述源极，所述第二支撑部作为所述漏极。

在一些实施例中，所述导电材料包括金属材料；在所述第一支撑部和所述第二支撑部分别与所述半导体层接触的区域形成有金属与半导体材料的固溶体。

在一些实施例中，所述金属材料包括铝；所述半导体层的材料包括多晶硅；所述固溶体为硅铝固溶体。

在一些实施例中，所述栅极绝缘层的材料包括mgo。

根据本公开实施例的另一个方面，提供了一种像素结构，包括如前所述的薄膜晶体管。

根据本公开实施例的另一个方面，提供了一种阵列基板，包括如前所述的薄膜晶体管。

根据本公开实施例的另一个方面，提供了一种显示装置，包括如前所述的阵列基板。

根据本公开实施例的另一个方面，提供了一种薄膜晶体管的制造方法，包括：在衬底上形成栅极；形成覆盖在所述栅极和所述衬底上的栅极绝缘层；在覆盖所述衬底且位于所述栅极两侧的栅极绝缘层上形成非连接的第一支撑部和第二支撑部；在所述第一支撑部、所述第二支撑部和覆盖在所述栅极上的栅极绝缘层上形成半导体层；形成与所述半导体层分别连接的源极和漏极；其中，所述第一支撑部和所述第二支撑部分别用于支撑所述半导体层。

在一些实施例中，所述制造方法还包括：对所述半导体层进行退火处理。

在一些实施例中，在进行退火处理之后，所述制造方法还包括：对所述半导体层的在所述第一支撑部上的区域和在所述第二支撑部上的区域进行掺杂；以及在掺杂区域形成与所述半导体层分别连接的所述源极和所述漏极，其中，所述源极和所述漏极分别与所述掺杂区域形成欧姆接触。

在一些实施例中，所述第一支撑部和所述第二支撑部的材料包括导电材料，所述第一支撑部作为所述源极，所述第二支撑部作为所述漏极。

在一些实施例中，所述导电材料包括金属材料；在对所述半导体层进行退火处理之前，所述半导体层的材料包括非晶硅；对所述半导体层进行退火处理的步骤包括：利用激光退火工艺对所述半导体层进行退火处理以使得所述非晶硅转化成多晶硅，其中，通过所述激光退火工艺，还在所述第一支撑部和所述第二支撑部分别与所述半导体层接触的区域形成金属与半导体材料的固溶体以形成欧姆接触。

在一些实施例中，所述金属材料包括铝；所述固溶体为硅铝固溶体。

通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得清楚。

附图说明

构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。

参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：

图1是示出根据本公开一些实施例的薄膜晶体管的截面示意图；

图2是示出根据本公开另一些实施例的薄膜晶体管的截面示意图；

图3是示出根据本公开一些实施例的像素结构的截面示意图；

图4是示出根据本公开另一些实施例的像素结构的截面示意图；

图5是示出根据本公开一些实施例的薄膜晶体管的制造方法的流程图；

图6是示出根据本公开一些实施例的薄膜晶体管的制造过程中一个阶段的结构的截面示意图；

图7是示出根据本公开一些实施例的薄膜晶体管的制造过程中一个阶段的结构的截面示意图；

图8是示出根据本公开一些实施例的薄膜晶体管的制造过程中一个阶段的结构的截面示意图；

图9是示出根据本公开另一些实施例的薄膜晶体管的制造过程中一个阶段的结构的截面示意图；

图10是示出根据本公开一些实施例的像素结构的制造方法的流程图；

图11是示出根据本公开一些实施例的像素结构的制造过程中一个阶段的结构的截面示意图；

图12是示出根据本公开另一些实施例的像素结构的制造方法的流程图；

图13是示出根据本公开另一些实施例的像素结构的制造过程中一个阶段的结构的截面示意图。

应当明白，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。此外，相同或类似的参考标号表示相同或类似的构件。

具体实施方式

现在将参照附图来详细描述本公开的各种示例性实施例。对示例性实施例的描述仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。本公开可以以许多不同的形式实现，不限于这里所述的实施例。提供这些实施例是为了使本公开透彻且完整，并且向本领域技术人员充分表达本公开的范围。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、材料的组分、数字表达式和数值应被解释为仅仅是示例性的，而不是作为限制。

本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的部分。“包括”或者“包含”等类似的词语意指在该词前的要素涵盖在该词后列举的要素，并不排除也涵盖其他要素的可能。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

在本公开中，当描述到特定器件位于第一器件和第二器件之间时，在该特定器件与第一器件或第二器件之间可以存在居间器件，也可以不存在居间器件。当描述到特定器件连接其它器件时，该特定器件可以与所述其它器件直接连接而不具有居间器件，也可以不与所述其它器件直接连接而具有居间器件。

本公开使用的所有术语(包括技术术语或者科学术语)与本公开所属领域的普通技术人员理解的含义相同，除非另外特别定义。还应当理解，在诸如通用字典中定义的术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

本公开的发明人发现，在相关技术中，在形成具有底栅结构的薄膜晶体管的过程中，图案化的栅极会造成栅极绝缘层具有高度差。在该栅极绝缘层上形成半导体层(例如非晶硅层)的过程中，该半导体层的一部分处于该高度差的位置处。该高度差不利于在该半导体层的结晶，从而影响所形成的薄膜晶体管的性能。

鉴于此，本公开的实施例提供了一种薄膜晶体管，以提高半导体层的结晶效果。下面结合附图详细描述根据本公开一些实施例的薄膜晶体管。

图1是示出根据本公开一些实施例的薄膜晶体管的截面示意图。

例如，如图1所示，该薄膜晶体管设置在衬底110上。在一些实施例中，该衬底110可以包括初始衬底111和在该初始衬底111上的缓冲层112。例如，该初始衬底111可以包括玻璃基板等。例如，该缓冲层112可以包括氮化硅层和二氧化硅层中的至少一种。例如，该氮化硅层的厚度范围可以是30nm至80nm，该二氧化硅层的厚度范围可以是300nm至800nm。在另一些实施例中，该衬底110可以包括初始衬底111而不包括缓冲层112。

如图1所示，该薄膜晶体管包括在该衬底110上的栅极120。例如，该栅极120的材料可以包括诸如钼(mo)等金属材料。该栅极120的厚度范围可以是至

如图1所示，该薄膜晶体管还包括覆盖在该栅极120和该衬底110上的栅极绝缘层130。该栅极绝缘层130在该衬底110上的部分与该栅极绝缘层130在该栅极120上的部分是一体的。例如，该栅极绝缘层的厚度范围可以为100nm至500nm。如图1所示，该栅极120造成栅极绝缘层130具有高度差h。

如图1所示，该薄膜晶体管还包括在覆盖衬底110且位于栅极120两侧的栅极绝缘层130上设置的非连接的第一支撑部141和第二支撑部142。该第一支撑部141和该第二支撑部142在该栅极绝缘层130在该衬底110上的部分上。该第一支撑部141和该第二支撑部142分别在该栅极120的两边。例如，该第一支撑部141与该栅极120被该栅极绝缘层130隔离开，该第二支撑部142与该栅极120被该栅极绝缘层130隔离开。该第一支撑部141和该第二支撑部142可以减小该高度差h。

如图1所示，该薄膜晶体管还包括在第一支撑部141、第二支撑部142和覆盖在栅极120上的栅极绝缘层130上的半导体层150。该半导体层150在该第一支撑部141、该第二支撑部142和该栅极绝缘层130的背离衬底110的一侧。例如，该半导体层150的材料可以包括非晶硅或多晶硅等。例如，该半导体层150可以采用低温多晶硅材料。上述第一支撑部141和第二支撑部142分别用于支撑该半导体层150。

该薄膜晶体管还包括与半导体层150分别连接的源极和漏极。在一些实施例中，该第一支撑部141和该第二支撑部142的材料可以包括导电材料。例如该导电材料可以包括金属材料(例如铝(al)等)。例如，该第一支撑部141可以作为该源极，该第二支撑部142可以作为该漏极。在该实施例中，第一支撑部和第二支撑部可以分别作为源极和漏极，这样不需要额外形成源极和漏极，可以简化器件结构。

至此，上述实施例提供了一种薄膜晶体管。该薄膜晶体管包括在衬底上的栅极。该薄膜晶体管还包括覆盖在栅极和衬底上的栅极绝缘层。该薄膜晶体管还包括在覆盖衬底且位于栅极两侧的栅极绝缘层上设置的非连接的第一支撑部和第二支撑部。该薄膜晶体管还包括在第一支撑部、第二支撑部和覆盖在栅极上的栅极绝缘层上的半导体层。该第一支撑部和该第二支撑部分别用于支撑该半导体层。该薄膜晶体管包括与该半导体层分别连接的源极和漏极。该实施例可以减小栅极所造成的栅极绝缘层的高度差。这样在制造过程中，可以提高在第一支撑部、第二支撑部和栅极绝缘层上的半导体层的结晶效果，从而改善薄膜晶体管的性能。

在一些实施例中，在第一支撑部141和第二支撑部142的材料包括金属材料的情况下，在该第一支撑部141和该第二支撑部142分别与该半导体层150接触的区域形成有金属与半导体材料的固溶体。例如，该金属材料包括铝(即第一支撑部141和第二支撑部142的材料为铝)，半导体层的材料包括多晶硅，则该金属与半导体材料的固溶体为硅铝固溶体。该金属与半导体材料的固溶体可以使得第一支撑部和第二支撑部分别与半导体层形成欧姆接触，降低接触电阻，从而提高器件的响应速度和性能，并可以降低功耗。

在一些实施例中，如图1所示，该第一支撑部141和该第二支撑部142的背离该衬底110的一侧的表面(在图1中，即为该第一支撑部141和该第二支撑部142的上表面)与该栅极绝缘层130在该栅极120上的部分的背离该衬底的一侧的表面齐平。在图1中，该栅极绝缘层的该部分的上述表面即为该栅极绝缘层130在该栅极120上的部分的上表面。通过使得这两个支撑部的上表面与栅极绝缘层的上述部分的上表面齐平，从而有利于在制造过程中提高半导体层的结晶效果。

需要说明的是，这里的术语“齐平”包括但不限于绝对的齐平。例如，这两个支撑部的上表面可以高于或低于栅极绝缘层的上述部分的上表面，只要这些上表面之间的高度差在允许的范围内即可。该允许的范围可以根据实际情况或实际需求来确定。

还需要说明的是，在一些情况下，这两个支撑部的上表面与栅极绝缘层的上述部分的上表面可以不齐平，但这两个支撑部在一定程度上也可以减小栅极绝缘层的高度差h，因此，也可以提高半导体层的结晶效果。

在一些实施例中，该第一支撑部141和该第二支撑部142设置在位于栅极120两侧的栅极绝缘层130所形成的台阶处。或者说，该第一支撑部141和该第二支撑部142设置在该栅极绝缘层130在衬底110上的部分和该栅极绝缘层130在栅极120上的部分所形成的台阶处。该第一支撑部141和该第二支撑部142的延伸方向与该半导体层150的延伸方向相同。例如，该半导体层150沿着平行于衬底的某个方向延伸，该第一支撑部141和该第二支撑部142也沿着该方向延伸。

在一些实施例中，该第一支撑部141的厚度和该第二支撑部142的厚度可以分别为100nm至300nm。当然，本领域技术人员应该理解，这里所描述的第一支撑部的厚度和第二支撑部的厚度仅是示例性的，本公开实施例的范围并不仅限于此。

在一些实施例中，如图1所示，该半导体层150在该衬底110上的正投影(图中未示出)位于该栅极120、该第一支撑部141和该第二支撑部142这三者在该衬底110上的正投影(图中未示出)的内部。或者说，该栅极120、该第一支撑部141和该第二支撑部142这三者在该衬底110上的正投影覆盖该半导体层150在该衬底110上的正投影。

在一些实施例中，如图1所示，该第二支撑部142的一部分未被该半导体层150覆盖。该第二支撑部142未被覆盖的该部分可以用于与其他结构(例如发光器件的电极)连接。在另一些实施例中，该第一支撑部141的一部分可以未被该半导体层150覆盖(图中未示出)。

在一些实施例中，该栅极绝缘层130的材料可以包括介电常数大于3.9的绝缘材料。在该实施例中，栅极绝缘层采用介电常数比较大的材料，这可以增加栅极对沟道的控制能力，可以在较小的电压变化下改变灰阶，从而提高薄膜晶体管的响应速度。

例如，该栅极绝缘层130的材料可以包括mgo等。采用例如mgo等作为栅极绝缘层，除了增加栅极对沟道的控制能力以提高薄膜晶体管的响应速度之外，还可以使得栅极绝缘层具有更好的隔热性能，这样在制造过程中的激光退火的工艺中，可以比较慢地散热，从而可以提高半导体层的结晶效果。

在另一些实施例中，该栅极绝缘层130的材料可以包括二氧化硅等。

图2是示出根据本公开另一些实施例的薄膜晶体管的截面示意图。该薄膜晶体管设置在衬底110上。

与图1所示的薄膜晶体管类似地，该图2所示的薄膜晶体管包括：栅极120、栅极绝缘层130、第一支撑部141、第二支撑部142和半导体层150。如图2所示，该薄膜晶体管还可以包括与该半导体层150分别连接的源极171和漏极172。该源极171和该漏极172分别在该半导体层150上。该源极171在该第一支撑部141的上方。该漏极172在该第二支撑部142的上方。

在一些实施例中，如图2所示，该薄膜晶体管还可以包括层间电介质层(interleveldielectric，简称为ild)160。该层间电介质层160覆盖在该栅极绝缘层130、该第一支撑部141、该第二支撑部142和该半导体层150上。该源极171和该漏极172分别穿过该层间电介质层160从而与半导体层150连接。

在上述实施例中，提供了根据本公开另一些实施例的薄膜晶体管。在该薄膜晶体管中，设置了分别与半导体层连接的源极和漏极。这样不需要将第一支撑部和第二支撑部分别作为源极和漏极。

在该实施例中，由于第一支撑部和第二支撑部可以不作为源极和漏极，因此，该第一支撑部和该第二支撑部的材料可以不限于为导电材料。例如，该第一支撑部和该第二支撑部的材料可以包括诸如氮化硅或二氧化硅等绝缘材料。

在一些实施例中，上述薄膜晶体管可以是pmos(p-channelmetaloxidesemiconductor，p型沟道金属氧化物半导体)晶体管或nmos(n-channelmetaloxidesemiconductor，n型沟道金属氧化物半导体)晶体管。

在本公开的一些实施例中，还提供了一种像素结构。该像素结构可以包括如前所述的薄膜晶体管。

图3是示出根据本公开一些实施例的像素结构的截面示意图。

如图3所示，该像素结构可以包括如图1所示的薄膜晶体管。例如，该像素结构可以包括栅极120、栅极绝缘层130、第一支撑部141、第二支撑部142和半导体层150。

在一些实施例中，该像素结构还可以包括与第一支撑部141或第二支撑部142连接的电极(例如阳极)220。例如，如图3所示，该电极220与第二支撑部142连接。

在一些实施例中，如图3所示，该像素结构还可以包括在电极220的背离该薄膜晶体管的一侧的功能层240。例如该功能层240在该电极220的表面上。例如该功能层240可以包括电子传输层、空穴传输层和发光层等。又例如，该功能层240还可以包括电子阻挡层和空穴阻挡层等。

至此，提供了根据本公开一些实施例中的像素结构。该像素结构除了包括薄膜晶体管之外，还包括电极和功能层。该电极与第一支撑部或第二支撑部连接。

在一些实施例中，如图3所示，该像素结构还可以包括层间电介质层160。该层间电介质层160覆盖在该栅极绝缘层130、该第一支撑部141、该第二支撑部142和该半导体层150上。该像素结构还可以包括在该层间电介质层160上的平坦化层(planarizationlayer，简称为pln)210。

如图3所示，该电极220穿过该平坦化层210和该层间电介质层160并与第二支撑部142连接。例如，第一支撑部141的一部分或第二支撑部142的一部分未被该半导体层150覆盖。该电极220与该第一支撑部141未被覆盖的该部分或该第二支撑部142未被覆盖的该部分连接。图3示出了该电极220与该第二支撑部142未被覆盖的部分连接。

在一些实施例中，如图3所示，该像素结构还可以包括在平坦化层210和电极220上的像素界定层(pixeldefinitionlayer，简称为pdl)230。该功能层240穿过该像素界定层230并与电极220接触。

在一些实施例中，如图3所示，该像素结构还可以包括在像素界定层230上的光阻支撑柱(photospacer，简称为ps)250。

图4是示出根据本公开另一些实施例的像素结构的截面示意图。

如图4所示，该像素结构可以包括如图2所示的薄膜晶体管。例如，该像素结构可以包括栅极120、栅极绝缘层130、第一支撑部141、第二支撑部142、半导体层150、层间电介质层160、源极171和漏极172。

在一些实施例中，该像素结构还可以包括与源极171或漏极172连接的电极(例如阳极)220。例如，如图4所示，该电极220与漏极172连接。

在一些实施例中，如图4所示，该像素结构还可以包括在该电极220的背离该薄膜晶体管的一侧的功能层240。

至此，提供了根据本公开另一些实施例中的像素结构。该像素结构除了包括薄膜晶体管之外，还包括电极和功能层。该电极与源极或漏极连接。

在一些实施例，如图4所示，该像素结构还可以包括覆盖在层间电介质层160、源极171和漏极172上的平坦化层210。该电极220穿过该平坦化层210并与漏极172连接。另外，与图3所示像素结构类似地，图4所示的像素结构也可以包括像素界定层230和光阻支撑柱250。

在一些实施例中，在第一支撑部141和第二支撑部142的材料为导电材料的情况下，该第一支撑部141或该第二支撑部142分别与栅极形成电容器。这样在上述像素结构中，还提供了电容器，因而不需要额外形成电容器。

在栅极绝缘层130采用介电常数比较大(例如介电常数大于3.9)的绝缘材料(例如mgo)的情况下，可以减小上述电容器的占据面积。这样可以减小像素结构的总面积，从而可以提高显示面板的ppi(pixelsperinch，每英寸的像素数量)。

在本公开的一些实施例中，还提供了一种阵列基板。该阵列基板可以包括如前所述的薄膜晶体管(例如如图1或图2所示的薄膜晶体管)。例如，该阵列基板还可以包括衬底。

在本公开的一些实施例中，还提供了一种显示装置。该显示装置包括如前所述的阵列基板。例如，该显示装置可以是显示面板、显示器、手机或平板电脑等。

图5是示出根据本公开一些实施例的薄膜晶体管的制造方法的流程图。图6、图7、图8和图1是示出根据本公开一些实施例的薄膜晶体管的制造过程中若干阶段的结构的截面示意图。下面结合图5、图6、图7、图8和图1详细描述根据本公开一些实施例的薄膜晶体管的制造过程。如图5所示，该制造方法可以包括步骤s502至s510。

如图5所示，在步骤s502，在衬底上形成栅极。

图6是示出根据本公开一些实施例的薄膜晶体管的制造过程中在步骤s502的结构的截面示意图。如图6所示，例如通过化学气相沉积工艺在初始衬底(例如高温玻璃基板)111上形成缓冲层112。例如，该缓冲层112可以包括氮化硅层和二氧化硅层中的至少一种。例如，该氮化硅层的厚度范围可以是30nm至80nm，该二氧化硅层的厚度范围可以是300nm至800nm。经过上述工艺流程，形成了衬底110，该衬底110可以包括初始衬底111和缓冲层112。然后例如利用磁控溅射技术在该衬底110上形成栅极材料层(例如钼)，并对该栅极材料层执行图案化以形成栅极120。例如，该栅极120的厚度范围可以是至

回到图5，在步骤s504，形成覆盖在栅极和衬底上的栅极绝缘层。

图7是示出根据本公开一些实施例的薄膜晶体管的制造过程中在步骤s504的结构的截面示意图。如图7所示，例如利用电子束蒸发技术形成覆盖在栅极120和衬底110上的栅极绝缘层130。该栅极绝缘层130在该衬底110上的部分与该栅极绝缘层130在该栅极120上的部分是一体形成的。例如该栅极绝缘层的材料可以包括mgo等。例如，该栅极绝缘层的厚度范围可以为100nm至500nm。

回到图5，在步骤s506，在覆盖衬底且位于栅极两侧的栅极绝缘层上形成非连接的第一支撑部和第二支撑部。

图8是示出根据本公开一些实施例的薄膜晶体管的制造过程中在步骤s506的结构的截面示意图。如图8所示，在覆盖衬底110且位于栅极120两侧的栅极绝缘层130上形成非连接的第一支撑部141和第二支撑部142。

例如，可以在栅极绝缘层130上形成掩模，该掩模露出该栅极绝缘层130的一部分(即需要在其上形成第一支撑部和第二支撑部的部分)。然后通过沉积工艺在该栅极绝缘层130的被露出部分上形成第一支撑部141和第二支撑部142。然后去除该掩模，从而形成图8所示的结构。

又例如，利用沉积工艺在栅极绝缘层130的背离衬底110的一侧形成支撑部材料层(例如al)，然后对该支撑部材料层执行图案化以形成第一支撑部141和第二支撑部142。

这里，图形化的第一支撑部和第二支撑部分别与半导体层接触从而定义了接触区域。在接触区域之间即为沟道区域，即定义了实际沟道区域。

如图8所示，该第一支撑部141和该第二支撑部142分别在该栅极120的两边。例如，该第一支撑部141的厚度范围和该第二支撑部142的厚度范围可以分别为100nm至300nm。例如，如图8所示，该第一支撑部141与该栅极120被该栅极绝缘层130隔离开，该第二支撑部142与该栅极120被该栅极绝缘层130隔离开。

在一些实施例中，该第一支撑部141和该第二支撑部142的材料包括导电材料。即支撑部材料层的材料可以包括导电材料。例如，该导电材料可以包括金属材料(例如铝)。该第一支撑部141可以作为源极，该第二支撑部142可以作为漏极。

回到图5，在步骤s508，在第一支撑部、第二支撑部和覆盖在栅极上的栅极绝缘层上形成半导体层。该第一支撑部和该第二支撑部分别用于支撑该半导体层。

图1是示出根据本公开一些实施例的薄膜晶体管的制造过程中在步骤s508的结构的截面示意图。例如，如图1所示，例如通过沉积工艺在第一支撑部141、第二支撑部142和覆盖在栅极120上的栅极绝缘层130上形成半导体层150(例如非晶硅层)150，并对该半导体层150进行图案化。

在一些实施例中，所述制造方法还可以包括：对该半导体层150进行退火处理。例如，在对半导体层进行退火处理之前，该半导体层的材料可以包括非晶硅。例如，利用激光退火工艺(例如微透镜阵列激光局域结晶技术)对该半导体层150进行退火处理以使得该非晶硅转化成多晶硅。因此，该退火处理可以使得半导体层结晶。在该实施例中，上述第一支撑部和第二支撑部有利于半导体层处于激光的同一焦平面，从而提高半导体层的结晶效果，改善薄膜晶体管的性能。

在一些实施例中，通过该激光退火工艺，还在第一支撑部141和第二支撑部142分别与该半导体层150接触的区域形成金属与半导体材料的固溶体，以形成欧姆接触。例如，第一支撑部141和第二支撑部142的金属材料可以包括铝，该固溶体可以为硅铝固溶体。

这里，对接触区域进行激光退火，从而形成金属与半导体材料的固溶体(例如硅铝固溶体)，因此这里自对准地形成了欧姆接触。该形成欧姆接触的过程可以解决在相关技术中通过重掺杂来形成欧姆接触所带来的光刻胶碳化污染等问题。

回到图5，在步骤s510，形成与半导体层分别连接的源极和漏极。

在一些实施例中，该第一支撑部141和该第二支撑部142的材料包括导电材料。该第一支撑部141可以作为该源极，该第二支撑部142可以作为该漏极。在这样的情况下，在形成第一支撑部和第二支撑部的情况下，就形成了源极和漏极。

至此，提供了根据本公开一些实施例的薄膜晶体管的制造方法。在该制造方法中，在衬底上形成栅极。形成覆盖在该栅极和该衬底上的栅极绝缘层。在覆盖衬底且位于栅极两侧的栅极绝缘层上形成非连接的第一支撑部和第二支撑部。在该第一支撑部、该第二支撑部和覆盖在栅极上的栅极绝缘层上形成半导体层。形成与半导体层分别连接的源极和漏极。该第一支撑部和该第二支撑部分别用于支撑所述半导体层。通过形成第一支撑部和第二支撑部，从而减小了栅极所造成的栅极绝缘层的高度差。

另外，采用例如mgo等作为栅极绝缘层，可以使得栅极绝缘层具有更好的隔热性能，这样在激光退火的过程中，可以比较慢地散热，从而可以提高半导体层的结晶效果。

在一些实施例中，第一支撑部和第二支撑部也可以不作为源极和漏极。该情况下，在进行退火处理之后，所述制造方法还可以包括：形成与半导体层分别连接的源极和漏极。

下面结合图9和图2详细描述根据本公开另一些实施例的薄膜晶体管的制造方法。

例如，可以通过与如图5所示方法的步骤，形成如图9所示的结构。例如半导体层150的材料为非晶硅。在该实施例中，第一支撑部141和第二支撑部142的材料可以包括导电材料或绝缘材料。然后对该半导体层150进行退火处理，例如，使得非晶硅转化成多晶硅。

接下来，如图2所示，形成与半导体层150分别连接的源极171和漏极172。下面详细描述形成源极和漏极的过程。

在一些实施例中，在进行退火处理之后，该制造方法还可以包括：对半导体层的在第一支撑部上的区域和在第二支撑部上的区域进行掺杂。例如，可以形成覆盖在图9所示的结构上的层间电介质层160。该层间电介质层160的材料可以包括二氧化硅和氮化硅的至少一个。例如，该层间电介质层的厚度范围为至然后对该层间电介质层160执行刻蚀以形成露出半导体层150的两个通孔。这两个通孔分别露出半导体层的在第一支撑部上的区域和在第二支撑部上的区域。通过这两个通孔对半导体层150执行掺杂。

在一些实施例中，该制造方法还可以包括：在掺杂区域形成与半导体层分别连接的源极和漏极。该源极和该漏极分别与掺杂区域形成欧姆接触。例如通过沉积和图案化等工艺形成穿过这两个通孔中的一个通孔的源极171和穿过另一个通孔的漏极172。这样可以形成如图2所示的薄膜晶体管。

图10是示出根据本公开一些实施例的像素结构的制造方法的流程图。如图10所示，该制造方法包括步骤s1002至s1014。

在步骤s1002，在衬底上形成栅极。例如，可以利用沉积和图案化等工艺在衬底110上形成栅极120，从而形成如图6所示的结构。

在步骤s1004，形成覆盖在栅极和衬底上的栅极绝缘层。例如，形成覆盖在栅极120和衬底110上的栅极绝缘层130。该栅极绝缘层130在该衬底110上的部分与该栅极绝缘层130在该栅极120上的部分是一体形成的。这样形成如图7所示的结构。

在步骤s1006，在覆盖衬底且位于栅极两侧的栅极绝缘层上形成非连接的第一支撑部和第二支撑部。例如，如图9所示，利用沉积和图案化等工艺在覆盖衬底110且位于栅极120两侧的栅极绝缘层130上形成非连接的第一支撑部141和第二支撑部142。

在步骤s1008，在第一支撑部、第二支撑部和覆盖在栅极上的栅极绝缘层上形成半导体层。例如，如图9所示，通过沉积和图案化工艺在第一支撑部141、第二支撑部142和覆盖在栅极120上的栅极绝缘层130上形成半导体层150。该第一支撑部141和该第二支撑部142分别用于支撑该半导体层150。

在一些实施例中，对该半导体层150执行退火处理。

在步骤s1010，形成与半导体层分别连接的源极和漏极。例如，可以利用沉积和图案化等工艺形成与半导体层150分别连接的源极171和漏极172，从而形成如图2所示的结构。例如，可以先形成覆盖在图9所示的结构上的层间电介质层160，然后形成穿过该层间电介质层160并与半导体层150分别连接的源极171和漏极172。

在步骤s1012，形成与源极或漏极连接的电极。例如，该电极为阳极。例如，如图11所示，可以在图2所示的结构上形成平坦化层210，从而执行平坦化处理。然后刻蚀该平坦化层210以形成露出漏极172(或源极171)的开口。通过沉积等工艺形成穿过该开口并与漏极172(或源极171)连接的电极220。

在步骤s1014，在电极的背离衬底的一侧形成功能层。例如，可以利用沉积和图案化等工艺在图11所示的结构上形成像素界定层230，然后形成穿过该像素界定层并与电极220接触的功能层240，从而形成如图4所示的结构。

在一些实施例中，如图4所示，还可以在像素界定层220上形成光阻支撑柱250。

至此，提供了根据本公开一些实施例的像素结构的制造方法。在该制造方法中，由于形成了第一支撑部和第二支撑部，因此减小了栅极造成的栅极绝缘层的高度差，有利于半导体层处于激光的同一焦平面，从而可以提高半导体层的结晶质量。

图12是示出根据本公开另一些实施例的像素结构的制造方法的流程图。如图12所示，该制造方法可以包括步骤s1202至s1212。

在步骤s1202，在衬底上形成栅极。例如，可以利用沉积和图案化等工艺在衬底110上形成栅极120，从而形成如图6所示的结构。

在步骤s1204，形成覆盖在栅极和衬底上的栅极绝缘层。例如，形成覆盖在栅极120和衬底110上的栅极绝缘层。该栅极绝缘层130在该衬底110上的部分与该栅极绝缘层130在该栅极120上的部分是一体形成的。这样形成如图7所示的结构。

在步骤s1206，在覆盖衬底且位于栅极两侧的栅极绝缘层上形成非连接的第一支撑部和第二支撑部。例如，利用沉积和图案化等工艺在覆盖衬底110且位于栅极120两侧的栅极绝缘层130上形成非连接的第一支撑部141和第二支撑部142，从而形成如图8所示的结构。该第一支撑部141和该第二支撑部142分别在该栅极120的两边。该第一支撑部141和该第二支撑部142的材料可以包括导电材料(例如金属材料)。例如，该第一支撑部141可以作为源极，该第二支撑部142可以作为漏极。

在步骤s1208，在第一支撑部、第二支撑部和覆盖在栅极上的栅极绝缘层上形成半导体层。例如通过沉积和图案化等工艺在第一支撑部141、第二支撑部142和覆盖在栅极120上的栅极绝缘层130上形成半导体层150，从而形成如图1所示的结构。该第一支撑部141和该第二支撑部142分别用于支撑该半导体层150。

在一些实施例中，对该半导体层150执行退火处理。例如，该退火处理可以使得半导体层结晶。又例如，在该退火处理的过程中，在该第一支撑部141和该第二支撑部142分别与该半导体层150接触的区域形成有金属与半导体材料的固溶体，从而形成欧姆接触。

在步骤s1210，形成与第一支撑部或第二支撑部连接的电极。例如，该电极为阳极。

例如，如图13所示，可以利用沉积等工艺在图1所示的结构上形成层间电介质层160。例如该层间电介质层160的厚度范围可以是至对该层间电介质层160执行刻蚀以形成露出第二支撑部142(或第一支撑部141)的第一通孔。接下来，在层间电介质层160上形成平坦化层210。对该平坦化层210执行刻蚀以形成第二通孔，该第二通孔与第一通孔相对准。然后利用沉积等工艺形成穿过第二通孔和第一通孔并与第二支撑部142(或第一支撑部141)接触的电极220。

在步骤s1212，在电极的背离衬底的一侧形成功能层。

例如，可以利用沉积和图案化等工艺在图13所示的结构上形成像素界定层230，然后形成穿过该像素界定层230并与电极220接触的功能层240，从而形成如图3所示的结构。

在一些实施例中，如图3所示，还可以在像素界定层220上形成光阻支撑柱250。

至此，提供了根据本公开另一些实施例的像素结构的制造方法。在该制造方法中，由于形成了第一支撑部和第二支撑部，因此减小了栅极造成的栅极绝缘层的高度差，有利于半导体层处于激光的同一焦平面，从而可以提高半导体层的结晶质量。而且，该第一支撑部可以作为源极，该第二支撑部可以作为漏极，从而简化了工艺流程。

至此，已经详细描述了本公开的各实施例。为了避免遮蔽本公开的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。

虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。本领域的技术人员应该理解，可在不脱离本公开的范围和精神的情况下，对以上实施例进行修改或者对部分技术特征进行等同替换。本公开的范围由所附权利要求来限定。