半导体装置制造方法与流程

本发明涉及具有包含多个半导体元件的层叠结构的半导体装置的制造方法。本申请基于2018年10月23日在日本提出申请的日本特愿2018-199009号要求优先权，并将其内容援引于此。

背景技术：

近年来，以半导体器件的进一步高密度化为主要目的，用于制造具有由多个半导体芯片或半导体元件在其厚度方向上集成而成的立体结构的半导体器件的技术的开发得到了发展。作为这样的技术之一，已知有所谓的wow(waferonwafer)工艺。在wow工艺中，将分别在其中制作有多个半导体元件的给定数量的半导体晶片依次层叠，形成半导体元件在其厚度方向上相连的结构，并经过切割工序将该晶片层叠体单片化为半导体器件。关于这样的与wow工艺相关的技术，例如已被记载于下述的专利文献1、2。

现有技术文献

专利文献

专利文献1：国际公开第2010/032729号

专利文献2：日本特开2016-178162号

技术实现要素：

发明要解决的课题

作为在wow工艺中依次层叠半导体晶片的方法之一，已知有重复进行下述过程的方法：将支撑晶片(supportingwafer)上的薄化晶片与其它晶片接合后，将支撑晶片从薄化晶片上移除。

在该方法中，首先，经由临时粘接剂将支撑晶片与半导体晶片贴合。半导体晶片具有经过晶体管形成工序、布线形成工序等而形成了多个半导体元件的元件形成面、以及与其相反的背面，其在元件形成面侧经由临时粘接剂而与支撑晶片接合。临时粘接剂用于实现支撑晶片与半导体晶片之间的可在事后解除的临时粘接状态。

接下来，对于支撑晶片上的半导体晶片，通过从其背面侧进行磨削而薄化。然后，将这样形成的薄化晶片例如经由粘接剂贴合而相对于给定的基础晶片、或者先前在基础晶片上层叠的其它薄化晶片进行贴合(晶片层叠工序)。接着，将支撑晶片与薄化晶片之间的临时粘接状态解除，将薄化晶片残留于基础晶片侧而进行支撑晶片的移除。然后，对移除了支撑晶片后的薄化晶片表面进行清洗。

通过重复以上的一系列工序，可以在基础晶片上层叠多个薄的半导体晶片。

然而，通过这样的方法，会形成在厚度方向上具有非对称性的层叠结构的晶片层叠体。通过上述方法依次层叠的薄化晶片之间的接合方式为：先前层叠在基础晶片上的薄化晶片的元件形成面与伴随在支撑晶片上且待进一步层叠的薄化晶片的背面侧的接合，即face-to-back的接合。在形成的晶片层叠体中，这样的接合方式在层叠方向上是连续的。即，形成的晶片层叠体在其厚度方向上具有非对称性的层叠结构。具有非对称性的层叠结构的晶片层叠体容易发生翘曲。该翘曲的程度存在下述倾向：该晶片层叠体的晶片总数(即，晶片间接合的总数)越增加，则该翘曲的程度越累积而增大。晶片层叠体的翘曲对于以高精度对该晶片层叠体进行各种加工工序而言是不优选的。

另外，在上述的方法中需要以下工序：用于将形成目标的晶片层叠体中不包含的支撑晶片与半导体晶片临时粘接的工序、进行该支撑晶片的移除的工序、以及该移除后的清洗工序。从抑制设备投资费用、使用材料费用等制造成本的观点考虑，这些工序的实施是不优选的。从抑制制造过程中的工序数量的观点考虑，这些工序的实施也是不优选的。

本发明是在以上的背景下设计得到的，其目的在于在经过制作有半导体元件的晶片的层叠而将半导体元件多层化的半导体装置制造方法中，提供适于在抑制晶片层叠体的翘曲的同时效率良好地制造半导体装置的方法。

解决课题的方法

本发明提供的半导体装置制造方法至少包括如下所述的准备工序、薄化工序、以及接合工序。在准备工序中，准备必要数量的多个第1晶片层叠体。各第1晶片层叠体包含具有层叠结构，该层叠结构包含元件形成面及与其相反的背面的第1晶片、以及具有元件形成面及与其相反的背面的第2晶片，且这些第1晶片及第2晶片的元件形成面侧彼此经由例如粘接剂层或通过直接接合而接合在一起。第1晶片及第2晶片分别是具有能够在其中制作半导体元件的半导体晶片主体的晶片，其元件形成面是经过晶体管形成工序、并根据需要经过布线形成工序等而形成了多个半导体元件的一侧的面。在薄化工序中，第1晶片层叠体的第1晶片经薄化而形成具有该薄化第1晶片的第1晶片层叠体。这样的薄化工序对每个第1晶片层叠体进行，并进行至少2次(即，2次以上的必要次数)。在接合工序中，经过薄化工序后的两个第1晶片层叠体的薄化第1晶片彼此经由例如粘接剂层或通过直接接合而接合，形成第2晶片层叠体。

在本半导体装置制造方法的接合工序中，如上所述地使经过薄化工序后的两个第1晶片层叠体的薄化第1晶片间接合。这些第1晶片层叠体分别具有层叠结构，所述层叠结构除薄化第1晶片以外，还包含第2晶片。因此，通过接合工序形成的第2晶片层叠体具有在厚度方向上对称性的层叠结构，所述层叠结构包含两个第2晶片、以及使元件形成面侧彼此接合而夹在该第2晶片间的两个薄化第1晶片。具有在厚度方向上对称性的层叠结构的晶片层叠体不易发生翘曲。因此，本半导体装置制造方法适于在抑制晶片层叠体的翘曲的同时制造半导体装置。

此外，在本半导体装置制造方法中，在具有元件形成面的晶片的薄化和随后的层叠时，不利用在形成目标的晶片层叠体中不包含的支撑晶片。因此，在本半导体装置制造方法中，不需要与其它方法相关的上述的支撑晶片临时粘接工序、支撑晶片移除工序、以及随后的薄化晶片表面清洗工序。这样的构成适于效率良好地制造半导体装置。具体而言，这样的构成从抑制设备投资费用、使用材料费用等制造成本、以及抑制制造过程中的工序数量的观点考虑是优选的。

如上所述，本半导体装置制造方法适于在抑制晶片层叠体的翘曲的同时效率良好地制造半导体装置。

本半导体装置制造方法优选进一步包括在第2晶片层叠体内形成贯通电极的工序。对于该工序中形成的贯通电极而言，从上述的薄化工序中形成的第2晶片层叠体中位于层叠方向的一端的第2晶片的背面至位于另一端的第2晶片的元件形成面，贯穿着该第2晶片层叠体内而延伸。更优选本半导体装置制造方法在这样的贯通电极形成工序之前进一步包括对第2晶片层叠体中位于层叠方向的上述一端的第2晶片进行薄化的工序。根据这样的构成，在制造的半导体装置中，能够以短距离将半导体元件间适当地电连接。因此，对于制造的半导体装置而言，这些构成在实现效率良好的数字信号处理的方面是适合的，在抑制高频信号的衰减的方面是适合的，而且在抑制电力消耗的方面是适合的。

本半导体装置制造方法优选进一步包括至少一个追加薄化工序、以及针对每个该追加薄化工序进行的随后的追加接合工序。在追加薄化工序中，第2晶片层叠体中位于层叠方向的一端的第2晶片被薄化，形成具有该薄化第2晶片的第2晶片层叠体。在随后的追加接合工序中，相对于第2晶片层叠体的薄化第2晶片，经由粘接剂层或通过直接接合将经过上述的薄化工序后的第1晶片层叠体的薄化第1晶片接合，从而形成晶片层数增加了的第2晶片层叠体。供于追加薄化工序的第2晶片层叠体为上述的接合工序中形成的第2晶片层叠体、或经过了先前的追加薄化工序和随后的追加接合工序后的第2晶片层叠体。

通过经过这样的追加薄化工序和随后的追加接合工序而形成的第2晶片层叠体的晶片层叠数为6以上，且在其厚度方向上具有对称性的层叠结构。另外，在这些追加薄化工序及追加接合工序中，在具有元件形成面的晶片的薄化和随后的层叠时，不需要与其它方法相关的上述的支撑晶片临时粘接工序、支撑晶片移除工序、以及随后的薄化晶片表面清洗工序。因此，本半导体装置制造方法包含如上所述的追加薄化工序和追加接合工序的构成适于在抑制晶片层叠体的翘曲的同时，效率良好地制造半导体元件层叠数为6以上的半导体装置。

本半导体装置制造方法优选进一步包括在追加接合工序后的第2晶片层叠体内形成贯通电极的工序。对于该工序中形成的贯通电极而言，从上述的追加薄化工序中形成的第2晶片层叠体中位于层叠方向的一端的第2晶片的背面至位于另一端的第2晶片的元件形成面，贯穿着该第2晶片层叠体内而延伸。更优选本半导体装置制造方法在这样的贯通电极形成工序之前进一步包括对追加接合工序后的第2晶片层叠体中位于层叠方向的上述一端的第2晶片进行薄化的工序。根据这样的构成，在制造的半导体装置中，能够以短距离将层叠数6以上的半导体元件间适当地电连接。因此，对于所制造的半导体装置而言，这些构成在实现效率良好的数字信号处理的方面是适合的，在抑制高频信号的衰减的方面是适合的，而且在抑制电力消耗的方面是适合的。

本半导体装置制造方法优选在上述的贯通电极形成工序之后进一步包括将第2晶片层叠体中位于层叠方向的上述另一端的第2晶片薄化的工序。这样的构成适于实现所制造的半导体装置的薄型化。

附图说明

图1示出了本发明的一个实施方式的半导体装置制造方法中的一部分工序。

图2示出了本发明的一个实施方式的半导体装置制造方法中的一部分工序。

图3示出了本发明的一个实施方式的半导体装置制造方法中的一部分工序。

图4示出了本发明的一个实施方式的半导体装置制造方法中的一部分工序。

图5示出了本发明的一个实施方式的半导体装置制造方法中的一部分工序。

图6示出了本发明的一个实施方式的半导体装置制造方法中的一部分工序。

图7示出了本发明的一个实施方式的半导体装置制造方法中的一部分工序。

图8示出了本发明的一个实施方式的半导体装置制造方法中的一部分工序。

图9示出了本发明的一个实施方式的半导体装置制造方法中的一部分工序。

图10示出了本发明的一个实施方式的半导体装置制造方法中的一部分工序。

图11示出了本发明的一个实施方式的半导体装置制造方法中的一部分工序。

图12示出了本发明的一个实施方式的半导体装置制造方法中的一部分工序。

符号说明

w1、w3晶片层叠体(第1晶片层叠体)

w2、w4晶片层叠体(第2晶片层叠体)

11晶片(第1晶片)

12、12’、12”晶片(第2晶片)

11a、12a元件形成面

11b、12b背面

21粘接剂层

31贯通电极

具体实施方式

图1～图6示出了本发明的一个实施方式的半导体装置制造方法。该制造方法是用于制造具有半导体元件在其厚度方向上集成而成的立体结构的半导体装置的方法，图1～图6分别以局部剖面图示出了制造过程。

在本半导体装置制造方法中，首先，如图1(a)及图1(b)所示，经由粘接剂将晶片11与晶片12接合而制作晶片层叠体w1。晶片层叠体w1具有包含晶片11、12、以及它们之间的粘接剂层21的层叠结构。在本方法中，准备必要数量的这样的晶片层叠体w1。

晶片11是具有能够在其中制作半导体元件的半导体晶片主体的晶片，具有元件形成面11a及与其相反的背面11b。元件形成面11a是经过晶体管形成工序、布线形成工序等而形成了多个半导体元件(省略图示)的一侧的面。在本实施方式中，各半导体元件在表面具有包含露出的电极焊盘的多层布线结构部。作为用于形成晶片11的半导体晶片主体的构成材料，可以列举例如：硅(si)、锗(ge)、碳化硅(sic)、砷化镓(gaas)、氮化镓(gan)、以及磷化铟(inp)。晶片11的厚度例如为500～1000μm。

晶片12是具有能够在其中制作半导体元件的半导体晶片主体的晶片，具有元件形成面12a及与其相反的背面12b。元件形成面12a是经过晶体管形成工序、布线形成工序等而形成了多个半导体元件(省略图示)的一侧的面。在本实施方式中，各半导体元件在表面具有包含露出的电极焊盘的多层布线结构部。作为用于形成晶片12的半导体晶片主体的构成材料，可以举出例如作为用于形成晶片11的半导体晶片主体的构成材料而在上述列举了的材料。晶片12的厚度例如为500～1000μm。

使这些晶片11、12的元件形成面11a、12a彼此接合而制作晶片层叠体w1(face-to-face接合)。

在本实施方式中，粘接剂层21含有热固化型粘接剂。作为用于形成该热固化型粘接剂的粘合剂主成分，可以列举例如：聚有机倍半硅氧烷、苯并环丁烯(bcb)树脂、及酚醛清漆类环氧树脂。从确保能够耐受半导体装置制造过程中的温度环境的良好耐热性、耐裂纹性的观点考虑，粘接剂层21的形成优选采用含有聚有机倍半硅氧烷的热固化型粘接剂。作为含有聚有机倍半硅氧烷的热固化型粘接剂，可以采用例如国际公开第2016/204114号中记载的粘接剂。另外，粘接剂层21的厚度例如为0.5～20μm。

晶片11、12间的接合例如可以如下所述地进行。首先，通过例如旋涂将粘接剂组合物涂布于一个晶片的元件形成面而形成粘接剂组合物层。接着，通过加热使该组合物层干燥而凝固。由此，形成待完全固化后成为粘接剂层21的粘接剂层。在涂布粘接剂之前，可以对晶片11的元件形成面11a侧和/或晶片12的元件形成面12a侧实施用于提高与形成的粘接剂层21的密合性的硅烷偶联剂处理等表面处理。在晶片11、12间的接合工序中，接着，对于晶片11和晶片12，隔着介于它们之间的粘接剂层进行加压，并且在根据需要进行加热的同时使其贴合。在该贴合中，加压力例如为300～5000g/cm²，温度例如为30～200℃。接着，通过加热使介于晶片11、12间的粘接剂层固化而形成粘接剂层21。关于该加热，加热温度例如为30～200℃，加热时间例如为5～120分钟。例如像这样地，可经由粘接剂层21使晶片11、12间接合。

在本实施方式中，接下来，如图1(c)所示，将晶片层叠体w1的晶片11薄化(薄化工序)。由此，形成具有薄化后的晶片11的晶片层叠体w1。在本工序中，例如，通过对晶片11的背面11b侧进行磨削加工，从而将晶片11薄化至给定的厚度。薄化后的晶片11的厚度例如为1～20μm。

在本半导体装置制造方法中，进行2次以上必要次数的这样的薄化工序，从而准备具有薄化后的晶片11的必要数量的晶片层叠体w1。

在本实施方式中，接下来，如图2(a)及图2(b)所示，经由粘接剂层21将经过薄化工序后的两个晶片层叠体w1的晶片11(薄化晶片)间接合，形成晶片层叠体w2(接合工序)。如上所述，在本实施方式中，粘接剂层21含有热固化型粘接剂，粘接剂层21的厚度例如为0.5～20μm。在本工序中，两个晶片层叠体w1中的晶片11(薄化晶片)的背面11b彼此接合而形成晶片层叠体w2(back-to-back接合)。

该接合工序例如可以如下所述地进行。首先，通过例如旋涂将粘接剂组合物涂布于一个晶片层叠体w1中的薄化后的晶片11的背面11b，形成粘接剂组合物层。接着，通过加热使该组合物层干燥而凝固。由此，形成待完全固化后成为粘接剂层21的粘接剂层。在涂布粘接剂之前，可以对一个晶片层叠体w1中的晶片11的背面11b侧、和/或其它的晶片层叠体w1中的晶片11的背面11b侧实施用于提高与所形成的粘接剂层21的密合性的硅烷偶联剂处理等表面处理。在本工序中，接着，对于一个晶片层叠体w1或其薄化后的晶片11和另一个晶片层叠体w1或其薄化后的晶片11，隔着介于它们之间的粘接剂层进行加压，并且在根据需要进行加热的同时使其贴合。在该贴合中，加压力例如为300～5000g/cm²，温度例如为30～200℃。接着，通过加热使介于晶片层叠体w1、w1间的粘接剂层固化而形成粘接剂层21。关于该加热，加热温度例如为30～200℃，加热时间例如为5～120分钟。例如像这样地，可经由粘接剂层21使晶片层叠体间接合。

在本实施方式中，接下来，如图2(c)所示，将晶片层叠体w2中位于层叠方向的一端的晶片12薄化(追加薄化工序)。由此，形成具有薄化后的晶片12的晶片层叠体w2。在本工序中，例如，通过对一个晶片12的背面12b侧进行磨削加工，从而将该晶片12薄化至给定的厚度。薄化后的晶片12的厚度例如为1～20μm。

在本实施方式中，接下来，如图3(a)及图3(b)所示，相对于经过追加薄化工序后的晶片层叠体w2的薄化后的晶片12，经由粘接剂层21将经过参照图1(c)而在上述说明了的薄化工序后的晶片层叠体w1的薄化后的晶片11进行接合(追加接合工序)。由此，形成晶片层数增加了的晶片层叠体w2。如上所述，在本实施方式中，粘接剂层21含有热固化型粘接剂，粘接剂层21的厚度例如为0.5～20μm。

该追加接合工序例如可以如下所述地进行。首先，通过例如旋涂将粘接剂组合物涂布于一个晶片层叠体中的薄化后的晶片的背面，形成粘接剂组合物层。接者，通过加热使该组合物层干燥而凝固。由此，形成待完全固化后成为粘接剂层21的粘接剂层。在涂布粘接剂之前，可以对晶片层叠体w1的晶片11的背面11b侧、和/或晶片层叠体w2的晶片12的背面12b侧实施用于提高与所形成的粘接剂层21的密合性的硅烷偶联剂处理等表面处理。在本工序中，接着，对于晶片层叠体w2或其薄化后的晶片12和晶片层叠体w1或其薄化后的晶片11，隔着介于它们之间的粘接剂层进行加压，并且在根据需要进行加热的同时使其贴合。在该贴合中，加压力例如为300～5000g/cm²，温度例如为30～200℃。接着，通过加热使介于晶片层叠体w1、w2间的粘接剂层固化而形成粘接剂层21。关于该加热，加热温度例如为30～200℃，加热时间例如为5～120分钟。例如像这样地，可经由粘接剂层21使晶片层叠体间接合。

在本半导体装置制造方法中，包括参照图2(c)而在上述说明了的追加薄化工序(将晶片层叠体w2的一端的晶片12薄化的工序)、以及参照图3(a)及图3(b)而在上述说明了的追加接合工序(晶片层叠体w2的进一步多层化的工序)的一系列过程可以相应于制造目标的半导体装置的半导体元件层叠数而进行给定的次数。针对每个追加薄化工序，进行随后的追加接合工序。图4中作为一例而示出了进行2次该一系列过程而得到的晶片层叠体w2。

在本实施方式中，接下来，如图5(a)所示，将晶片层叠体w2中位于层叠方向的一端的晶片12薄化。在本工序中，例如，通过对一个晶片12的背面12b侧进行磨削加工，从而将该晶片12薄化至给定的厚度。薄化后的晶片12的厚度例如为1～20μm。

接下来，如图5(b)所示地形成贯通电极31(贯通电极形成工序)。贯通电极31用于将晶片层叠体w2中形成于不同晶片的半导体元件间进行电连接。具体而言，贯通电极31从晶片层叠体w2中位于层叠方向的一端(图中上端)的晶片12(晶片12’)的背面12b至位于另一端(图中下端)的晶片12(晶片12”)的元件形成面12a，贯穿着该晶片层叠体w2内而延伸。这样的贯通电极31可以经过如下过程而形成：形成从晶片层叠体w2中的晶片12’一侧至晶片12”的元件形成面12a的开口部；在该开口部的内壁面形成绝缘膜(省略图示)；在绝缘膜表面形成阻隔层(省略图示)；在阻隔层表面形成电镀用籽晶层(省略图示)；以及，利用电镀法在开口部内填充铜等导电材料等。另外，贯通电极31的形成可以采用例如日本特开2016-4835号公报中记载的方法。

在本实施方式中，接着，如图6所示地对晶片层叠体w2中的晶片12”进行薄化。在本工序中，例如，通过对晶片12”的背面12b侧进行磨削加工而将该晶片12”薄化至给定的厚度。薄化后的晶片12”的厚度例如为5～400μm。本工序的实施在实现制造的半导体装置的薄型化方面是优选的。

然后，可以在晶片层叠体w2中的晶片12’的背面12b侧形成外部连接用凸块(省略图示)(外部连接用凸块形成工序)。或者，也可以在厚度方向上贯穿着晶片层叠体w2中的晶片12”而形成与该晶片12”的元件形成面12a侧的多层布线结构部形成了电连接的贯通电极(省略图示)，并在晶片12”的背面12b侧形成与该贯通电极形成了电连接的外部连接用凸块(省略图示)。

如上所述地，可以制造具有半导体元件在其厚度方向上集成而成的立体结构的半导体装置。该半导体装置可以通过切割而单片化。另外，在本半导体装置制造方法中，可以在参照图2(c)而在上述说明了的工序之后，不经过晶片层叠体w2的进一步多层化，而进行参照图5(b)而在上述说明了的贯通电极形成工序和参照图6而在上述说明了的工序。然后，可以形成外部连接用凸块。

在本半导体装置制造方法的接合工序中，将经过参照图1(c)而在上述说明了的薄化工序后的两个晶片层叠体w1的薄化后的晶片11间经由粘接剂层21进行接合。这些晶片层叠体w1分别具有层叠结构，所述层叠结构除薄化后的晶片11以外，还包含晶片12。因此，通过该接合工序而形成的晶片层叠体w2具有在厚度方向上对称性的层叠结构，该层叠结构包含两个晶片12、以及使元件形成面11a彼此接合且介于该晶片12间的两个薄化后的晶片11。具有在厚度方向上对称性的层叠结构的晶片层叠体w2不容易发生翘曲。因此，本半导体装置制造方法适于在抑制晶片层叠体的翘曲的同时制造半导体装置。

另外，在本半导体装置制造方法中的至少一个追加接合工序中，相对于经过参照图2(c)而在上述说明了的追加薄化工序后的晶片层叠体w2的薄化后的晶片12，将经过参照图1(c)而在上述说明了的薄化工序后的晶片层叠体w1的薄化后的晶片11经由粘接剂层21进行接合。通过各追加接合工序而形成的晶片层叠体w2也具有在其厚度方向上对称性的层叠结构，不容易发生翘曲。因此，本半导体装置制造方法适于在抑制晶片层叠体的翘曲的同时制造半导体装置。

此外，在本半导体装置制造方法中，在具有元件形成面11a的晶片11的薄化和随后的层叠时，不利用在形成目标的晶片层叠体中不包含的支撑晶片。因此，在本半导体装置制造方法中，不需要与其它方法相关的上述的支撑晶片临时粘接工序、支撑晶片移除工序、以及随后的薄化晶片表面清洗工序。这样的构成从抑制设备投资费用、使用材料费用等制造成本的观点及抑制制造过程中的工序数量的观点考虑是优选的，适于效率良好地制造半导体装置。

如上所述，本半导体装置制造方法适于在抑制晶片层叠体的翘曲的同时效率良好地制造半导体装置。

在本半导体装置制造方法中，如上所述地形成贯通电极31，所述贯通电极31从晶片层叠体w2中位于层叠方向的一端的薄化后的晶片12’的背面12b至位于另一端的晶片12”的元件形成面12a贯穿着该晶片层叠体w2内而延伸。根据这样的贯通电极31，在制造的半导体装置中，可以以短距离将半导体元件间适当地电连接。因此，对于制造的半导体装置而言，贯通电极31的形成在实现效率良好的数字信号处理的方面是适合的，在抑制高频信号的衰减的方面是适合的，而且在抑制电力消耗的方面是适合的。

图7～图12示出了本发明的另一个实施方式的半导体装置制造方法。该制造方法是用于制造具有半导体元件在其厚度方向上集成而成的立体结构的半导体装置的方法，图7～图12分别以局部剖面图示出了制造过程。

在本半导体装置制造方法中，首先，如图7(a)及图7(b)所示，将晶片11与晶片12直接接合而制作晶片层叠体w3。晶片11、12与上述的实施方式中的晶片11、12相同。具体而言，晶片11具有元件形成面11a及与其相反的背面11b，晶片12具有元件形成面12a及与其相反的背面12b。元件形成面11a、12a是经过晶体管形成工序、布线形成工序等而形成了多个半导体元件(省略图示)的一侧的面，各半导体元件在表面具有包含露出的电极焊盘的多层布线结构部。将这些晶片11、12的元件形成面11a、12a彼此接合而制作晶片层叠体w3(face-to-face接合)。

在晶片层叠体w3的制作中，具体而言，将晶片11的元件形成面11a侧与晶片12的元件形成面12a侧直接接合。直接接合是指不使用树脂类粘接材料的接合方法。作为直接接合，可以列举例如：所谓的常温接合、经由设在元件形成面上等晶片表面上的氧化膜进行的氧化膜直接接合、以及在晶片表面具有露出电极时的电极间直接接合(例如，cu电极焊盘间的cu-cu接合)。关于后述的直接接合，也是同样的。

在本实施方式中，接着，如图7(c)所示，将晶片层叠体w3的晶片11薄化(薄化工序)。由此，形成具有薄化后的晶片11的晶片层叠体w3。在本工序中，例如，通过对晶片11的背面11b侧进行磨削加工而将晶片11薄化至给定的厚度。薄化后的晶片11的厚度例如为1～20μm。

在本半导体装置制造方法中，进行2次以上必要次数的这样的薄化工序，从而准备具有薄化后的晶片11的必要数量的晶片层叠体w3。

在本实施方式中，接下来，如图8(a)及图8(b)所示，通过直接接合将经过薄化工序后的两个晶片层叠体w3的晶片11(薄化晶片)间接合，形成晶片层叠体w4(接合工序)。在本工序中，两个晶片层叠体w3中的晶片11(薄化晶片)的背面11b彼此接合而形成晶片层叠体w4(back-to-back接合)。

在本实施方式中，接下来，如图8(c)所示，将晶片层叠体w4中位于层叠方向的一端的晶片12薄化(追加薄化工序)。由此，形成具有薄化后的晶片12的晶片层叠体w4。在本工序中，例如，通过对一个晶片12的背面12b侧进行磨削加工而将该晶片12薄化至给定的厚度。薄化后的晶片12的厚度例如为1～20μm。

在本实施方式中，接下来，如图9(a)及图9(b)所示，相对于经过追加薄化工序后的晶片层叠体w4的薄化后的晶片12，通过直接接合将经过参照图7(c)而在上述说明了的薄化工序后的晶片层叠体w3的薄化后的晶片11进行接合(追加接合工序)。由此，形成晶片层数增加了的晶片层叠体w4。

在本半导体装置制造方法中，包括参照图8(c)而在上述说明了的追加薄化工序(将晶片层叠体w4的一端的晶片12薄化的工序)、以及参照图9(a)及图9(b)而在上述说明了的追加接合工序(晶片层叠体w4的进一步多层化的工序)的一系列过程可以相应于制造目标的半导体装置的半导体元件层叠数而进行给定的次数。对于每个追加薄化工序，进行随后的追加接合工序。图10中作为一例而示出了进行2次该一系列过程而得到的晶片层叠体w4。

在本实施方式中，接下来，如图11(a)所示，将晶片层叠体w4中位于层叠方向的一端的晶片12薄化。在本工序中，例如，通过对一个晶片12的背面12b侧进行磨削加工，从而将该晶片12薄化至给定的厚度。薄化后的晶片12的厚度例如为1～20μm。

接下来，如图11(b)所示地形成贯通电极31(贯通电极形成工序)。贯通电极31用于将晶片层叠体w4中形成于不同晶片的半导体元件间电连接。具体而言，贯通电极31从晶片层叠体w4中位于层叠方向的一端(图中上端)的晶片12(晶片12’)的背面12b至位于另一端(图中下端)的晶片12(晶片12”)的元件形成面12a，贯穿着该晶片层叠体w4内而延伸。这样的贯通电极31可以经过如下过程而形成：形成从晶片层叠体w4中的晶片12’一侧至晶片12”的元件形成面12a的开口部；在该开口部的内壁面形成绝缘膜(省略图示)；在绝缘膜表面形成阻隔层(省略图示)；在阻隔层表面形成电镀用籽晶层(省略图示)；以及，利用电镀法在开口部内填充铜等导电材料等。另外，贯通电极31的形成可以采用例如日本特开2016-4835号公报中记载的方法。

在本实施方式中，接着，如图12所示地对晶片层叠体w4中的晶片12”进行薄化。在本工序中，例如，通过对晶片12”的背面12b侧进行磨削加工而将该晶片12”薄化至给定的厚度。薄化后的晶片12”的厚度例如为5～400μm。本工序的实施在实现所制造的半导体装置的薄型化的方面是优选的。

然后，可以在晶片层叠体w4中的晶片12’的背面12b侧形成外部连接用凸块(省略图示)(外部连接用凸块形成工序)。或者，也可以在厚度方向上贯穿着晶片层叠体w4中的晶片12”而形成与该晶片12”的元件形成面12a侧的多层布线结构部形成了电连接的贯通电极(省略图示)，并在晶片12”的背面12b侧形成与该贯通电极形成了电连接的外部连接用凸块(省略图示)。

如上所述地，可以制造具有半导体元件在其厚度方向上集成而成的立体结构的半导体装置。该半导体装置可以通过切割而单片化。

对于本半导体装置制造方法中上述多个直接接合中的一部分，可以替换为例如上述的基于粘接剂层21的接合那样的利用粘接剂的接合方法。

另外，在本半导体装置制造方法中，可以在参照图8(c)而在上述说明了的工序之后，不经过晶片层叠体w4的进一步多层化，而进行参照图11(b)而在上述说明了的贯通电极形成工序和参照图12而在上述说明了的工序。然后，可以形成外部连接用凸块。

在本半导体装置制造方法的接合工序中，将经过参照图7(c)而在上述说明了的薄化工序后的两个晶片层叠体w3的薄化后的晶片11间进行接合。这些晶片层叠体w3分别具有层叠结构，所述层叠结构除薄化后的晶片11以外，还包含晶片12。因此，通过该接合工序而形成的晶片层叠体w4具有在厚度方向上对称性的层叠结构，该层叠结构包含两个晶片12、以及将元件形成面11a彼此接合且介于该晶片12间的两个薄化后的晶片11。具有在厚度方向上对称性的层叠结构的晶片层叠体w4不容易发生翘曲。因此，本半导体装置制造方法适于在抑制晶片层叠体的翘曲的同时制造半导体装置。

另外，在本半导体装置制造方法中的至少一个追加接合工序中，相对于经过参照图8(c)而在上述说明了的追加薄化工序后的晶片层叠体w4的薄化后的晶片12，将经过参照图7(c)而在上述说明了的薄化工序后的晶片层叠体w3的薄化后的晶片11侧进行接合。通过各追加接合工序而形成的晶片层叠体w4也具有在其厚度方向上对称性的层叠结构，不容易发生翘曲。因此，本半导体装置制造方法适于在抑制晶片层叠体的翘曲的同时制造半导体装置。

此外，在本半导体装置制造方法中，在具有元件形成面11a的晶片11的薄化和随后的层叠时，不利用在形成目标的晶片层叠体中不包含的支撑晶片。因此，在本半导体装置制造方法中，不需要与其它方法相关的上述的支撑晶片临时粘接工序、支撑晶片移除工序、以及随后的薄化晶片表面清洗工序。这样的构成从抑制设备投资费用、使用材料费用等制造成本的抑制的观点及抑制制造过程中的工序数量的观点考虑是优选的，适于效率良好地制造半导体装置。

如以上所述，本半导体装置制造方法适于在抑制晶片层叠体的翘曲的同时效率良好地制造半导体装置。

在本半导体装置制造方法中，如上所述地形成贯通电极31，所述贯通电极31从晶片层叠体w4中位于层叠方向的一端的薄化后的晶片12’的背面12b至位于另一端的晶片12”的元件形成面12a，贯穿着该晶片层叠体w4内而延伸。根据这样的贯通电极31，在制造的半导体装置中，可以以短距离将半导体元件间适当地电连接。因此，对于制造的半导体装置而言，贯通电极31的形成在实现效率良好的数字信号处理的方面是适合的，在抑制高频信号的衰减的方面是适合的，而且在抑制电力消耗的方面是适合的。

实施例

[实施例1]

〈粘接剂组合物的制作〉

将如后所述地得到的含有环氧基的聚有机倍半硅氧烷100质量份、丙二醇单甲醚乙酸酯115质量份、锑系锍盐(商品名“si-150l”，三新化学工业株式会社制)0.45质量份(固体成分换算)、以及(4-羟基苯基)二甲基锍甲基亚硫酸盐(商品名“san-aidsi助剂”，三新化学工业株式会社制)0.01质量份混合，得到了粘接剂组合物(粘接剂组合物c)。

〈聚有机倍半硅氧烷的合成〉

在具备回流冷凝器、氮气导入管、搅拌装置及温度计的300ml烧瓶内，一边导入氮气，一边将2-(3,4-环氧环己基)乙基三甲氧基硅烷161.5mmol(39.79g)、苯基三甲氧基硅烷9mmol(1.69g)、以及作为溶剂的丙酮165.9g混合并升温至50℃。接着，花费5分钟向该混合物中滴加5％碳酸钾水溶液4.7g(以碳酸钾计为1.7mmol)，接着花费20分钟滴加水1700mmol(30.6g)。在滴加操作期间，混合物没有发生显著的温度上升。在该滴加操作之后，一边向烧瓶内导入氮气，一边于50℃进行了4小时的缩聚反应。对缩聚反应后的反应溶液中的产物进行了分析，结果是数均分子量为1900，分子量分散度为1.5。然后，对于静置后冷却的反应溶液反复进行水洗、直至通过相分离而产生的下层液体(水相)达到中性为止，然后分取上层液体，在1mmhg及40℃的条件下从上层液中蒸馏除去溶剂、直到溶剂量达到25质量％，得到了无色透明的液态的产物(含有环氧基的聚有机倍半硅氧烷)。

〈晶片层叠体的制作〉

经过以下的第1晶片层叠体的形成、第1晶片层叠体中的一个晶片的薄化、以及经过该薄化工序后的第1晶片层叠体彼此的接合，制作了本实施例的晶片层叠体(第2晶片层叠体)。

在第1晶片层叠体的形成中，首先，准备了2片晶片。各晶片在硅晶片主体(厚度775μm)的一面已经制作了包含多层布线结构部的多个半导体元件、且对该元件形成面实施了硅烷偶联剂处理。在硅烷偶联剂处理中，通过旋涂对晶片的元件形成面涂布硅烷偶联剂(商品名“kbe403”，信越化学工业株式会社制)，并在其后进行了120℃下5分钟的加热。在第1晶片层叠体的形成中，接着，通过旋涂在一个晶片的元件形成面涂布上述的粘接剂组合物c而形成了粘接剂组合物层。接下来，对于具有该组合物层的晶片，进行80℃下4分钟的加热，接着进行100℃下2分钟的加热。由此，使粘接剂组合物层干燥，在晶片的元件形成面上形成了未固化的粘接剂层(厚度2.5μm)。接下来，隔着该粘接剂层对带有该粘接剂层的晶片和另一个晶片进行加压并贴合后，进行150℃下30分钟的加热，接着进行170℃下30分钟的加热，由此使该粘接剂层固化，将2片晶片接合(face-to-face接合)。贴合在温度50℃及加压力3000g/cm²的条件下进行。如上所述地形成了两个第1晶片层叠体。

接下来，将各第1晶片层叠体中的一个晶片薄化。具体而言，通过使用研磨装置(disco公司制)对第1晶片层叠体中的一个晶片的背面侧进行磨削加工，将该晶片薄化至厚度10μm。然后，通过旋涂在薄化后的晶片的表面(磨削加工面)涂布硅烷偶联剂(商品名“kbe403”，信越化学工业株式会社制)后，进行120℃下5分钟的加热(硅烷偶联剂处理)。如上所述地形成了两个一个晶片被薄化了的第1晶片层叠体。

接下来，将经过上述的薄化工序后的两个第1晶片层叠体接合。具体而言，首先，通过旋涂在一个第1晶片层叠体中的薄化晶片的背面涂布上述的粘接剂组合物c，形成了粘接剂组合物层。接着，对于具有该组合物层的第1晶片层叠体，进行80℃下4分钟的加热，接着进行100℃下2分钟的加热。由此，使粘接剂组合物层干燥，在第1晶片层叠体的薄化晶片的背面上形成了未固化的粘接剂层(厚度2.5μm)。接下来，隔着该粘接剂层对带有该粘接剂层的第1晶片层叠体中的薄化晶片的背面和及另一个第1晶片层叠体中的薄化晶片的背面进行加压并贴合。贴合在温度50℃及加压力3000g/cm²的条件下进行。然后，对于该晶片层叠体，进行150℃下30分钟的加热，接着进行170℃下30分钟的加热，使粘接剂层固化，将该两个第1晶片层叠体接合(back-to-back接合)。

如上所述地制作了包含4层晶片的本实施例的晶片层叠体(第2晶片层叠体)。本实施例的晶片层叠体具有上述涉及back-to-back接合的粘接剂层成为对象面的对称性的层叠结构，适于抑制翘曲。

综上所述，将本发明的构成及其变形附记如下。

[1]一种半导体装置制造方法，该方法包括：

准备具有层叠结构的多个第1晶片层叠体的工序，所述层叠结构包含具有元件形成面及与其相反的背面的第1晶片、以及具有元件形成面及与其相反的背面的第2晶片，且该第1及第2晶片的元件形成面侧彼此接合；

将上述第1晶片层叠体的第1晶片薄化而形成具有该薄化第1晶片的第1晶片层叠体的至少两个薄化工序；以及

将经过上述薄化工序后的两个第1晶片层叠体的薄化第1晶片侧彼此接合而形成第2晶片层叠体的接合工序。

[2]根据[1]所述的半导体装置制造方法，其中，上述晶片的构成材料为硅(si)、锗(ge)、碳化硅(sic)、砷化镓(gaas)、氮化镓(gan)、或磷化铟(inp)。

[3]根据[1]或[2]所述的半导体装置制造方法，其中，上述晶片的厚度为500～1000μm。

[4]根据[1]～[3]中任一项所述的半导体装置制造方法，其中，上述薄化第1晶片的厚度为1～20μm。

[5]根据[1]～[4]中任一项所述的半导体装置制造方法，其中，上述第1晶片层叠体中的第1晶片与第2晶片之间经由粘接剂层或通过直接接合而接合在一起。

[6]根据[1]～[5]中任一项所述的半导体装置制造方法，其中，在上述接合工序中，经由粘接剂层或通过直接接合将上述两个第1晶片层叠体的薄化第1晶片之间接合。

[7]根据[5]或[6]所述的半导体装置制造方法，其中，上述粘接剂层由含有聚有机倍半硅氧烷的热固化型粘接剂形成。

[8]根据[7]所述的半导体装置制造方法，其中，上述含有聚有机倍半硅氧烷的热固化型粘接剂包含含有环氧基的聚有机倍半硅氧烷。

[9]根据[8]所述的半导体装置制造方法，其中，上述含有环氧基的聚有机倍半硅氧烷含有2-(3,4-环氧环己基)乙基。

[10]根据[5]～[9]中任一项所述的半导体装置制造方法，其中，通过30～200℃的加热使上述粘接剂层固化。

[11]根据[5]～[10]中任一项所述的半导体装置制造方法，其中，上述粘接剂层的厚度为0.5～20μm。

[12]根据[1]～[11]中任一项所述的半导体装置制造方法，其进一步包括：

形成贯通电极的贯通电极形成工序，所述贯通电极从上述第2晶片层叠体中位于层叠方向的一端的第2晶片的背面至位于另一端的第2晶片的元件形成面，贯穿着该第2晶片层叠体内而延伸。

[13]根据[12]所述的半导体装置制造方法，其在上述贯通电极形成工序之前进一步包括：

将上述第2晶片层叠体中位于层叠方向的上述一端的上述第2晶片进行薄化的工序。

[14]根据[1]～[13]中任一项所述的半导体装置制造方法，其进一步包括：

至少一个追加薄化工序，将第2晶片层叠体中位于层叠方向的一端的第2晶片薄化，形成具有该薄化第2晶片的第2晶片层叠体；以及

追加接合工序，相对于经过上述追加薄化工序后的第2晶片层叠体的薄化第2晶片，经由粘接剂层或通过直接接合将经过上述薄化工序后的第1晶片层叠体的薄化第1晶片进行接合，形成晶片层数增加了的第2晶片层叠体，所述追加接合工序对每个上述追加薄化工序进行。

[15]根据[14]所述的半导体装置制造方法，其进一步包括：

形成贯通电极的贯通电极形成工序，所述贯通电极从上述追加接合工序后的第2晶片层叠体中位于层叠方向的一端的第2晶片的背面至位于另一端的第2晶片的元件形成面，贯穿着该第2晶片层叠体内而延伸。

[16]根据[15]所述的半导体装置制造方法，其在上述追加接合工序之后且上述贯通电极形成工序之前进一步包括：

将上述第2晶片层叠体中位于层叠方向的上述一端的上述第2晶片薄化的工序。

[17]根据[16]所述的半导体装置制造方法，其中，位于上述一端的上述薄化第2晶片的厚度为1～20μm。

[18]根据[12]～[17]中任一项所述的半导体装置制造方法，其在上述贯通电极形成工序之后进一步包括：

将上述第2晶片层叠体中位于层叠方向的上述另一端的上述第2晶片薄化的工序。

[19]根据[18]所述的半导体装置制造方法，其中，位于上述另一端的上述薄化第2晶片的厚度为5～400μm。

工业实用性

本发明的制造方法适于不利用支撑晶片而形成具有在厚度方向上对称性的层叠结构的晶片层叠体。因此，能够在抑制晶片层叠体的翘曲的同时效率良好地制造半导体装置。因此，本发明具有工业实用性。