半导体器件的制作方法

本发明涉及具有再配线的半导体器件。

背景技术：

专利文献1中公开有wl-csp(晶圆级晶方尺寸封装)型的半导体器件。该半导体器件包括：硅衬底；形成在硅衬底上的端子衬垫(电极)；连接于端子衬垫的再配线；连接于再配线的铜柱；和在硅衬底上密封再配线和铜柱(柱电极)的模塑树脂(树脂)。

现有技术文献

专利文献

专利文献1：日本特开2007-134552号公报。

技术实现要素：

发明要解决的问题

本发明的一个实施方式提供能够抑制树脂的剥离的半导体器件。

用于解决问题的技术手段

本发明的一个实施方式提供一种半导体器件，其包括：具有主面的半导体层；形成于所述主面上的电极衬垫；再配线，其以被引出到所述电极衬垫之外的区域的方式形成于所述主面上，具有与所述电极衬垫连接的第一配线面和位于所述第一配线面的相反侧且被粗糙化了的第二配线面；和在所述主面上覆盖所述第二配线面并且密封所述再配线的树脂。

依据该半导体器件，利用粗糙化了的第二配线面能够提供树脂相对再配线的密接力。由此，可提供能够抑制树脂的剥离的半导体器件。

本发明的一个实施方式提供一种半导体器件，其包括：具有主面的半导体层；形成在所述主面上的电极衬垫；再配线，其以与所述电极衬垫连接并且被引出到所述电极衬垫之外的区域的方式形成在所述主面上；柱电极，其具有与所述再配线连接的第一电极面、位于所述第一电极面的相反侧的第二电极面以及连接所述第一电极面和所述第二电极面并且被粗糙化了的电极侧面；和树脂，其在所述主面上以使所述第二电极面露出且覆盖所述电极侧面的方式密封所述再配线和所述柱电极。

依据该半导体器件，利用粗糙化了的电极侧面能够提高树脂相对柱电极的密接力。由此，可提供能够抑制树脂的剥离的半导体器件。

本发明的上述的或者其他的目的、特征和效果，参照附图根据以下所述的实施方式的说明能够明白。

附图说明

图1是本发明的第一实施方式的半导体器件的示意性的立体图。

图2是透过密封树脂层表示图1所示的半导体层的第一主面上的构造的俯视图。

图3是图2所示的区域iii的放大图。

图4是图2所示的区域iv的放大图。

图5是图1所示的半导体器件的示意性的截面图。

图6是图5的区域vi的放大图。

图7是图6的区域vii的放大图。

图8是图7的区域viii的放大图。

图9是图7的区域ix的放大图。

图10a是用于说明图1所示的半导体器件的制造方法的一例的截面图。

图10b是表示图10a之后的工序的截面图。

图10c是表示图10b之后的工序的截面图。

图10d是表示图10c之后的工序的截面图。

图10e是表示图10d之后的工序的截面图。

图10f是表示图10e之后的工序的截面图。

图10g是表示图10f之后的工序的截面图。

图10h是表示图10g之后的工序的截面图。

图10i是表示图10h之后的工序的截面图。

图10j是表示图10i之后的工序的截面图。

图10k是表示图10j之后的工序的截面图。

图10l是表示图10k之后的工序的截面图。

图10m是表示图10l之后的工序的截面图。

图10n是表示图10m之后的工序的截面图。

图10o是表示图10n之后的工序的截面图。

图10p是表示图10o之后的工序的截面图。

图10q是表示图10p之后的工序的截面图。

图10r是表示图10q之后的工序的截面图。

图11是与图5对应的截面图，是本发明的第二实施方式的半导体器件的示意性的截面图。

图12是与图5对应的截面图，是本发明的第三实施方式的半导体器件的示意性的截面图。

图13是图12的区域xiii的放大图。

图14是图13的区域xiv的放大图。

具体实施方式

图1是表示本发明的第一实施方式的半导体器件1的示意性的立体图。图2是表示透视了密封树脂层93来表示图1中所示的半导体层12的第一主面13之上的构造的俯视图。图3是图2所示的区域iii的放大图。图4是图2所示的区域iv的放大图。图5是图1所示的半导体器件1的示意性的截面图。图6是图5的区域vi的放大图。图7是图6的区域vii的放大图。图8是图7的区域viii的放大图。图9是图7的区域ix的放大图。图5是示意性地表示说明所需要的结构的图，而不是表示半导体器件1的特定部位的截面的图。

参照图1～图5，半导体器件1是作为封装形式应用了wl-csp(waferlevel-chipsizepackage：晶圆级晶方尺寸封装)的电子部件。半导体器件1包括形成为长方体形状的器件主体2。器件主体2具有一侧的第一器件主面3、另一侧的第二器件主面4以及连接第一器件主面3和第二器件主面4的器件侧面5a、5b、5c、5d。

第一器件主面3和第二器件主面4在从它们的法线方向z观察的俯视(以下简单称为“俯视”。)时形成为四边形形状(在该方式中为正方形形状)。第一器件主面3在该实施方式中，在被安装于安装基板等的连接对象时，作为与该安装基板相对的安装面而形成。

器件侧面5a～5d沿着法线方向z平面地延伸。器件侧面5a和器件侧面5c沿着第一方向x延伸且在与第一方向x交叉的第二方向y上彼此相对。器件侧面5b和器件侧面5d沿着第二方向y延伸且在第一方向x上彼此相对。第二方向y更具体而言，与第一方向x正交。

器件侧面5a和器件侧面5c的长度l1可以为0.1mm以上且10mm以下。长度l1也可以为0.1mm以上且2mm以下、2mm以上且4mm以下、4mm以上且6mm以下、6mm以上且8mm以下、或者8mm以上且10mm以下。

器件侧面5b和器件侧面5d的长度l2可以为0.1mm以上且10mm以下。长度l1也可以为0.1mm以上且2mm以下、2mm以上且4mm以下、4mm以上且6mm以下、6mm以上且8mm以下、或者8mm以上且10mm以下。

器件主体2的厚度t可以为100μm以上且1500μm以下。厚度t也可以为100μm以上且250μm以下、250μm以上且500μm以下、500μm以上且750μm以下、750μm以上且1000μm以下、1000μm以上且1250μm以下、或者1250μm以上且1500μm以下。

器件主体2包含半导体层12。半导体层12形成为长方体形状。半导体层12也可以为含有si(硅)的si半导体层。si半导体层可以具有包含si半导体衬底和si外延层的层叠构造。si半导体层也可以具有由si半导体衬底形成的单层构造。

半导体层12可以是具有2.0ev以上的带隙的、含有宽带隙半导体材料的宽带隙半导体层。半导体层12也可以是含有作为宽带隙半导体材料的一例的sic(碳化硅)的sic半导体层。sic半导体层也可以具有包括sic半导体衬底和sic外延层的层叠构造。sic半导体层也可以具有由sic半导体衬底构成的单层构造。

半导体层12可以是含有化合物半导体材料的化合物半导体层。化合物半导体层可以具有包括化合物半导体衬底和化合物半导体外延层的层叠构造。化合物半导体层也可以具有由化合物半导体衬底构成的单层构造。化合物半导体材料也可以是iii-v族化合物半导体材料。iii-v族化合物半导体材料可以包括aln(氮化铝)、inn(氮化铟)、gan(氮化钙)和gaas(砷化镓)之中的至少1种。

半导体层12包括一侧的第一主面13、另一侧的第二主面14以及连接第一主面13和第二主面14的侧面15a、15b、15c、15d。侧面15a～15d分别形成器件侧面5a～5d的一部分。侧面15a～15d在该方式中由磨削面构成。

半导体层12的厚度可以为50μm以上且1000μm以下。半导体层12的厚度也可以为50μm以上且200μm以下、200μm以上且400μm以下、400μm以上且600μm以下、600μm以上且800μm以下、或者800μm以上且1000μm以下。

第一主面13作为形成功能器件16的主要构造的器件形成面而形成。功能器件16利用半导体层12的第一主面13的表层部和/或者半导体层12的第一主面13之上的区域而形成。图5中，由半导体层12的第一主面13的表层部中所示的虚线简略地表示了功能器件16。

功能器件16可以包括被动器件、半导体整流器件和半导体开关器件之中的至少1者。被动器件可以包含半导体被动器件。被动器件(半导体被动器件)也可以包括电阻、电容器和线圈之中的至少一者。半导体整流器件也可以包括pn结二极管、齐纳二极管、肖特基势垒二极管和快速恢复二极管之中的至少一者。

半导体开关器件可以包括bjt(bipolarjunctiontransistor：双极性晶体管)、misfet(metalinsulatorfieldeffecttransistor：金属绝缘体半导体场效应晶体管)、igbt(insulatedgatebipolarjunctiontransistor：绝缘栅双极型晶体管)和jfet(junctionfieldeffecttransistor：结型场效应晶体管)之中的至少1者。

功能器件16可以包括由被动器件(半导体被动器件)、半导体整流器件和半导体开关器件之中的任意2种以上的器件选择性地组合而成的电路网。电路网可以形成集成电路的一部分或者全部。集成电路可以包括ssi(smallscaleintegration)、lsi(largescaleintegration)、msi(mediumscaleintegration)、vlsi(verylargescaleintegration)或者ulsi(ultra-verylargescaleintegration)。

器件主体2包括主面绝缘层21。主面绝缘层21覆盖半导体层12的第一主面13。主面绝缘层21可以具有由单一的绝缘层构成的单层构造。主面绝缘层21也可以具有层叠有多个绝缘层的层叠构造。作为主面绝缘层21适用的单一的或者多个绝缘层也可以包括氧化硅层和/或者氮化硅层。

主面绝缘层21可以具有多层配线构造。多层配线构造可以包括多个绝缘层和在多个绝缘层之间的区域中有选择地插设的1个或者多个配线层。多个配线层电连接于功能器件16。

器件主体2包括形成于主面绝缘层21之上的多个配线电极22。多个配线电极22分别有选择地盘绕在主面绝缘层21之上。多个配线电极22电连接于功能器件16。多个配线电极22可以包括电开放的1个或者多个配线电极22。多个配线电极22的平面形状是任意的，不限定于特定的形状。

配线电极22可以分别包括铝、铜、铝合金和铜合金之中的至少1种。配线电极22也可以包括al-si-cu(铝-硅-铜)合金、al-si(铝-硅)合金和al-cu(铝-铜)合金之中的至少一种。配线电极22优选包含铝。

参照图5，器件主体2包括保护绝缘层23。保护绝缘层23在主面绝缘层21上一并覆盖多个配线电极22。保护绝缘层23保护以多个配线电极22为主的下层的构造。保护绝缘层23也称为钝化层。

保护绝缘层23可以具有由单一的绝缘层构成的单层构造。保护绝缘层23也可以具有由多个绝缘层层叠而成的层叠构造。作为保护绝缘层23适用的单一的或者多个绝缘层也可以包括氧化硅层和/或者氮化硅层。保护绝缘层23在该方式中，具有由氮化硅层构成的单层构造。

保护绝缘层23具有多个第一衬垫开口25。多个第一衬垫开口25使多个配线电极22的一部分的区域作为电极衬垫24分别露出。各第一衬垫开口25的平面形状是任意的，不限定于特定的形状。各第一衬垫开口25在俯视时可以形成为三角形、四边形、六边形等的多边形，也可以形成为圆形或者椭圆形。

多个电极衬垫24可以规则地排列，也可以不规则地排列。多个电极衬垫24根据其排列可以形成多个组。在图2中，表示了多个电极衬垫24包括第一电极衬垫组26、第二电极衬垫组27和第三电极衬垫组28的方式。

第一电极衬垫组26包括沿着第一方向x或者第二方向y隔开相等间隔地排列成一排的多个电极衬垫24。第二电极衬垫组27包括沿着第一方向x隔开相等的间隔地排列成一排的多个电极衬垫24和沿着第二方向y隔开相等的间隔排列成一排的多个电极衬垫24。第三电极衬垫组28包括隔开相互不同的间隔不规则地排列的多个电极衬垫24。

器件主体2包括再配线构造31。再配线构造31在主面绝缘层21上覆盖多个配线电极22。再配线构造31在该方式中包括基底层32和多个再配线层33(再配线(rdl：re-distributionlayer))。

基底层32在保护绝缘层23上覆盖多个配线电极22。基底层32具有多个第二衬垫开口35。多个第二衬垫开口35使对应的电极衬垫24分别露出。多个第二衬垫开口35更具体而言使对应的电极衬垫24以1对1对应的关系分别露出。

各第二衬垫开口35的平面形状为任意的，不限定于特定的形状。各第二衬垫开口35在俯视时可以形成为三角形、四边形、六边形等的多边形，也可以形成为圆形或者椭圆形。

在该方式中，各第二衬垫开口35包括位于被各第一衬垫开口25的内壁包围的区域中的内壁。即，在该方式中，基底层32从保护绝缘层23上进入各第一衬垫开口25，使各电极衬垫24露出。基底层32在各第一衬垫开口25内覆盖各第一衬垫开口25的内壁和各电极衬垫24的一部分。

各第二衬垫开口35的内壁可以与各第一衬垫开口25的内壁连通。在该情况下，各第二衬垫开口35的内壁可以与各第一衬垫开口25的内壁形成同一平面，也可以形成在各第一衬垫开口25的内壁的外侧。

基底层32包含有机类的绝缘材料。在该方式中，基底层32包含作为有机类的绝缘材料的一例的感光性树脂。基底层32可以包含作为负型感光性树脂的一例的聚酰亚胺树脂。基底层32也可以包含作为正型感光性树脂的一例的聚苯并恶唑。

基底层32的厚度可以为1μm以上且20μm以下。基底层32的厚度也可以为1μm以上且5μm以下、5μm以上且10μm以下、10μm以上且15μm以下或者15μm以上且20μm以下。

各再配线层33连接于对应的电极衬垫24。各再配线层33从对应的电极衬垫24被引出到基底层32上。各再配线层33的大部分位于对应的电极衬垫24外的区域中。

各再配线层33更具体而言具有衬垫连接部36、电极连接部37和配线部38。衬垫连接部36覆盖电极衬垫24，在第二衬垫开口35内电连接于电极衬垫24。衬垫连接部36的平面形状是任意的，不限定于特定的形状。

电极连接部37与衬垫连接部36隔开间隔地形成在基底层32上。电极连接部37具有比电极衬垫24的平面面积大的平面面积。电极连接部37的平面形状是任意的，不限定于特定的形状。

配线部38将衬垫连接部36和电极连接部37连接。配线部38在衬垫连接部36与电极连接部37之间的区域延伸。配线部38的平面形状是任意的，不限定于特定的形状。

多个再配线层33根据与电极衬垫24的连接方式可以具有多种称呼。参照图2～图4，多个再配线层33可以包括第一再配线层33a和第二再配线层33b。第一再配线层33a仅连接于1个电极衬垫24。第二再配线层33b连接于多个电极衬垫24。

参照图3，第一再配线层33a包括第一衬垫连接部36a、第一电极连接部37a和第一配线部38a。第一衬垫连接部36a覆盖对应的1个电极衬垫24，在第二衬垫开口35内电连接于该电极衬垫24。第一衬垫连接部36a的平面形状是任意的，不限定于特定的形状。第一衬垫连接部36a在俯视时可以形成为三角形、四边形、六边形等的多边形，也可以形成为圆形或者椭圆形。

第一电极连接部37a与第一衬垫连接部36a隔开间隔地形成于基底层32上。第一电极连接部37a具有比对应的1个电极衬垫24的平面面积大的平面面积。第一电极连接部37a的平面形状是任意的，不限定于特定的形状。第一电极连接部37a在俯视时可以形成为三角形、四边形、六边形等的多边形，也可以形成为圆形或者椭圆形。

第一配线部38a将第一衬垫连接部36a和第一电极连接部37a连接。第一配线部38a在第一衬垫连接部36a与第一电极连接部37a之间的区域延伸。第一配线部38a的平面形状是任意的，不限定于特定的形状。第一配线部38a在第一衬垫连接部36a与第一电极连接部37a之间的区域也可以呈带状、直线状、l字状或者曲折状地延伸。

第一配线部38a可以将其他的再配线层33沿着第一方向x和/或者第二方向y横穿。第一配线部38a也可以以不沿着第一方向x和/或者第二方向y横穿其他的再配线层33的方式延伸。第一衬垫连接部36a、第一电极连接部37a和第一配线部38a也可以各自的平面形状不加以区别地、作为整体形成为多边形。

参照图4，第二再配线层33b具有第二衬垫连接部36b、第二电极连接部37b和第二配线部38b。第二再配线层33b在该方式中包括多个(该方式中为2个)第二电极连接部37b和多个(该方式中为2个)第二配线部38b。

第二衬垫连接部36b将对应的多个电极衬垫24一并覆盖。第二衬垫连接部36b在对应的多个第二衬垫开口35内与对应的电极衬垫24电连接。第二衬垫连接部36b的平面形状是任意的，不限定于特定的形状。

多个第二电极连接部37b与第二衬垫连接部36b隔开间隔地分别形成于基底层32上。各第二电极连接部37b具有比电极衬垫24的平面面积大的平面面积。各第二电极连接部37b的平面形状是任意的，不限定于特定的形状。

多个第二配线部38b将第二衬垫连接部36b和对应的第二电极连接部37b分别连接。各第二配线部38b在第二衬垫连接部36b与对应的第二电极连接部37b之间的区域延伸。各第二配线部38b的平面形状是任意的，不限定于特定的形状。各第二配线部38b也可以在第二衬垫连接部36b与对应的第二电极连接部37b之间的区域呈带状、直线状、l字状或者曲折状地延伸。

各第二配线部38b可以沿着第一方向x和/或者第二方向y横穿其他的再配线层33。各第二配线部38b也可以以不沿着第一方向x和/或者第二方向y横穿其他的再配线层33的方式延伸。第二衬垫连接部36b、第二电极连接部37b和第二配线部38b也可以各自的平面形状不加以区别地、作为整体形成为多边形。

参照图5～图8，各再配线层33包括半导体层12侧的第一配线面41和位于与第一配线面41相反侧的第二配线面42。第一配线面41具有连接于对应的1个或者多个电极衬垫24的1个或者多个接触部43。

第二配线面42被粗糙化。第二配线面42具有第一算术平均粗糙度ra1。第一算术平均粗糙度ra1通过下述式(1)来定义。

上述式(1)中，“l1”是从形成于第二配线面42的粗糙度曲线，沿着沿该粗糙度曲线的平均线的方向截取的任意的长度。“f(a)”是在沿平均线的方向上设定a轴、在法线方向z上设定z轴时，由a轴和z轴表示的粗糙度曲线的函数(z＝f(a))。第一算术平均粗糙度ra1的单位为“μm”。

第一算术平均粗糙度ra1可以为0.5μm以上且2μm以下。第一算术平均粗糙度ra1也可以为0.5μm以上且0.75μm以下、0.75μm以上且1μm以下、1μm以上且1.25μm以下、1.25μm以上且1.5μm以下、1.5μm以上且1.75μm以下、或者1.75μm以上且2μm以下。第一算术平均粗糙度ra1优选为0.65μm以上且1.3μm以下。

第二配线面42更具体而言包括多个配线凹槽44，由于多个配线凹槽44而粗糙化。多个配线凹槽44从第二配线面42向第一配线面41以不规则的形状分别凹陷。由此，在第二配线面42中形成有不规则的凹凸构造。

参照图7和图8，多个配线凹槽44可以包括1个或者多个前端渐宽凹槽45。前端渐宽凹槽45具有开口边缘46，和从开口边缘46向第一配线面41开口宽度扩大的内部空间47。多个配线凹槽44也可以包括1个或者多个前端渐窄凹槽48。前端渐窄凹槽48具有开口边缘49、和从开口边缘49向第一配线面41开口宽度变窄的内部空间50。

参照图7，第二配线面42包括被粗糙化了的粗糙面区域51(第一区域)和与粗糙面区域51相比面粗糙度小的非粗糙面区域52(第二区域)。粗糙面区域51包括多个配线凹槽44，具有第一算术平均粗糙度ra1。非粗糙面区域52是不包含配线凹槽44的区域。非粗糙面区域52具有比第一算术平均粗糙度ra1(小于0.5μm)小的算术平均粗糙度。

粗糙面区域51形成于衬垫连接部36、电极连接部37和配线部38的第二配线面42。非粗糙面区域52形成于电极连接部37的第二配线面42中的与后述的柱电极70连接的区域。粗糙面区域51在该方式中形成于非粗糙面区域52以外的区域的整个区域。

参照图5和图6，各再配线层33在该方式中具有多个配线层层叠而成的层叠构造。各再配线层33包括从配线电极22侧起依次层叠的基底配线层55和主体配线层56。基底配线层55也称为ubm(underbumpmetal：凸块下金属)。

基底配线层55形成再配线层33的第一配线面41。基底配线层55形成为沿着基底层32和第二衬垫开口35的内表面的膜状。基底配线层55在第二衬垫开口35内划分出凹状的空间。

基底配线层55在该方式中具有包括从配线电极22侧起依次层叠的第一配线层57和第二配线层58的层叠构造。第二配线层58包含与第一配线层57不同的导电材料。第一配线层57包含作为主成分含有ti(钛)的ti层。ti层也可以是ti阻挡层。第二配线层58包含作为主成分含有cu(铜)的cu层。cu层也可以是cu种子层。

主体配线层56形成再配线层33的第二配线面42。主体配线层56在基底配线层55上仿照基底配线层55而形成为膜状。主体配线层56进入在第二衬垫开口35内由基底配线层55划分的凹状的空间中。

主体配线层56包含作为主成分含有cu(铜)的cu层。主体配线层56具有包含cu层的单层构造。主体配线层56的cu层可以是镀cu层。主体配线层56可以与第二配线层58形成一体。主体配线层56可以按照与第二配线层58的界面消失的方式形成。主体配线层56也可以按照与第二配线层58的界面保留的方式形成。

参照图6，第一配线层57具有第一周缘57a。第二配线层58具有相对于第一周缘57a向外侧突出的第二周缘58a。主体配线层56具有相对于第一周缘57a向外侧突出的第三周缘56a。

主体配线层56的第三周缘56a与第二配线层58的第二周缘58a相连。主体配线层56的第三周缘56a更具体而言与第二配线层58的第二周缘58a成同一平面地形成。由第一周缘57a、第二周缘58a和第三周缘56a形成再配线层33的周缘。

再配线层33的总厚度可以为5μm以上且15μm以下。再配线层33的总厚度还可以为5μm以上且7.5μm以下、7.5μm以上且10μm以下、10μm以上且12.5μm以下、或者12.5μm以上且15μm以下。

参照图3～图6，在基底层32形成有向半导体层12凹陷的固定槽61。固定槽61形成于基底层32中的从再配线层33露出的部分。固定槽61包含底壁和侧壁。固定槽61的底壁相对于再配线层33的第一配线面41位于半导体层12的第一主面13侧。固定槽61的底壁通过隆起和/或者沉陷而形成为凹凸状。

固定槽61的侧壁在该方式中相对于再配线层33的周缘位于再配线层33的内方侧。由此，固定槽61的底壁包括：在俯视时从再配线层33露出的露出部62；和在俯视时与再配线层33重叠的隐蔽部63。隐蔽部63遍及各再配线层33的周缘整周而形成。隐蔽部63独立地形成于各再配线层33，在俯视时与再配线层33具有相同的轮廓。各隐蔽部63具有朝向半导体层12的第一主面13的弯曲面。

参照图5，固定槽61形成在基底层32中的从再配线层33露出的部分的整个区域，跨彼此相邻的再配线层33之间。因此，一侧的再配线层33(例如图5的纸面左侧的再配线层33)的隐蔽部63和另一侧的再配线层33(例如图5的纸面右侧的再配线层33)的隐蔽部63经由共同的露出部62相连续。

固定槽61的深度可以为大于0μm且10μm以下。固定槽61的深度也可以为大于0μm且2μm以下、2μm以上且4μm以下、4μm以上且6μm以下、6μm以上且8μm以下、或者8μm以上且10μm以下。固定槽61的深度优选为1μm以上且5μm以下。

参照图2、图5和图7，器件主体2包括多个柱电极70。多个柱电极70在该方式中，在俯视时沿着第一方向x和第二方向y隔开间隔地形成。多个柱电极70在俯视时排列为矩阵状。

多个柱电极70分别与对应的再配线层33的电极连接部37连接。多个柱电极70更具体而言，在对应的再配线层33的电极连接部37中连接于非粗糙面区域52。在第一再配线层33a的1个电极连接部37中连接有1个柱电极70。在第二再配线层33b的2个电极连接部37分别连接有1个柱电极70。

多个柱电极70分别形成为沿着再配线层33的第二配线面42的法线方向(法线方向z)延伸的柱状。柱电极70也称为柱状电极。多个柱电极70可以分别形成为四棱柱状、六棱柱状等的多棱柱状，或者圆柱状或椭圆柱状。多个柱电极70在该方式中形成为圆柱状。

多个柱电极70在对应的再配线层33中分别具有连接于第二配线面42的第一电极面71、位于第一电极面71的相反侧的第二电极面72、以及连接第一电极面71和第二电极面72的电极侧面73。

第二电极面72具有平坦面。第二电极面72与半导体层12的第一主面13平行地形成。第二电极面72更具体而言为磨削面。第二电极面72作为安装端子发挥功能。即，半导体器件1通过第二电极面72接合于安装基板等的连接对象，被安装于该连接对象。

电极侧面73沿着法线方向z平面地延伸。多个柱电极70可以包括形成为随着从第二电极面72向第一电极面71去而前端逐渐变细的形状的1个或者多个前端渐细的柱电极70。在该情况下，前端渐细的柱电极70包括：具有第一平面面积的第一电极面71；具有超过第一平面面积的第二平面面积的第二电极面72；和从第一电极面71向第二电极面72向下倾斜的电极侧面73。

参照图5，前端渐细的柱电极70在截面图中可以形成为相对于第一电极面71的法线非对称(更具体而言非线性对称形状)。即，前端渐细的柱电极70在截面视图中可以按照一侧的电极侧面73的倾斜角与另一侧的电极侧面73的倾斜角不同的方式形成。当然，全部的柱电极70可以前端渐细地形成。

柱电极70具有比再配线层33的厚度大的厚度。柱电极70的厚度相对于再配线层33的厚度之比可以大于1且为30以下。柱电极70的厚度相对于再配线层33的厚度之比也可以为大于1且5以下、5以上且10以下、10以上且15以下、15以上且20以下、20以上且25以下、或者25以上且30以下。

柱电极70的厚度可以为50μm以上且150μm以下。柱电极70的厚度也可以为50μm以上且75μm以下、75μm以上且100μm以下、100μm以上且125μm以下、或者125μm以上且150μm以下。柱电极70的厚度优选为90μm以上且110μm以下。

参照图7和图9，电极侧面73被粗糙化。电极侧面73具有第二算术平均粗糙度ra2。第二算术平均粗糙度ra2由下述式(2)定义。

在上述式(2)中，“l2”为从形成于电极侧面73的粗糙度曲线，沿着沿该粗糙度曲线的平均线的方向截取的任意的长度。“f(b)”为在沿着平均线的方向设定b轴、在电极侧面73的法线方向ze设定ze轴时，由b轴和ze轴表示的粗糙度曲线的函数(ze＝f(b))。第二算术平均粗糙度ra2的单位为“μm”。

电极侧面73的第二算术平均粗糙度ra2小于第二配线面42的第一算术平均粗糙度ra1(ra1>ra2)。第二算术平均粗糙度ra2可以为大于0μm且小于0.5μm。第二算术平均粗糙度ra2也可以为大于0μm且0.1μm以下、0.1μm以上且0.2μm以下、0.2μm以上且0.3μm以下、0.3μm以上且0.4μm以下、或者0.4μm以上且0.5μm以下。第二算术平均粗糙度ra2优选为0.1μm以上且0.3μm以下。

参照图7和图9，电极侧面73更具体而言包括多个电极凹槽74，通过多个电极凹槽74而被粗糙化。多个电极凹槽74从电极侧面73向内方以不规则的形状分别凹陷。由此，在电极侧面73形成有不规则的凹凸构造。

多个电极凹槽74可以包括1个或者多个前端渐宽凹槽75。前端渐宽凹槽75具有开口边缘76和从开口边缘76向内方开口宽度扩大的内部空间77。多个电极凹槽74可以包括1个或者多个前端渐窄凹槽78。前端渐窄凹槽78具有开口边缘79和从开口边缘79向内方开口宽度变窄的内部空间80。

电极侧面73在与第二配线面42的连接部中可以包括与配线凹槽44形成一体的配线/电极凹槽81。再配线层33和柱电极70从配线/电极凹槽81露出。

配线/电极凹槽81包含开口边缘82和内部空间83。配线/电极凹槽81可以具有从开口边缘82沿着与第二配线面42平行的横方向延伸的内部空间83。配线/电极凹槽81也可以是具有从开口边缘82向内方开口宽度扩大的内部空间83的前端渐宽凹槽。配线/电极凹槽81也可以是具有从开口边缘82向内方开口宽度变窄的内部空间83的前端渐窄凹槽。

器件主体2包括密封树脂层93(树脂)。密封树脂层93形成第一器件主面3。密封树脂层93在半导体层12的第一主面13上以使多个柱电极70的第二电极面72露出的方式将多个再配线层33和多个柱电极70一并覆盖。

密封树脂层93包括树脂主面94和树脂侧面95a、95b、95c、95d。树脂主面94与多个柱电极70的第二电极面72相连。树脂主面94与多个柱电极70的第二电极面72成同一平面地形成。树脂主面94更具体而言在与多个柱电极70的第二电极面72之间形成有1个磨削面。

树脂侧面95a～95d从树脂主面94的周缘向半导体层12延伸，连接于侧面15a～15d。树脂侧面95a～95d与侧面15a～15d相连。树脂侧面95a～95d更具体而言相对于侧面15a～15d成同一平面地形成。树脂侧面95a～95d在与侧面15a～15d之间形成有1个磨削面。

密封树脂层93的厚度可以为50μm以上且200μm以下。密封树脂层93的厚度也可以为50μm以上且75μm以下、75μm以上且100μm以下、100μm以上且125μm以下、125μm以上且150μm以下、150μm以上且175μm以下、或者175μm以上且200μm以下。密封树脂层93的厚度优选为100μm以上且120μm以下。

参照图7～图9，在密封树脂层93中覆盖再配线层33的第二配线面42的部分进入到多个配线凹槽44中。由此，密封树脂层93相对多个再配线层33的密接力提高。另外，在密封树脂层93中覆盖柱电极70的电极侧面73的部分进入到多个电极凹槽74(配线/电极凹槽81)中。由此，密封树脂层93相对多个柱电极70的密接力提高。

并且，在密封树脂层93中覆盖基底层32的部分进入固定槽61中。由此，密封树脂层93相对基底层32的密接力提高。密封树脂层93中的位于固定槽61内的部分填埋固定槽61的露出部62和隐蔽部63。由此，密封树脂层93相对基底层32的密接力提高。

密封树脂层93中的位于固定槽61内的部分与由固定槽61和再配线层33划分的部分啮合。另外，密封树脂层93将再配线层33的第一配线面41和第二配线面42从固定槽61的内侧和外侧夹入。由此，能够适当地提高密封树脂层93相对基底层32的密接力。

参照图7～图9，密封树脂层93包含作为模塑树脂的一例的热固化性树脂。热固化性树脂可以包含环氧树脂。密封树脂层93包含基体树脂96和添加(填充)在基体树脂96中的多个填料97。基体树脂96在该方式中包含环氧树脂。多个填料97在该方式中包含氧化硅，形成为分别具有不均匀的直径(尺寸)的颗粒状或者球体状。

多个填料97更具体而言包括多个大径填料98和多个小径填料99。多个大径填料98包括具有比配线凹槽44的开口宽度和电极凹槽74的开口宽度大的直径的多个填料97。多个小径填料99包括具有比配线凹槽44的开口宽度和电极凹槽74的开口宽度小的直径的多个填料97。

多个大径填料98的直径可以为大于5μm且15μm以下。多个大径填料98的直径也可以为大于5μm且7.5μm以下、7.5μm以上且10μm以下、10μm以上且12.5μm以下、或者12.5μm以上且15μm以下。

多个小径填料99的直径也可以为大于0μm且5μm以下。多个小径填料99的直径也可以为大于0μm且0.1μm以下、0.1μm以上且0.5μm以下、0.5μm以上且1μm以下、1μm以上且1.5μm以下、1.5μm以上且2μm以下、2μm以上且2.5μm以下、2.5μm以上且3μm以下、3μm以上且3.5μm以下、3.5μm以上且4μm以下、4μm以上且4.5μm以下、或者4.5μm以上且5μm以下。

多个大径填料98在多个配线凹槽44外的区域和多个电极凹槽74外的区域中与基体树脂96一起将再配线层33和柱电极70分别密封。

另一方面，多个小径填料99进入多个配线凹槽44和多个电极凹槽74中。尤其是多个小径填料99之中的具有1μm以下的直径的多个小径填料99容易进入到多个配线凹槽44和多个电极凹槽74中。

多个小径填料99与基体树脂96一起分别填埋多个配线凹槽44和多个电极凹槽74。多个小径填料99将基体树脂96导入到多个配线凹槽44内和多个电极凹槽74内。像这样，密封树脂层93相对于多个再配线层33和多个柱电极70的密接力提高。

另外，多个小径填料99也进入到配线凹槽44的前端渐宽凹槽45和电极凹槽74的前端渐宽凹槽75中。多个小径填料99与基体树脂96一起填埋前端渐宽凹槽45和前端渐宽凹槽75。依据这样的构造，能够提高密封树脂层93相对多个再配线层33和多个柱电极70的固定效果。

虽然省略了图示，多个小径填料99进入到了固定槽61中。多个小径填料99与基体树脂96一起填埋固定槽61。另外，多个大径填料98也可以进入固定槽61中。多个大径填料98也可以与基体树脂96一起填埋固定槽61。

密封树脂层93也可以包括具有大于0μm且2μm以下的直径的气泡(省略图示)。具有这样的气泡的密封树脂层93利用压模法形成。

气泡的之间可以为大于0μm且0.25μm以下、0.25μm以上且0.5μm以下、0.5μm以上且0.75μm以下、0.75μm以上且1μm以下、1.25μm以上且1.5μm以下、1.5μm以上且1.75μm以下、或者1.75μm以上且2μm以下。气泡的直径优选为1μm以下。

气泡有可能成为密封树脂层93的剥离起点。因此，通过将气泡的直径限制为2μm以下(优选1μm以下)，能够抑制以气泡为起点的密封树脂层93的剥离。

并且，在形成有配线凹槽44的基础上，通过将气泡的直径限制为2μm以下(优选1μm以下)，能够使密封树脂层93相对再配线层33的接触面积增加，因此能够适当地抑制密封树脂层93从再配线层33剥离。

另外，在形成有电极凹槽74的基础上，通过将气泡的直径限制为2μm以下(优选1μm以下)，能够使密封树脂层93相对柱电极70的接触面积增加，因此能够适当地抑制密封树脂层93从柱电极70的剥离。

另外，在形成有固定槽61的基础上，通过将气泡的直径限制为2μm以下(优选1μm以下)，能够使密封树脂层93相对基底层32的接触面积增加，因此能够适当地抑制密封树脂层93从基底层32的剥离。

另外，在这些构造中通过应用含有大径填料98和小径填料99的密封树脂层93，能够抑制密封树脂层93从固定槽61、再配线层33和柱电极70的剥离。

参照图1和图5，器件主体2包括主面保护层100。主面保护层100形成在半导体层12的第二主面14上。主面保护层100可以覆盖半导体层12的第二主面14的整个面，也可以使第二主面14的一部分(例如第二主面14的周缘部)露出。主面保护层100形成第二器件主面4和器件侧面5a～5d的一部分。

主面保护层100可以具有由有机类的绝缘材料层构成的单层构造。主面保护层100可以包含作为有机类的绝缘材料层的一例的热固化性树脂。主面保护层100也可以含有环氧树脂。

主面保护层100的厚度可以为5μm以上且100μm以下。主面保护层100的厚度也可以为5μm以上且25μm以下、25μm以上且50μm以下、50μm以上且75μm以下、或者75μm以上且100μm以下。

器件主体2包括多个导电接合件101。多个导电接合件101分别形成于从树脂主面94露出的柱电极70的第二电极面72上。多个导电接合件101相对于对应的第二电极面72以1对1对应的关系形成。因此，多个导电接合件101沿着第一方向x和第二方向y隔开间隔地形成。多个导电接合件101在俯视时排列为矩阵状。

多个导电接合件101分别形成为从第二电极面72突出的半球状。多个导电接合件101分别包括焊料或者金属膏。焊料优选无铅。

焊料也可以包含sn(锡)。焊料可以含有snag合金、snsb合金、snagcu合金、snznbi合金、sncu合金、sncuni合金和snsbni合金之中的至少1种。金属膏也可以含有铝、铜、銀和金之中的至少1种。

半导体层12在该方式中包括形成在第一主面13的周缘的周缘凹槽102。周缘凹槽102从第一主面13向第二主面14凹陷。周缘凹槽102更具体而言贯通基底层32、保护绝缘层23和主面绝缘层21，形成于第一主面13。

周缘凹槽102在俯视时沿着第一主面13的周缘呈带状地延伸。周缘凹槽102更具体而言在俯视时形成为沿着第一主面13的周缘延伸的环状(在该方式中为四边环状)。

周缘凹槽102具有位于第一主面13侧的第一壁面103和位于第二主面14侧的第二壁面104。第一壁面103相对于第一主面13倾斜。第二壁面104相对于第一壁面103倾斜。第二壁面104以与第一壁面103不同的角度倾斜。

第二壁面104在周缘凹槽102内与第一壁面103之间所成的凹槽角度可以为大于90°且150°以下。凹槽角度也可以为大于90°且100°以下、100°以上且110°以下、110°以上且120°以下、120°以上且130°以下、130°以上且140°以下、或者140°以上且150°以下。

密封树脂层93进入周缘凹槽102中。由密封树脂层93中进入到周缘凹槽102中的部分形成树脂侧面95a～95d。虽然省略图示，多个小径填料99也可以进入周缘凹槽102中。多个小径填料99可以与基体树脂96一起填埋固定槽61。另外，多个大径填料98也可以进入固定槽61。多个大径填料98也可以与基体树脂96一起填埋固定槽61。

图10a～图10r是用于说明图1所示的半导体器件1的制造方法的一例的截面图。在图10a～图10r的制造方法中，多个半导体器件1能够同时制造，为了方便，表示了制造2个半导体器件1的区域。

首先，参照图10a，准备晶片状的半导体层12。半导体层12可以具有200μm以上且1000μm以下的厚度。接着，功能器件16形成于半导体层12。接着，主面绝缘层21形成于第一主面13上。接着，配线电极22形成于主面绝缘层21上。

接着，保护绝缘层23形成于主面绝缘层21上。保护绝缘层23在主面绝缘层21上覆盖配线电极22。接着，在保护绝缘层23形成使配线电极22的一部分的区域作为电极衬垫24露出的第一衬垫开口25。第一衬垫开口25通过将保护绝缘层23的不需要的部分除去而形成。保护绝缘层23的不需要的部分也可以通过利用掩模(未图示)的蚀刻法来除去。

接着，在保护绝缘层23上形成基底层32。基底层32在该方式中由感光性树脂形成。基底层32也可以利用旋涂法或喷涂法等形成。接着，在基底层32形成使电极衬垫24露出的第二衬垫开口35。第二衬垫开口35通过将基底层32以预先决定的图案曝光之后，通过进行显影而形成。

接着，参照图10b，在基底层32上形成基底配线层55。基底配线层55的形成工序包括，将含有ti(钛)作为主成分的第一配线层57和含有cu(铜)作为主成分的第二配线层58，从基底层32上起按该顺序形成的工序。第一配线层57和第二配线层58可以利用溅射法分别形成

接着，参照图10c，在基底配线层55上形成具有规定图案的掩模111。基底配线层55具有使要形成主体配线层56的区域露出的多个开口112。

接着，参照图10d，在基底配线层55上形成含有cu(铜)作为主成分的主体配线层56。主体配线层56形成于基底配线层55中的从多个开口112露出的部分上。主体配线层56可以利用镀铜法形成。

接着，参照图10e，除去掩模111。

接着，参照图10f，以覆盖主体配线层56的方式在基底配线层55上形成掩模113。掩模113可以通过涂布感光性树脂来形成。掩模113也可以通过粘贴感光性树脂制的干膜等的掩模材料来形成。

接着，参照图10g在掩模113形成使要形成柱电极70的区域分别露出的多个开口114。多个开口114通过将掩模113以预先决定的图案曝光后，通过进行显影来形成。

接着，参照图10h，在主体配线层56上形成含有cu(铜)作为主成分的柱电极70。柱电极70形成于在主体配线层56中从多个开口114露出的部分上。柱电极70也可以利用镀铜法形成。

接着，参照图10i除去掩模113。

接着，参照图10j除去基底配线层55的不需要的部分。基底配线层55的不需要的部分可以通过利用掩模(未图示)的蚀刻法除去。蚀刻法也可以是湿蚀刻法。

在该工序中，首先，除去从主体配线层56露出的第二配线层58。接着，除去从第二配线层58露出的第一配线层57。由此，形成包括基底配线层55和主体配线层56的再配线层33。

接着，参照图10k，在第一主面13形成槽115。槽115贯通基底层32、保护绝缘层23和主面绝缘层21而形成于第一主面13。槽115成为周缘凹槽102的基础。槽115可以通过使用了基于切割刀片等的磨削部件的磨削法形成。槽115的内壁形成为与磨削部件的刀刃的形状对应的形状。

在该工序中，形成具有位于第一主面13侧的第一壁面103和位于第二主面14侧的第二壁面104的槽115。第一壁面103相对于第一主面13倾斜。第二壁面104以与第一壁面103不同的角度倾斜。第二壁面104在槽115内在与第一壁面103之间所成的角度(凹槽角度)可以为大于90°且150°以下。

接着，参照图10l，固定槽61形成于基底层32中的从再配线露出的部分。固定槽61可以通过对于基底层32的灰化处理法来形成。灰化处理法中，基底层32的不需要的部分各向同性地被除去。由此，形成具有露出部62和隐蔽部63的固定槽61。

接着，参照图10m，将再配线层33的外表面粗糙化，将柱电极70的外表面粗糙化。再配线层33的粗糙化工序和柱电极70的粗糙化工序能够同时地实施。在该工序中，通过利用了与铜发生反应的粗糙化蚀刻液的湿蚀刻法，将再配线层33的外表面和柱电极70的外表面分别粗糙化。粗糙化蚀刻液可以是含有硫酸和过氧化氢的水溶液。

粗糙化蚀刻液可以在使半导体层12绕沿着法线方向z的旋转轴旋转的状态下，供给到半导体层12的第一主面13上。在该情况下，粗糙化蚀刻液承受由于半导体层12的旋转而引起的离心力，而被排出到半导体层12外。由此，在再配线层33的外表面形成多个配线凹槽44，在柱电极70的外表面形成多个电极凹槽74。

粗糙化蚀刻液在半导体层12被旋转的状态下，形成从半导体层12的中央部向周缘部的排出流路(参照图10m的箭头)。在柱电极70的电极侧面73中位于排出流路的上游侧的区域将粗糙化蚀刻液部分地阻拦。

由此，在柱电极70的电极侧面73中位于排出流路的上游侧的区域可以被过蚀刻。在该情况下，可以形成剖视时前端渐细的形状的柱电极70。柱电极70更具体而言，可以形成为剖视时相对于第一电极面71的法线非对称(更具体而言非线性对称形状)。

在粗糙化工序之后可以实施冲洗工序。冲洗液可以在使半导体层12绕沿着法线方向z的旋转轴旋转的状态下，被供给到半导体层12的第一主面13上。残留在第一主面13上的粗糙化蚀刻液被冲洗液冲走。冲洗液可以包括纯水(去离子水：deionizedwater)、碳酸水、电解离子水、氢水、臭氧水和稀释浓度的盐酸水中的至少一者。

接着，参照图10n，在半导体层12的第一主面13上形成密封树脂层93。密封树脂层93将再配线层33和柱电极70一并覆盖。密封树脂层93在该方式中包括基体树脂96(环氧树脂)和添加(填充)在基体树脂96中的分别具有不均匀的直径的多个填料97。多个填料97包括多个大径填料98和多个小径填料99。

密封树脂层93通过在减压气氛下利用压模法压实而形成。密封树脂层93的形成时的气压设定为密封树脂层93内的气泡的直径成为2μm以下(优选1μm以下)的程度。由此，形成填埋配线凹槽44、电极凹槽74、固定槽61和槽115并将再配线层33和柱电极70一并覆盖的密封树脂层93。

在密封树脂层93的形成工序之前，可以实施形成将再配线层33和柱电极70一并覆盖的氧化抑制膜的工序。氧化抑制膜保护再配线层33和柱电极70不被氧化。氧化抑制膜可以是含有有机类的绝缘材料的有机薄膜。有机薄膜可以具有0.1nm以上且10nm以下的厚度。有机薄膜可以含有环氧树脂。

在该情况下，密封树脂层93在密封树脂层93的形成工序中与氧化抑制膜一体地形成。即，氧化抑制膜作为密封树脂层93的一部分被纳入。当然，密封树脂层93也可以按照残留与氧化抑制膜的界面的方式来形成。

接着，参照图10o，磨削密封树脂层93的树脂主面94，直至柱电极70露出。密封树脂层93可以利用cmp(chemicalmechanicalpolishing)法被磨削。在该工序中，柱电极70的第二电极面72与密封树脂层93的树脂主面94一起被磨削。由此，密封树脂层93的树脂主面94在与柱电极70的第二电极面72之间形成一个磨削面。

接着，参照图10p，半导体层12通过从第二主面14侧被磨削，变薄至所希望的厚度。半导体层12可以利用cmp法被磨削。接着，在半导体层12的第二主面14上形成主面保护层100。主面保护层100包含环氧树脂。主面保护层100可以利用旋涂法或喷涂法等而形成。

接着，参照图10q，导电接合件101形成在柱电极70的第二电极面72上。导电接合件101可以含有焊料。在导电接合件101含有焊料的情况下，在焊料熔融的温度下实施回流焊处理。

接着，参照图10r，晶片状的半导体层12沿着槽115被切断。由此，从1片晶片状的半导体层12切出多个半导体器件1。半导体层12利用基于切割刀片等的磨削部件被切断。在该工序中，可以使用具有比槽115的宽度小的刀刃的切割刀片。密封树脂层93之中，覆盖槽115的部分成为器件主体2的器件侧面5a～5d的一部分。经由包括以上的工序能够制造半导体器件1。

图10a～图10r的工序顺序是一个例子，并不限定于上述工序顺序。例如，粗糙化工序(参照图10m)可以在槽形成工序(参照图10k)之前实施。另外，对于再配线层33的粗糙化工序和对于柱电极70的粗糙化工序(参照图10m)可以在不同的时刻实施。

例如，对于再配线层33的粗糙化工序(参照图10m)可以在主体配线层56的形成工序(参照图10e)之后、柱电极70的形成工序(参照图10i)之前实施。在该情况下，再配线层33的第二配线面42的整个区域被粗糙化。

并且，对于柱电极70的粗糙化工序(参照图10m)可以在柱电极70的形成工序(参照图10i)后的任意时机实施。在该情况下，柱电极70形成于再配线层33中的被粗糙化了的第二配线面42上。

鉴于成膜性，柱电极70优选形成于第二配线面42中的没有被粗糙化的区域(非粗糙面区域52)中。因此，优选对于再配线层33的粗糙化工序和对于柱电极70的粗糙化工序同时实施。

以上，依据半导体器件1，利用粗糙化了的第二配线面42能够提高密封树脂层93相对再配线层33的密接力。另外，依据半导体器件1，利用粗糙化了的电极侧面73能够提高密封树脂层93相对柱电极70的密接力。由此，能够抑制密封树脂层93的剥离。

另外，依据半导体器件1，柱电极70形成在再配线层33的第二配线面42中的非粗糙面区域52上。由此，能够提高柱电极70相对再配线层33的成膜性，而且能够提高密封树脂层93的密接力。

另外，依据半导体器件1，密封树脂层93包含基体树脂96和分别具有不均匀的直径的多个填料97。多个填料97之中的多个大径填料98在多个配线凹槽44外的区域和多个电极凹槽74外的区域中与基体树脂96一起将再配线层33和柱电极70密封。

另外，多个填料97之中的多个小径填料99与基体树脂96一起填埋多个配线凹槽44和多个电极凹槽74。由此，能够适当地提高密封树脂层93相对再配线层33和柱电极70的密接力，因此能够适当地抑制密封树脂层93的剥离。

尤其是，在多个配线凹槽44包括前端渐宽凹槽45，多个电极凹槽74包括前端渐宽凹槽75的情况下，能够提高密封树脂层93相对多个配线凹槽44和多个电极凹槽74的固定效果。

多个填料97包含小径填料99的情况下，能够利用小径填料99将基体树脂96适当地导入前端渐宽凹槽45和前端渐宽凹槽75内。由此，能够适当地提高密封树脂层93相对多个配线凹槽44和多个电极凹槽74的固定效果。

另外，依据半导体器件1，密封树脂层93进入到形成于基底层32的固定槽61。由此，能够提高密封树脂层93相对基底层32的密接力，因此能够抑制密封树脂层93的剥离。

在该情况下，固定槽61的底壁优选通过隆起和/或者沉陷形成为凹凸状。由此，能够增加密封树脂层93相对固定槽61的底壁的接触面积，因此能够适当地提高密封树脂层93相对基底层32的密接力。

另外，依据半导体器件1，固定槽61的底壁包括在俯视时从再配线层33露出的露出部62，和在俯视时与再配线层33重叠的隐蔽部63。密封树脂层93从再配线层33上进入固定槽61中，将再配线层33的第一配线面41和第二配线面42夹入。由此，能够提高密封树脂层93相对固定槽61的固定效果。由此，能够适当地抑制密封树脂层93的剥离。

另外，依据半导体器件1，密封树脂层93包含具有大于0μm且2μm以下的直径的气泡(省略图示)。密封树脂层93内的气泡有可能成为密封树脂层93的剥离起点。因此，通过将气泡的直径限制为2μm以下(优选为1μm以下)，能够使密封树脂层93相对基底层32、再配线层33和柱电极70的接触面积适当增加。由此，能够适当地抑制以气泡为起点的、密封树脂层93从基底层32、再配线层33和柱电极70的剥离。

图11是与图5对应的截面图，是本发明的第二实施方式的半导体器件121的示意性的截面图。图11是示意性地表示说明所需要的结构的图，而不是表示半导体器件121的特定部位的截面的图。以下，关于与对于半导体器件1所描述的构造对应的构造，标注相同的参照符号而省略说明。

半导体器件1具有柱电极70。与此相对，在半导体器件121中，导电接合件101不经由柱电极70与再配线层33电连接。以下，关于半导体器件121的构造进行具体的说明。

参照图11，密封树脂层93在该方式中具有多个开口122。多个开口122使对应的再配线层33的电极连接部37分别露出。在该方式中，再配线层33的第二配线面42的整个区域通过多个配线凹槽44而粗糙化。因此，电极连接部37中的从开口122露出的部分由粗糙面区域51构成。当然，电极连接部37中的从开口122露出的部分也可以是非粗糙面区域52。

器件主体2在该方式中包括多个基底电极层123。基底电极层123也称为ubm层。各基底电极层123形成在对应的开口122内。各基底电极层123在对应的开口122内与再配线层33电连接。各基底电极层123沿着对应的开口122的内壁成膜状地延伸，被引出到树脂主面94上。各基底电极层123在对应的开口122内划分出凹状的空间。

各基底电极层123在该方式中具有多个电极层层叠而成的层叠构造。多个电极层在该方式中包括从再配线层33侧起依次层叠的第一电极层124和第二电极层125。第一电极层124可以包括含有ti(钛)作为主成分的ti层。第二电极层125可以包括含有cu(铜)作为主成分的cu层。

多个导电接合件101以1对1对应的关系分别连接于多个基底电极层123。多个导电接合件101在该方式中分别作为与安装基板等的连接对象连接的外部端子发挥功能。各导电接合件101包括埋设部126和突出部127。各导电接合件101的埋设部126位于对应的开口122内的由基底电极层123划分的凹状的空间中。各导电接合件101的突出部127在树脂主面94上覆盖基底电极层123，且呈半球状地突出。

以上，依据半导体器件121，虽然不能获得关于柱电极70的效果，但除此以外，能够获得与对半导体器件1所描述的效果同样的效果。

图12是与图5对应的截面图，是本发明的第三实施方式的半导体器件131的示意性的截面图。图13是图12的区域xiii的放大图。图14是图13的区域xiv的放大图。在半导体器件131中，关于与对半导体器件1所描述的构造对应的构造，标注相同的参照符号而省略说明。

参照图12，半导体器件131与半导体器件1同样地，是wl-csp(waferlevel-chipsizepackage)作为封装形式应用的电子部件。半导体器件131与半导体器件1不同，不具有再配线层33。半导体器件131中，代替再配线层33而包括多个ubm(underbump(barrier)metal)电极132。多个ubm电极132与对应的电极衬垫24分别连接。

各ubm电极132具体而言，在对应的第二衬垫开口35内与对应的电极衬垫24连接。各ubm电极132沿着电极衬垫24和第二衬垫开口35的壁面形成为膜状，从电极衬垫24上引出到基底层32上。

由此，各ubm电极132具有相对于半导体层12的第一主面13仿照第二衬垫开口35向半导体层12侧凹陷的电极面133、和位于基底层32上的电极侧面134。电极侧面134相对于基底层32大致垂直地延伸。电极面133不必一定向半导体层12侧凹陷。电极面133也可以具有相对于第一主面13平行地延伸的平坦面。各ubm电极132的平面形状是任意的，不限定于特定的形状。

各ubm电极132具有多个电极层层叠而成的层叠构造。各ubm电极132在该方式中包括从配线电极22侧起依次地层叠的基底电极层135和主体电极层136。基底电极层135包含含有ti(钛)作为主成分的ti层。ti层也可以为ti阻挡层。主体电极层136由含有cu(铜)作为主成分的cu层构成。主体电极层136突出到比基底电极层135靠外侧，在与基底层32之间划分出空间。

基底电极层135可以利用溅射法形成。主体电极层136可以利用溅射法和/或者镀铜法形成。各ubm电极132也可以不具有基底电极层135，而具有由主体电极层136构成的单层构造。

参照图14，各ubm电极132的电极侧面134与第一实施方式的电极侧面73同样包括多个电极凹槽74，通过多个电极凹槽74被粗糙化。多个电极凹槽74具体而言，在电极侧面134中形成于主体电极层136。多个电极凹槽74也可以形成于从基底电极层135露出的主体电极层136的下表面。各ubm电极132的电极侧面134与第一实施方式的电极侧面73同样具有第二算术平均粗糙度ra2。

多个电极凹槽74通过对于多个ubm电极132的电极侧面134实施粗糙化工序而形成。在该工序中，通过利用了与铜发生反应的粗糙化蚀刻液的湿蚀刻法，将多个ubm电极132的电极侧面134粗糙化。粗糙化蚀刻液也可以是包含硫酸和过氧化氢的水溶液。

多个电极凹槽74从电极侧面134向ubm电极132的内方以不规则的形状分别凹陷。由此，在电极侧面134形成不规则的凹凸构造。多个电极凹槽74与第一实施方式的电极凹槽74同样地可以包括1个或者多个前端渐宽凹槽75。另外，多个电极凹槽74与第一实施方式的电极凹槽74同样地，可以包括1个或者多个前端渐窄凹槽78。

在该方式中，前述的密封树脂层93在半导体层12的第一主面13上覆盖基底层32和多个ubm电极132的电极侧面134，并使多个ubm电极132的电极面133露出。密封树脂层93优选覆盖多个ubm电极132的电极侧面134的整个区域。

密封树脂层93的树脂主面94相对于ubm电极132的电极面133成同一平面地形成。密封树脂层93的树脂主面94可以相对于ubm电极132的电极面133向与半导体层12相反侧突出。当然，密封树脂层93的树脂主面94也可以相对于ubm电极132的电极面133位于半导体层12侧。即，密封树脂层93也可以使多个ubm电极132的电极侧面134的一部分露出。

参照图14，密封树脂层93包含基体树脂96和添加(填充)在基体树脂96中的多个填料97。多个填料97之中的多个大径填料98在多个电极凹槽74外的区域中与基体树脂96一起将多个ubm电极132的电极侧面134和基底层32分别密封。多个大径填料98也可以与基体树脂96一起填埋在主体电极层136和基底层32之间所划分的空间。

另一方面，多个填料97之中的多个小径填料99(图14中未图示)进入到多个电极凹槽74中。尤其是，多个小径填料99之中的具有1μm以下的直径的多个小径填料99容易进入多个电极凹槽74中。多个小径填料99与基体树脂96一起分别填埋多个电极凹槽74。多个小径填料99将基体树脂96导入多个电极凹槽74内。像这样，能够提高密封树脂层93相对多个ubm电极132的密接力。多个小径填料99也可以与基体树脂96一起填埋在主体电极层136和基底层32之间所划分的空间。

上述的多个导电接合件101在对应的ubm电极132的电极面133上以1对1对应的关系分别形成。多个导电接合件101经由对应的ubm电极132连接于对应的电极衬垫24。多个导电接合件101分别形成为从密封树脂层93的树脂主面94突出的半球状。

以上，依据半导体器件131，通过粗糙化了的ubm电极132的电极侧面134能够使密封树脂层93相对ubm电极132的密接力提高。

在该方式中，关于多个ubm电极132的电极侧面134被粗糙化了的例子进行了说明。但是，多个ubm电极132的电极面133也与电极侧面134同样包括多个电极凹槽74，通过多个电极凹槽74而被粗糙化。在该情况下，将多个ubm电极132的电极面133和电极侧面134同时粗糙化即可。多个ubm电极132的电极面133与第一实施方式的第二配线面42同样可以具有第一算术平均粗糙度ra1。

本发明的实施方式能够以其他的方式实施。

在上述第一实施方式中，说明了多个导电接合件101分别形成于柱电极70的第二电极面72上的例子。但是，多个导电接合件101也可以被移除。

在上述的第二实施方式中，关于形成有基底电极层123的例子进行了说明。但是，基底电极层123也可以被移除。在该情况下，多个导电接合件101可以在对应的开口122内直接连接于再配线层33。

在上述的各实施方式中，说明了在半导体层12的第一主面13形成有周缘凹槽102的例子。但是，周缘凹槽102也可以被移除。在该情况下，器件侧面5a～5d在半导体层12和密封树脂层93的基础上还可以由主面绝缘层21、保护绝缘层23和基底层32形成。这样的方式，通过在单片化工序(参照图10r)中，利用具有超过槽115的宽度的刀刃的磨削部件切断半导体层12而形成。

在上述的各实施方式中，关于被粗糙化了的电极由树脂覆盖的例子进行了说明。被粗糙化了的电极由树脂覆盖的方式也能够适用于半导体封装。作为半导体封装，可以适用top(transistoroutlinepackage)、sop(smalloutlinepackage)、qfn(quadfornonleadpackage)、dfp(dualflatpackage)、dip(dualinlinepackage)、qfp(quadflatpackage)、sip(singleinlinepackage)或soj(smalloutlinej-leadedpackage)，或者类似于它们的各自封装。

半导体封装包括引线框架、半导体芯片、接合件、导线和模塑树脂。引线框架根据封装的种类成形为各自形态，包括电隔离的多个部分。引线框架的外表面的一部分或者全部区域包括多个凹槽，通过该多个凹槽而被粗糙化。

半导体芯片配置在引线框架的任意的部分上。接合件由金属接合件或者绝缘接合件构成。接合件插设在引线框架与半导体芯片之间，将半导体芯片接合于引线框架。导线例如由焊接线构成，连接于半导体芯片的任意的区域和引线框架的任意的部分。

模塑树脂形成半导体封装的封装主体。模塑树脂将引线框架、半导体芯片、导线和接合件密封，使引线框架的任意的多个部分作为外部端子露出。模塑树脂填埋引线框架的外表面所形成的多个凹槽。

模塑树脂具体而言包括基体树脂和添加(填充)在基体树脂中的多个填料。基体树脂包含环氧树脂。多个填料包含绝缘体(例如氧化硅)，形成为分别具有不均匀的直径(尺寸)的颗粒状或者球体状。多个填料之中的多个大径填料在多个凹槽外的区域中与基体树脂一起将引线框架、半导体芯片、导线和接合件分别密封。

另一方面，多个填料之中的多个小径填料与基体树脂一起分别填埋引线框架的多个凹槽。多个小径填料将基体树脂导入引线框架的多个凹槽内。尤其是，多个小径填料之中的具有1μm以下的直径的多个小径填料容易进入引线框架的多个凹槽中。如此一来，模塑树脂与引线框架的多个凹槽啮合，能够提高模塑树脂相对引线框架的密接力。

在半导体封装的制造工序中，首先，实施准备引线框架的工序。接着，实施经由接合件将半导体芯片接合于引线框架的任意的部分上的工序。接着，实施将导线连接于半导体芯片的任意的区域和引线框架的任意的部分的工序。接着，实施以使引线框架的任意的多个部分作为外部端子露出的方式利用模塑树脂将引线框架、半导体芯片、导线和接合件密封的工序。在该工序后，实施根据封装的种类，将包含引线框架、半导体芯片、导线、接合件和模塑树脂的密封构造切断，切出半导体封装的工序。

引线框架的粗糙化工序能够在基于模塑树脂的密封工序之前、在任意时机实施。引线框架的粗糙化工序可以在将半导体芯片接合于引线框架的工序之前实施。在该情况下，可以将引线框架的外表面的一部分粗糙化，也可以将引线框架的外面的整个区域粗糙化。对于引线框架的粗糙化蚀刻液能够根据引线框架的材质来选择。模塑树脂填埋引线框架的外表面所形成的多个凹槽，将引线框架、半导体芯片、导线和接合件密封。由此，能够提高模塑树脂相对引线框架的密接力。

以下，表示从本说明书和附图(尤其是图12～图14)提取的特征的例子。以下的[a1]～[a9]的目的在于提供一种半导体器件，其能够提高树脂相对ubm(underbump(barrier)metal)电极的密接力。

[a1]一种半导体器件，其包括：具有主面的半导体层；形成于所述主面上的电极衬垫；覆盖所述主面，且具有使所述电极衬垫露出的衬垫开口的基底层；在所述衬垫开口内与所述电极衬垫连接且被引出到所述基底层上的ubm电极，并且该ubm电极具有：与所述主面相对的电极面；和位于所述基底层上的被粗糙化了的电极侧面；和覆盖所述基底层和所述ubm电极的所述电极侧面，且使所述ubm电极的所述电极面露出的树脂。

依据该半导体器件，利用ubm电极的被粗糙化了的电极侧面能够提高树脂相对ubm电极的密接力。

[a2]在a1所记载的半导体器件中，还包括形成于所述电极面上的导电接合件。

[a3]在a1或a2所记载的半导体器件中，所述ubm电极含有铜。

[a4]在a1～a3中任一项所记载的半导体器件中，所述树脂包括基体树脂和添加于所述基体树脂中的分别具有不均匀的直径的多个填料。

[a5]在a4所记载的半导体器件中，所述ubm电极的所述电极侧面通过多个凹槽而被粗糙化，所述树脂包括：在多个所述凹槽外的区域中与所述基体树脂一起覆盖所述基底层和所述电极侧面的多个大径填料；和与所述基体树脂一起填埋多个所述凹槽的多个小径填料。

[a6]在a4或a5所记载的半导体器件中，所述基体树脂由环氧树脂构成。

[a7]在a1～a6中任一项所记载的半导体器件中，所述ubm电极沿着所述电极衬垫和所述衬垫开口的内壁成膜状地形成。

[a8]在a1～a7中任一项所记载的半导体器件中，所述基底层由感光性树脂形成。

[a9]在a1～a8中任一项所记载的半导体器件中，由芯片尺寸封装构成。

本申请对应于2018年11月15日向日本国特许厅提出的特愿2018-214867号，该申请的全部公开内容在此作为引用而引入本申请。关于本发明的实施方式进行了详细的说明，这些说明是为了明白本发明的技术内容而使用的具体的例子，本发明不应该限定于这些具体例子来解释，本发明的范围仅由附加的权利要求的范围限定。

附图标记的说明

1半导体器件

12半导体层

13第一主面

23保护绝缘层

24电极衬垫

33再配线层

41第一配线面

42第二配线面

44配线凹槽

51非粗糙面区域

52粗糙面区域

70柱电极

71第一电极面

72第二电极面

73电极侧面

74电极凹槽

93密封树脂层

94树脂主面

96基体树脂

97填料

98大径填料

99小径填料

100导电接合件

121半导体器件。