具有MOS结构和应力件的碳化硅功率器件的制作方法

根据权利要求1的前序部分，本发明涉及包括mos结构的碳化硅功率器件。

背景技术：

通过us2014/077232a1已知能够抑制阈值电压的时间变化的半导体器件及其制造方法。us2014/077232a1中公开的半导体器件包括彼此分隔开的在半导体衬底上形成的漂移层、在漂移层的表层中形成的第一阱区、在漂移层和第一阱区的每一者上延伸形成的栅极绝缘膜、在栅极绝缘膜上选择性形成的栅电极、贯穿栅极绝缘膜并达到第一阱区的每一者内部的源接触孔以及在源接触孔的至少一侧表面形成的残留有压缩应力的残余压缩应力层。

通过us2005/181536a1已知在sic半导体器件的载流子流动的区域中将应力施加至sic晶体，以改变sic晶体的晶格间隔。由于其底部的导带的退化消失了，因为防止了带间散射，并且由于晶体晶格间隔的变化而减小了有效电子质量，因此改善了sic晶体中的载流子迁移率，降低了sic晶体的电阻，并从而减小了sic半导体器件的导通电阻。

根据us2008/251854a1，硅半导体器件可以包括p-沟道半导体有源区、n-沟道半导体有源区、将p-沟道半导体有源区与n-沟道半导体有源区电隔离的元件隔离绝缘层以及由不同于元件隔离绝缘层的材料制成的绝缘层，并且绝缘层与p-沟道半导体有源区沿其沟道长度方向上的两端接触，以沿沟道长度方向施加压缩应力到p-沟道半导体有源区的沟道，其中p-沟道半导体有源区被绝缘层围绕，绝缘层与p-沟道半导体有源区沿沟道长度方向上的两端接触，并且p-沟道半导体有源区被元件隔离绝缘层围绕，元件隔离绝缘层与p-沟道半导体有源区的与沟道长度方向大致平行的侧面接触，并且n-沟道半导体有源区被元件隔离绝缘层围绕。

功率半导体器件被用作控制流过各种电子系统的电流的开关。许多这些已知的功率半导体器件利用金属氧化物半导体(mos)结构。包括mos结构的器件例如是被设计为处理显著功率级别的功率mos场效应晶体管(mosfet)或绝缘栅双极晶体管(igbt)。功率mosfet有各种不同的配置，最常见的配置是垂直功率mosfet、横向功率mosfet、三栅极mosfet和环绕栅mosfet。尽管硅(si)是最常见的并且是众所周知的用于功率半导体器件的半导体材料，但是与常用的硅(si)相比，碳化硅(sic)提供了许多用于高压功率半导体的有吸引力的特性。示例性地，sic的更高的击穿场强和高的导热性使得制造的器件远远胜过目前对应的si器件，并能够到达其它方式达不到的效率水平。sicmosfet提供了优于传统si功率mosfet的动态性能。另一方面，在sic与栅极绝缘层之间的界面处的陷阱以及在栅极绝缘层下方的sic材料的前几纳米中的陷阱显著影响了基于sic的mosfet器件的特性。特别地，前述陷阱修改了阈值电压，降低了亚阈值斜率的陡度，增加了截止状态下的漏电流并减小了导通状态下的电流量。现有技术的努力集中于避免在栅极绝缘层与下方沟道区的sic材料之间的界面处或附近出现这种陷阱。

技术实现要素：

考虑到现有技术的以上缺陷，本发明的目的是提供包括mos结构的碳化硅功率器件，该器件能够以最有效的方式克服上述在sic与栅极绝缘层之间的界面处以及在栅极绝缘层下方的sic的前几纳米中的陷阱的不利影响。

本发明的目的通过根据权利要求1的碳化硅功率器件实现。本发明的进一步情况在从属权利要求中详细说明。

作为垂直功率mosfet或igbt的碳化硅功率器件包括具有第一主侧面和与第一主侧面相反的第二主侧面的碳化硅晶片，碳化硅晶片包括：第一导电类型的第一沟道区、与第一导电类型不同的第二导电类型的第一源极区、第二导电类型的漂移层、第一导电类型的第一基底层、第二导电类型的第二源极区、第一导电类型的第二沟道区和第一导电类型的第二基底层。第一源极区沿平行于第一主侧面的第一横向方向布置在第一沟道区的第一横向侧。漂移层的第一部分布置在第一沟道区的第二横向侧，其中第二横向侧与第一横向侧相对，并且漂移层的第二部分从第一部分朝向第二主侧面延伸。第一基底层将第一源极区与漂移层分隔开。第二沟道区布置在第一沟道区的第二横向侧并且由漂移层的第一部分与第一沟道区横向分隔开。第二源极区和漂移层的第一部分布置在第二沟道的相对的横向侧。第二基底层将第二源极区与漂移层分隔开。碳化硅功率器件包括栅极绝缘层、导电栅极层、第一应力件和第二应力件。栅极绝缘层被布置为在第一主侧面延伸以与第一沟道区和第二沟道区重叠，其中栅极绝缘层直接在第一沟道区和第二沟道区上。栅极层直接在栅极绝缘层上，从而栅极层由栅极绝缘层与第一沟道区和第二沟道区分隔开。第一应力件和第二应力件布置在第一主侧面的碳化硅晶片中。第一沟道区、漂移层的第一部分和第二沟道区沿平行于第一主侧面并垂直于第一横向方向的第二横向方向横向布置在第一应力件与第二应力件之间，从而由第一应力件和第二应力件将应力引入第一沟道区和第二沟道区。

本发明的碳化硅(sic)功率器件包括第一mos结构，该第一mos结构包含第一导电类型的碳化硅第一沟道区、直接在第一沟道区上的栅极绝缘层和直接在栅极绝缘层上的导电栅极层。本发明的碳化硅功率器件包括第二mos结构，该第二mos结构包含第一导电类型的碳化硅第二沟道区、直接在第二沟道区上的栅极绝缘层和直接在栅极绝缘层上的导电栅极层。第一应力件和第二应力件被配置为将应力引入第一沟道区和第二沟道区。应当注意的是在整个说明书中，施加到材料的应力是施加到材料的单位面积的力。拉伸应力意为材料在拉力下。在这种情况下，作用在材料上的力正试图拉伸材料。另一方面，压缩应力意为材料在压力下。在这种情况下，作用在物体上的力正试图挤压该物体。应力被计算为单位面积的力。因此，应力的si单位是帕斯卡(pa)。本领域技术人员应当从广义的非字面意义理解术语mos结构，从而不必要求栅极层由金属制成并且也不必要求栅极绝缘层由氧化物制成。栅极层可以由任意类型的导电材料制成，栅极绝缘层可以由任意类型的介电绝缘材料制成。具有与氧化物层不同的栅极绝缘层的器件还被称为mis(金属-绝缘体-半导体)器件。术语mos器件/mosfet还应当涵盖此类mis器件/misfet并也应用于mos/mis控制的igbt。

通过将应力施加到第一沟道区和第二沟道区，存在于栅极绝缘层与第一沟道区和第二沟道区之间的界面处的陷阱的能级被推进导带并因此不会对器件特性产生负面影响。例如，如果本发明的概念应用于sic功率mosfet，那么与没有应力件的垂直sic功率mosfet相比，通过第一应力件和第二应力件引入第一沟道区和第二沟道区的应力导致更陡的亚阈值状况、由于陷阱而减少的阈值电压降级、在第一沟道区和第二沟道区中减少的库伦散射和改善的电子迁移率。

在示例性实施方式中，栅极绝缘层是氧化硅层。在此类示例性实施方式中，由于此类陷阱相对接近导带，存在于栅极层下面的sic/氧化硅界面的陷阱的不利影响可能被最有效地推进导带。

在示例性实施方式中，第一应力件与第一沟道区直接接触或者通过连续碳化硅区域连接至第一沟道区。在本示例性实施方式中，第一应力件能够将应力最有效地引入第一沟道区。

在示例性实施方式中，第一应力件的材料是以下中的一者：氧化物、诸如氮化硅(sin)或氮化铝的氮化物、或陶瓷化合物。这些材料尤其适合于将应力引入第一沟道区。

在示例性实施方式中，第一应力件是非导电的。在此类示例性实施方式中，可以避免电流流过第一应力件而影响器件中的电流。

在示例性实施方式中，第一沟道区中的应力具有至少0.5gpa的绝对值。在第一沟道层利用该最小应力，陷阱可以被有效地推进导带。

在示例性实施方式中，在第一应力件与第一沟道区之间的距离小于10μm或小于5μm或小于2.5μm。第一应力件越接近第一沟道区，应力就可以越有效地引入第一沟道区。

在示例性实施方式中，第一应力件从第一主侧面延伸到至少50nm的深度，沿第一横向方向延伸至少100nm(即第一应力件在第一横向方向具有至少100nm的第一宽度)并且沿垂直于第一横向方向的第二横向方向延伸至少100nm(即第一应力件在第二横向方向具有至少100nm的第二宽度)。为第一应力件提供了上述最小尺寸并将其嵌入碳化硅晶片中，允许更有效地将应力引入第一沟道区。

在示例性实施方式中，第一应力件和第二应力件可以与第一沟道区、漂移层的第一部分和第二沟道区直接接触。在该示例性实施方式中，通过第一应力件和第二应力件与第一沟道区、漂移层的第一部分和第二沟道区的直接接触，可以将应力最有效地引入第一沟道区。

在示例性实施方式中，第一沟道区、第二沟道区、第一应力件和第二应力件以相对于垂直于第一主侧面并在第一沟道区与第二沟道区之间延伸的平面镜像对称的配置进行布置。采用此类镜像对称，可以将应力均匀引入第一沟道区和第二沟道区。

附图说明

以下将参考所附附图阐述本发明的具体实施方式，其中：

图1a示出了根据第一对比示例的碳化硅功率器件的俯视图；

图1b示出了沿着图1a中的线a-a’得到的根据第一对比示例的碳化硅功率器件的横截面图；

图2a示出了根据第二对比示例的碳化硅功率器件的俯视图；

图2b示出了沿着图2a中的线a-a’得到的根据第二对比示例的碳化硅功率器件的横截面图；

图2c示出了沿着图2a中的线b-b’得到的根据第二对比示例的碳化硅功率器件的横截面图；

图3a示出了根据第三对比示例的碳化硅功率器件的俯视图；

图3b示出了沿着图3a中的线a-a’得到的根据第三对比示例的碳化硅功率器件的横截面图；

图3c示出了沿着图3a中的线b-b’得到的根据第三对比示例的碳化硅功率器件的横截面图；

图4a示出了根据实施方式的碳化硅功率器件的俯视图；

图4b示出了沿着图4a中的线a-a’得到的根据实施方式的碳化硅功率器件的横截面图；

图4c示出了沿着图4a中的线b-b’得到的根据实施方式的碳化硅功率器件的横截面图；

图5a示出了根据第四对比示例的碳化硅功率器件的俯视图；

图5b示出了沿着图5a中的线a-a’得到的根据第四个对比示例的碳化硅功率器件的横截面图。

附图中使用的附图标记及其含义归纳在附图标记列表中。通常，在整个说明书中，类似的元件具有相同的附图标记。所描述的实施例和比较示例意指作为示例，并且不应限制本发明的范围。

具体实施方式

以下参照图1a和图1b描述了根据第一对比示例的碳化硅(sic)功率器件。图1a示出了根据第一对比示例的sic功率器件的俯视图，图1b示出了沿着图1a中的线a-a’的横截面图。根据第一对比示例的sic功率器件是垂直功率mosfet100，其包括具有第一主侧面102和与第一主侧面102相反的第二主侧面103的sic晶片101，如图1b的横截面图所示。sic晶片101包括邻近第一主侧面102的n型第一源极区117、p型第一沟道区115、n型漂移层105、p型第二沟道区125和n型第二源极区127。

第一源极区117沿第一横向方向x布置在第一沟道区115的第一横向侧。在整个说明书中，术语“横向”指代平行于第一主侧面102的任意横向方向。漂移层105和第二沟道区125均沿第一横向方向x布置在第一沟道区的第二横向侧，其中第二横向侧与第一横向侧相对。漂移层105的第一部分沿第一横向方向x横向布置在第一沟道区115与第二沟道区125之间。也就是，漂移层105的第一部分沿第一横向方向x将第一沟道区115与第二沟道区125分隔开。漂移层105的第二部分沿正交方向z从漂移层的第一部分向sic晶片101的第二主侧面延伸，其中正交方向z是垂直于第一主侧面102的方向。p型第一基底层118在邻近第一主侧面102的sic晶片101中形成为阱区，以将第一源极区117与漂移层105分隔开。更具体地，第一基底层118和第一沟道区115围绕第一源极区117以将第一源极区117与漂移层105分隔开。同样地，p型第二基底层128在邻近第一主侧面102的sic晶片101中形成为阱区，以将第二源极区127与漂移层105分隔开。更具体地，第二沟道区125和第二基底层128围绕第二源极区127以将第二源极区127与漂移层105分隔开。栅极绝缘层131布置在sic晶片101的第一主侧面102上，以与第一沟道区115、第二沟道区125和横向布置在第一沟道区115与第二沟道区125之间的漂移层105的第一部分重叠。栅极层130直接形成在栅极绝缘层131上仅由栅极绝缘层131与sic晶片101分隔开。sic晶片101的第二主侧面103上布置有n⁺型漏极层107。栅极层130可以由任意导电材料形成，诸如金属或导电多晶硅。栅极绝缘层131可以由氧化硅或任意其它适合的电绝缘的介电材料形成。

在整个说明书中，如果区域被指定为“n⁺型”，那么应当这样解释，即此类区域具有比指定为“n型”的任意层或区域更高的n型掺杂浓度。同样地，如果区域被指定为“p⁺型”，那么应当这样解释，即此类区域具有比指定为“p型”的任意层或区域更高的p型掺杂浓度。

第一沟道区115与在俯视图(即正交投射至平行于第一主侧面102的平面)中与第一沟道区115重叠的栅极绝缘层131的一部分和栅极层130的一部分一起在第一主侧面102形成第一mos结构，而第二沟道区125与在俯视图中与第二沟道区125重叠的栅极绝缘层131的另一部分和栅极层130的另一部分一起形成横向邻近第一mos结构的第二mos结构。

第一p型基底层118包括形成为邻近第一主侧面102的阱区的高掺杂的第一p⁺基底层部分118’。同样地，高掺杂的第二p⁺基底层部分128’包括在第二基底层128中并形成为邻近第一主侧面102的阱区。第一源极区117和第一p⁺基底层部分118’通过第一源电极(图中未示出)接触。同样地，第二源极区127和第二p⁺基底层部分128’通过第二源电极(图中未示出)接触。漏极层107通过漏电极(图中未示出)接触。

垂直功率mosfet100包括邻近第一主侧面102布置以嵌入sic晶片101中的第一应力件110和第二应力件120。具体地，第一应力件110嵌入第一p⁺基底层部分118’中，并且第二应力件120嵌入第二p⁺基底层部分128’中。第一应力件110和第二应力件120被配置为将应力引入第一沟道区117和第二沟道区127。第一应力件110通过连续碳化硅区域(即第一基底层118的一部分，具体是第一p⁺基底层部分118’的一部分)并通过布置在第一沟道区115与第一应力件110之间的第一源极区117连接至第一沟道区115。示例性地，第一应力件110与第一沟道区115之间的横向距离小于10μm或小于5μm或小于2.5μm。第一沟道区115中的应力与垂直功率mosfet100运行期间流过第一沟道区115的电流方向平行的方向大体一致(即平行或反平行于第一横向方向x)。

同样地，第二应力件120通过布置在第二沟道区125与第二应力件120之间的连续碳化硅区域(即第二基底层128的一部分，具体是第二p⁺基底层部分128’的一部分)和第二源极区127连接至第二沟道区125。示例性地，第二应力件120与第二沟道区125之间的横向距离(在第一横向方向x上)小于10μm或小于5μm或小于2.5μm。第二沟道区125中的应力与垂直功率mosfet100运行期间流过第二沟道区125的电流方向平行的方向大体一致(即平行或反平行于第一横向方向x)。

第一应力件110和第二应力件120的材料可以是以下任意一者：氧化物、诸如氮化硅(sin)或氮化铝(aln)的氮化物或者陶瓷化合物。这些材料尤其适合于将应力引入sic层。示例性地，第一应力件110和第二应力件120的材料是非导电的。应当注意的是适当的材料和用于通过此类适当的材料在基于硅的半导体器件中形成应力件的技术对于本领域技术人员来说是熟知的。类似的材料和技术可以用于在基于sic的器件中形成应力件。

应当注意的是第一沟道区115中的应力的一部分也可以由第二应力件120引入，并且第二沟道区127中的应力的一部分也可以由第一应力件110引入。第一沟道区115中的应力的量至少是0.5gpa，并且第二沟道区中的应力的量至少是0.5gpa。引入第一沟道区115和第二沟道区125的应力可以是拉伸应力。

在第一对比示例中，第一应力件110和第二应力件120在俯视图中均具有条形。因此，第一应力件110的第二宽度可以比其第一宽度大，并且第二应力件120的第二宽度可以比其第二宽度大。如图1a所示，第一源极区115、栅极层130和第二源极区127中的每一者在俯视图中可以具有条形，其纵向轴线分别沿着第二横向方向y平行延伸。栅极层130下方的第一源极区117的横向侧117’和栅极层130下方的第二源极区127的横向侧127’均通过图1a中的虚线指示。

为了有效地将足够大量的应力引入第一沟道区115和第二沟道区125，第一应力件110和第二应力件120均从第一主侧面102延伸到至少50nm的深度，均在第一横向方向x具有至少100nm的第一横向宽度，并且均在垂直于第一横向方向x的第二横向方向y具有至少100nm的第二宽度。示例性地，第一应力件110和第二应力件120均从第一主侧面102延伸到至少100nm的深度或者至少200nm的深度。更示例性地，第一应力件110和第二应力件120均在第一横向方向x具有至少100nm或至少200nm的第一横向宽度。示例性地，第一应力件110和第二应力件120均在第二横向方向y具有至少100nm或至少200nm的第二横向宽度。

如图1a和1b所示，第一沟道区115、第二沟道区125、第一应力件110和第二应力件120以相对于垂直于第一主侧面102并沿第二横向方向y在第一沟道区115与第二沟道区125之间延伸的第一平面镜像对称的配置进行布置。以这样的方式，可以分别将相同的同类应力水平引入第一沟道区115和第二沟道区125。第一沟道区115、第二沟道区125、第一应力件110和第二应力件120还可以以相对于垂直于第一主侧面102并沿第一横向方向x延伸的第二平面镜像对称的配置进行布置。

在下文中，参照图2a、2b和2c对根据第二对比示例的碳化硅功率器件进行描述。图2a示出了垂直sicmosfet200的俯视图，图2b示出了沿着图2a中的线a-a’得到的横截面图，图2c示出了沿着图2a中的线b-b’得到的横截面图。根据第二对比示例的碳化硅功率器件是具有与上文所描述的垂直功率mosfet100具有类似配置的垂直功率mosfet200。垂直功率mosfet200与垂直功率mosfet100的区别仅在于上文所描述的第一应力件110和第二应力件120用第一至第四应力件210、220、211和221替代。由于存在许多的相似点，将仅具体描述垂直功率mosfet200与上文所描述的垂直功率mosfet100的差异，然而关于剩下的特征，参考上文第一对比示例的描述。特别地，在第一对比示例和第二对比示例的图中完全相同的附图标记应当指代具有相同特性的元件。因此，与上文所描述的垂直功率mosfet100中的元件具有相同附图标记的垂直功率mosfet200中的元件的重复说明将不再描述。关于由这些完全相同的附图标记指示的元件的说明，参考上文第一对比示例的说明。

替代了以上所描述的具有第一应力件110和第二应力件120，垂直功率mosfet200具有四个应力件210、220、211和221。与上文第一对比示例类似，第一源极区117、第一沟道区115、漂移层105的第一部分、第二沟道区125和第一源极区125沿第一横向方向x布置在第一应力件210与第二应力件220之间。此外，垂直功率mosfet200包括第三应力件211和第四应力件221，它们与第一应力件210和第二应力件220基本相同但沿第二横向方向从第一应力件210和第二应力件220偏移。第一源极区117、第一沟道区115、偏移层105的第一部分、第二沟道区125和第二源极区127横向布置在第三应力件211与第四应力件221之间。第一应力件210和第三应力件211均作为第一p⁺基底层部分118中的阱区分别嵌入在第一基底层118中。同样地，第二应力件220和第四应力件221均作为第二p⁺基底层部分128中的阱区分别嵌入在第二基底层128中。第一至第四应力件210、220、211和221的布置使得存在相对于第一对称平面的镜像对称，该第一对称平面垂直于第一主侧面102并平行于第二横向方向y在第一沟道区115与第二沟道区125之间延伸。此外，还存在相对于第二镜像平面的另一镜像对称，该第二镜像平面沿平行于第一横向方向x的方向垂直于第一主侧面102在第一应力件210与第三应力件211之间延伸并在第二应力件220与第四应力件221之间延伸。示例性地，第一应力件210到第一沟道区115的第一距离和第三应力件211到第一沟道区115的第二距离均小于10μm或小于5μm或小于2.5μm。同样地，示例性地，第二应力件220到第二沟道区125的第三距离和第四应力件221到第二沟道区125的第四距离均小于10μm或小于5μm或小于2.5μm。在条形栅极电极130的两侧提供多个应力件210、211、220、211，与其中第一应力件110和第二应力件120具有平行于条形栅极层130的条形的第一对比示例中的配置相比，具有第一p⁺基底层部分118’和第二p⁺基底层部分128’的较大区域暴露于第一主侧面102以便于将这些第一p⁺基底层部分118’和第二p⁺基底层部分128’与源电极(图中未示出)接触的优势。

换句话说，第二对比示例中的应力件配置与第一实施方式中的应力件配置的不同在于沿第二横向方向y连续延伸的单一条形第一应力件110在第二对比示例中用沿着第二横向方向y对齐的多个较小的应力件210和211替代，并且在第一对比示例中沿第二横向方向y连续延伸的单一条形第二应力件120在第二对比示例中用沿着第二横向方向y对齐的多个较小的应力件220和221替代。第一至第四应力件210、220、211和221中的每一个均可以从第一主侧面102延伸到至少50nm的深度，均在第一横向方向x可以具有至少100nm的第一横向宽度，并且均在垂直于第一横向方向x的第二横向方向y可以具有至少100nm的第二宽度。示例性地，第一至第四应力件210、211、220、221均可以从第一主侧面102延伸到至少100nm的深度或者至少200nm的深度。更示例性地，第一至第四应力件210、211、220、221均可以在第一横向方向x具有至少100nm或至少200nm的第一横向宽度。示例性地，第一至第四应力件210、211、220、221均可以在第二横向方向y具有至少100nm或至少200nm的第二横向宽度。第一至第四应力件210、211、220、221的材料可以与上文所描述的用于第一对比示例的第一应力件110和第二应力件120的相同。与在第一对比示例中类似，第一沟道区115中的应力与垂直功率mosfet200运行期间流过第一沟道区115的电流方向平行的方向大体一致(即平行或反平行于第一横向方向x)。同样地，第二沟道区125中的应力与垂直功率mosfet200运行期间流过第二沟道区215的电流方向平行的方向大体一致(即平行或反平行于第一横向方向x)。

在下文中，将参照图3a至3c描述根据第三对比示例的sic功率器件。根据第三对比示例的sic功率器件是与上文参照图2a至2c所描述的功率mosfet200类似的垂直功率mosfet300。由于第二与第三对比示例之间存在许多相似点，下文将仅描述这两个对比示例之间差异。图3a示出了垂直sicmosfet300的俯视图，图3b示出了沿着图3a中的线a-a’得到的横截面图，图3c示出了沿着图3a中的线b-b’得到的横截面图。在图中相同的附图标记指代上文所描述的相同的元件并且可以参考在本方面的上文描述。将不会提供这些元件的重复说明。垂直功率mosfet300与垂直功率mosfet200的区别仅在于器件中所提供的应力件的配置。在图3a至3c所示的第三对比示例中，提供了第一至第四应力件310、320、311和321，其与在第二对比示例中的第一至第四应力件210、220、211和221的区别仅在于在图3a的俯视图中，第一至第四应力件310、320、311和321沿第一横向方向x延伸直到栅极层130的边缘。在所有其它方面，第一至第四应力件310、320、311和321与上文所描述的第二对比示例中的第一至第四应力件210、220、211和221完全相同。第一应力件310和第三应力件311比第二对比示例中的第一应力件210和第三应力件211更接近第一沟道区115。同样地，第二应力件320和第四应力件321比第二对比示例中的第二应力件220和第四应力件221更接近第二沟道区125。因此，可以通过第一至第四应力件310、320、311和321向第一沟道区115和第二沟道区125引入比第二对比示例更高的应力水平。并且垂直功率mosfet300具有与垂直功率mosfet200相同的镜像对称。与上文对比示例中类似，第一沟道区115中的应力与垂直功率mosfet300运行期间流过第一沟道区115的电流方向平行的方向大体一致(即平行或反平行于第一横向方向x)。类似地，第二沟道区125中的应力与垂直功率mosfet300运行期间流过第二沟道区125的电流方向平行的方向大体一致(即平行或反平行于第一横向方向x)。

在下文中，根据所要求的发明的实施方式的sic功率器件将参照图4a至4c进行描述。根据该实施方式的sic功率器件是与上文所描述的垂直功率mosfet100至300类似的垂直功率mosfet400。图4a示出了垂直sicmosfet400的俯视图，图4b示出了沿着图4a中的线a-a’得到的横截面图，图4c示出了沿着图4a中的线b-b’得到的横截面图。图中的相同附图标记指代上文所描述的相同元件并参考本方面上文说明。将不提供这些元件的重复说明。该实施方式与第一至第三对比示例的区别仅在于应力件410和420的配置。关于所有其它特征，参考上文的说明。在该实施方式中，第一应力件410和第二应力件420布置在邻近第一主侧面402的碳化硅晶片401中，以使得第一沟道区115、漂移层105的第一部分和第二沟道区125沿第二横向方向横向布置在第一应力件410与第二应力件420之间。那意味着在上文所描述的第一(或第二或第三)对比示例中，第一沟道区115和第二沟道区125沿第一横向方向x夹在第一应力件110(或210或310)与第二应力件120(或220或320)之间，而在本实施方式中，第一沟道区115和第二沟道区125沿第二横向方向y夹在第一应力件410与第二应力件420之间。当在第二横向方向y观察时，即在垂直于第二横向方向y的平面的正交投影上，第一应力件410和第二应力件420分别与第一源极区117、第一沟道区115、漂移层105的第一部分、第二沟道区125和第二源极区127重叠。在本实施方式中，第一应力件410和第二应力件420均与第一沟道区115和第二沟道区125直接接触。因此，与在第一至第三对比示例相比，可以更有效地将应力引入本实施方式中的第一沟道区115和第二沟道区125。与第一至第三对比示例类似，第一应力件410和第二应力件420的布置使得存在相对于第一对称平面的镜像对称，该第一对称平面垂直于第一主侧面102并沿平行于第二横向方向y的方向在第一沟道区115与第二沟道区125之间延伸。此外，可以存在相对于第二镜像平面的另一镜像对称，该第二镜像平面沿平行于第一横向方向x的方向垂直于第一主侧面102在第一应力件410与第二应力件420之间延伸。与上文对比示例类似，第一沟道区115的应力与垂直功率mosfet400运行期间流过第一沟道区115的电流方向平行的方向大体一致。同样地，第二沟道区125的应力与垂直功率mosfet400运行期间流过第二沟道区115的电流方向平行的方向大体一致。

在下文中，将参照图5a和5b对根据第四对比示例的sic功率器件进行描述。根据第四对比示例的sic功率器件是横向功率mosfet500。图5a示出了横向功率mosfet500的俯视图，图5b示出了沿着图5a中的线a-a’得到的横向功率mosfet500的横截面图。横线功率mosfet500包括具有第一主侧面502和第二主侧面503的sic层509。邻近第一主侧面502形成了n型源极区517和n型漏极区527，p型沟道区515沿平行于第一主侧面502的第一横向方向x将n型源极区517和n型漏极区527横向分隔开。在第一主侧面502上形成了与沟道区515重叠的栅极绝缘层531。栅极绝缘531上形成了导电栅极层530。源极区517、漏极区527、沿第一横向方向x夹在源极区517与漏极区527之间的栅极层530和沟道区515均具有条形，这些条形的纵向轴线沿垂直于第一横向方向x且平行于第一主侧面502的第二横向方向y延伸，如图5b的俯视图所示，即在平行于第一主侧面502的平面的正交投影上。

根据第四对比示例的横向功率mosfet500包括在sic层509中邻近第一主侧面502布置的第一应力件510和第二应力件520。第一应力件510和第二应力件520也是条形并且沿平行于条形第一源极区517的纵向轴线、条形栅极层530的纵向轴线和条形漏极区527的纵向轴线的第一横向方向x延伸。第一应力件510布置在栅极层530沿第一横向方向x的第一侧，而第二应力件520相对于第一侧布置在栅极层530的第二侧。源极区517、沟道区515和漏极区527横向布置在第一应力件510与第二应力件520之间。第一应力件510和第二应力件520被配置为将应力引入沟道区515。第一应力件510和第二应力件520通过连续sic区域(即通过包括源极区517和漏极区527的sic层509的一部分)连接至沟道区515。关于大小和材料，第一应力件510和第二应力件520可以具有与以上参照图1a和图1b所描述的第一应力件110和第二应力件120相同的特征。与在上文实施方式和第四对比示例中的类似，沟道区515中的应力与横向功率mosfet500运行期间流过沟道区515的电流方向平行的方向大体一致(即平行或反平行于第一横向方向x)。

对本领域技术人员来说显而易见的是，在不背离所附权利要求定义的本发明的范围的情况下，可以对以上所描述的实施方式进行修改。

在以上实施方式中，碳化硅功率器件被描述为垂直功率mosfet。然而，本发明的概念还可以应用于绝缘栅双极晶体管(igbt)。

在以上实施方式中，施加到沟道区的应力被描述为拉伸应力，但也可以是压缩应力。

应当注意的是，术语“包括”并不排除其它元件或步骤并且不定冠词“一种”或“一个”不排除复数。还可以组合与不同实施方式相关联的所描述的元件。

附图标记列表

100、200、300、400垂直功率mosfet

101碳化硅晶片

102、502第一主侧面

103、503第二主侧面

105漂移层

107漏极层

115第一沟道区

117第一源极区

118第一基底层

118’第一p⁺基底层部分

110、210、310、410、510第一应力件

120、220、320、420、520第二应力件

125第二沟道区

127第二源极区

128第二基底层

128’第二p⁺基底层部分

130、530栅极层

131、531栅极绝缘层

211、311第三应力件

221、321第四应力件

500横向功率mosfet

509sic层

515沟道区

517源极区

527漏极区

x第一横向方向

y第二横向方向

z正交方向。