形成具有低加工损伤的高碳含量可流动电介质膜的制作方法

1.本发明一般涉及半导体器件的制造方法和所得结构。更具体地说，本发明涉及以低加工损伤形成的高碳含量可流动电介质膜的制造方法和所得结构。


背景技术：

2.电子器件中的集成电路涉及半导体器件制造。一系列光刻和化学处理步骤在半导体晶片上产生电子电路。半导体晶片经受前段制程(feol)处理和后段制程(beol)处理。feol处理包括直接在硅中形成晶体管。beol处理包括互连各个半导体器件以形成电路。特别地，创建了由绝缘层隔离的互连金属线。绝缘介电材料例如是二氧化硅或低介电常数(k)材料。


技术实现要素：

3.本发明的实施例涉及一种用于制造电介质膜的方法。该方法的非限制性实例包括在衬底上沉积第一前体。所述第一前体包括包含六元环的环状碳硅氧烷基。该方法还包括在衬底上沉积第二前体。所述第一前体与所述第二前体在所述衬底上形成预备膜，并且所述第二前体包含硅、碳与氢。该方法还包括将所述预备膜暴露于来自能量源的能量以形成多孔电介质膜。该方法的优点包括提供比八元环碳硅氧烷对应物更小的孔径，这降低了k值并提供了更低的电容。
4.该方法的另一个非限制性实例包括在衬底上沉积第一前体。所述第一前体具有以下结构：
[0005][0006]
以及
[0007]
a、b、c、d、e和f各自独立地为烷基或烯基。该方法还包括在衬底上沉积第二前体。所述第一前体和所述第二前体在所述衬底上形成预备膜，并且所述第二前体包括线性碳硅氧烷。该方法还包括将所述预备膜暴露于能量源以形成多孔电介质膜。该方法的优点包括比八元环碳硅氧烷对应物更小的孔径，这降低了k值并提供了更低的电容。
[0008]
该方法的另一个非限制性实例包括在衬底上沉积第一前体。所述第一前体包括环状碳硅氧烷基。该方法还包括在所述衬底上沉积第二前体。所述第一前体和所述第二前体在所述衬底上形成预备膜，并且所述第二前体包括碳与硅的比大于3:1的碳硅烷。该方法还包括将所述预备膜暴露于能量源以形成多孔电介质膜。该方法的优点包括碳含量富集和孔径较小，从而在膜内具有强且稳定的结合，这提供了改善的机械性能(例如密度)和对加工
损伤(例如蚀刻和平面化)的降低的敏感性。
[0009]
本发明的实施例涉及一种电介质膜。电介质膜的非限制性实例包括共价键合的网络，该网络包括硅、氧、碳和氢原子。该电介质膜还包含环状碳硅氧烷基和桥接si
‑
ch2
‑
si基团。电介质膜的优点包括碳含量富集和较小的孔径，从而在膜内提供了强且稳定的结合，这提供了改善的机械性能(例如密度)和对加工损伤(例如蚀刻和平面化)的降低的敏感性。
[0010]
电介质膜的另一个非限制性实例包括共价键合的网络，该网络包括硅、氧、碳、氢和氮原子。该电介质膜还包含环状碳硅氧烷基和桥接si
‑
ch2
‑
si基团。电介质膜的优点包括碳含量富集和较小的孔径，从而在膜内提供了强且稳定的结合，这提供了改善的机械性能(例如密度)和对加工损伤(例如蚀刻和平面化)的降低的敏感性。
[0011]
通过本发明的技术实现了额外的技术特征和益处。本发明的实施例和方面在本文中详细描述，并且被认为是所要求保护的主题的一部分。为了更好地理解，参考详细描述和附图。
附图说明
[0012]
在说明书的结尾处的权利要求中特别指出并清楚地要求了本文描述的专有权的细节。从下面结合附图的详细描述中，本发明的实施例的前述和其它特征和优点将变得显而易见，其中：
[0013]
图1
‑
图6示出了根据本发明实施例的用于在半导体器件中制造电介质膜的工艺流程，其中：
[0014]
图1示出了半导体器件的图案化衬底的截面侧视图；
[0015]
图2示出了在将第一前体和第二前体流到图案化的衬底上之后的图案化衬底的截面侧视图；
[0016]
图3示出了在图案化的衬底上形成初始电介质膜之后的图案化衬底的截面侧视图；
[0017]
图4示出了在将预备电介质膜暴露于含氮前体之后的图案化衬底的截面侧视图；
[0018]
图5示出了在将预备电介质膜暴露于能量源之后的图案化衬底的截面侧视图；以及
[0019]
图6示出了在图案化衬底上形成的多孔电介质膜的截面侧视图；
[0020]
图7示出了根据本发明实施例的描述布置在沟槽中的电介质膜的示例性电子显微图像；
[0021]
图8示出了比较在有和没有紫外(uv)光固化的情况下形成的电介质膜的介电常数的曲线图；
[0022]
图9a示出了根据本发明实施例的电介质膜中碳的原子百分比的曲线图；
[0023]
图9b示出了对比电介质膜中碳的原子百分比的曲线图；以及
[0024]
图10示出了根据本发明实施例的暴露于氨后电介质膜的收缩百分比的图。
[0025]
这里描述的图是说明性的。在不脱离本发明的精神的情况下，可以对其中描述的图或操作进行许多变化。例如，可以以不同的顺序执行动作，或者可以添加、删除或修改动作。此外，术语“耦合”及其变型描述了在两个元件之间具有通信路径，并且不暗示元件之间的直接连接，而在它们之间没有中间元件/连接。所有这些变化都被认为是说明书的一部
分。
[0026]
在附图和以下对所述实施例的详细描述中，附图中所示的各种元件具有两个或三个数字参考标号。除了个别例外，每个参考数字的最左边的数字对应于其中首先示出其元件的图。
具体实施方式
[0027]
为了简洁起见，在此可能详细描述或可能不详细描述与半导体器件和集成电路(ic)制造有关的常规技术。此外，本文所述的各种任务和过程步骤可并入具有本文未详细描述的额外步骤或功能性的更综合程序或过程中。特别是，半导体装置和基于半导体的ic的制造中的各种步骤是公知的，因此为了简洁起见，许多传统步骤将在此仅简要提及或将被完全省略而不提供公知的工艺细节。
[0028]
现在转向与本发明的方面更具体相关的技术的概述，随着线尺寸缩小以增加微电子器件(例如，计算机芯片)的速度和存储器存储能力，绝缘要求变得更加严格。这些器件中减小的尺寸和尺度需要较低k的材料以最小化rc时间常数，其中r是导线的电阻，c是绝缘电介质中间层的电容，c与间隔成反比并且与层间电介质ild的k成正比。
[0029]
大规模集成(vlsi)和超大规模集成(ulsi)芯片的许多制造步骤是通过等离子体增强化学或物理气相沉积技术来进行的。使用先前安装的和可用的处理设备通过等离子体增强化学气相沉积(pecvd)技术制造超低k材料的能力因此简化了制造工艺集成，降低了制造成本，并且产生较少的有害废物。
[0030]
此外，随着电子器件尺寸的减小，电介质绝缘膜层的厚度减小。结果，电介质层经受增加的退化或磨损倾向，称为时间依赖性电介质击穿(tddb)。
[0031]
包含硅(si)、碳(c)、氧(o)和氢(h)原子(sicoh)的超低k电介质膜可为无孔或多孔的。通常，多孔sicoh膜具有比相应的无孔膜低的电介质常数(k)(例如，k小于或等于3.0)。多孔sicoh膜的k值通常为约1.8至约2.95，k值较低的膜具有较高的孔隙率。多孔膜可以通过例如在沉积预备膜结构期间引入不稳定的成孔剂基团，随后通过固化除去成孔剂基团而形成。
[0032]
然而，与相应的无孔电介质相比，多孔超低k sicoh膜可能具有次优的机械性能，例如高断裂速度和应力，以及低模量和硬度。sicoh电介质膜也会随着k的降低而劣化。结果，许多超低k sicoh膜容易受到加工损伤。例如，标准sicoh膜中的碳含量可以在图案化和蚀刻工艺(例如，等离子体反应离子蚀刻和基于氧气的等离子体灰化工艺)期间去除。结果，该膜可以像多孔氧化硅一样工作，并且可以通过标准湿法蚀刻快速去除，这会影响图案化期间的尺寸控制。此外，多孔氧化硅的k值容易吸收水分，并且具有高得多的k值(例如，k大于4.2)。因此，多孔氧化物膜将增加总k值和最终器件电容和可靠性。等离子体诱导损伤(pid)是描述电介质膜中的这种类型的退化的参数。
[0033]
低k或超低k sicoh电介质的改进的机械性能可以通过在沉积后处理sicoh膜来实现。例如，使用热、紫外(uv)光、电子束辐射、化学能或这些能源的组合的固化或处理已经用于稳定低或超低k电介质材料并改善其机械性能。虽然这种后沉积处理是可能的，但是它们增加了额外的处理步骤，并因此增加了制造低k或超低k电介质膜的成本。因此，需要一种改进的超低k电介质膜材料，其不易受后处理机械损伤的影响，并且可以用于填充具有减小的
尺寸和大小的器件。
[0034]
sicoh膜可以通过使用cvd工艺形成，该cvd工艺将前体沉积到衬底的图案化区域上。用于形成膜的前体包括例如环状和线性有机硅化合物(例如环状硅氧烷，如八甲基环四硅氧烷[(ch3)2sio]4)和线性原硅酸四甲酯(si(och3)4))。前体形成膜，该膜在沉积期间在衬底上流动以便于填充受限的几何形状。
[0035]
尽管需要超低k sicoh膜，但是与相应的无孔材料相比，具有较低k值的多孔sicoh膜可能具有次优的机械性能，例如高断裂速度和应力，以及低模量和硬度。因此，这些超低k膜易受例如来自化学机械平面化(cmp)的处理损伤的影响。因此，需要一种改进的超低k电介质膜材料，其不易受后处理机械损伤的影响，并且可以用于填充具有减小的尺寸和大小的器件。
[0036]
现在转向本发明的方面的概述，本发明的一个或多个实施例通过提供用于沉积和得到的具有高碳含量(例如，大于20％)的低k电介质膜的方法来解决现有技术的上述缺点。使用两种前体形成电介质膜。第一前体是环状有机硅化合物，其包括具有三个硅原子与三个氧原子交替的六元环或四个硅原子与四个氧原子交替的八元环的环状碳硅烷基团。第一前体包括高碳含量。第二前体是高碳含量的线性碳硅氧烷或碳硅烷。与具有四个硅原子的环状前体(例如八甲基环四硅氧烷)相比，六元环的环状碳硅氧烷前体具有更高的碳含量。在本发明的一些实施方案中，c：si大于4:1，c：o大于1。一旦第一和第二前体沉积在图案化的衬底上，预备膜就可以暴露于含氮前体(例如，氨(nh3))，以形成含氮sicoh膜，以及减少膜收缩。固化预备膜以形成最终的多孔膜。
[0037]
本发明的上述方面通过提供具有高碳含量和低k值(例如，根据本发明的一个或多个实施例小于3.0)的可流动的多孔sicoh和sicoh膜解决了现有技术的缺点。具有三个硅原子的环状碳硅氧烷提供比它们的四个硅原子对应物更小的孔径，这提供了降低k值的减小的孔径并提供了更低的电容。由于较高碳含量和较小孔径的组合以及因此在膜内的强且稳定的结合，所述膜具有改善的机械性能(例如，密度)和对加工损伤(例如，通过蚀刻和平面化)的降低的敏感性。该膜还具有改善的共形覆盖率，用于填充图案化衬底中的小间隙。
[0038]
现在转到本发明的各方面的更详细描述，图1
‑
图6描述了根据本发明的实施例的用于在包括一个或多个沟槽102的图案化衬底101上形成电介质膜的工艺流程。图1描述了图案化衬底101的截面侧视图。图案化衬底101包括单层或多层材料，包括但不限于半导体材料、绝缘材料、导电材料或其任意组合。半导体材料的非限制性实例包括si、sige、sigec、sic、gaas、inas、inp和其它iii/v或ii/vi化合物半导体。图案化衬底101还可以包括分层衬底，例如si/sige、si/sic、绝缘体上硅(soi)或绝缘体上硅锗(sgoi)。
[0039]
当图案化衬底101包括绝缘材料时，绝缘材料可以是有机绝缘体、无机绝缘体或其组合，并且包括多层。当图案化衬底101包括导电材料时，图案化衬底101可包括例如多晶硅、元素金属的合金、金属硅化物、金属氮化物及其组合，并且包括多层。图案化的衬底101可以包括半导体材料和绝缘材料的组合、半导体材料和导电材料的组合或者半导体材料、绝缘材料和导电材料的组合。
[0040]
图案化衬底101中的一个或多个沟槽102(或间隙)通过例如蚀刻形成。当从表面观看时，沟槽102可具有任何形状或尺寸。沟槽102可以是圆形、椭圆形、多边形、矩形或各种其它形状。沟槽102具有高度和宽度，其限定大于1:1的高度与宽度的纵横比(例如，5:1或更
大、6:1或更大、7:1或更大、8:1或更大、9:1或更大、10:1或更大、11:1或更大、12:1或更大等)。在本发明的一些实施例中，高纵横比是由于小间隙宽度小于32纳米(nm)、小于28nm、小于22nm或小于16nm。尽管图1
‑
图6示出了图案化衬底101的实施例，但是根据其他实施例，该衬底未被图案化。本文所述的膜可沉积在具有任何表面拓扑结构的任何基底上，包括平坦或基本上平坦的衬底。
[0041]
图2示出了在将第一前体204和第二前体206流到图案化衬底101的表面上之后的图案化衬底101的截面侧视图。将图案化的衬底101放置在反应室中。然后，可以是液体、气体或蒸汽形式的第一前体204和第二前体206被引入到室中。可以使用任何沉积方法，例如旋涂、等离子体增强化学气相沉积(pecvd)、热化学气相沉积、蒸发或其它方法。
[0042]
第一前体204是包括硅(si)、碳(c)、氧(o)和氢(h)原子的环状碳硅氧烷。根据本发明的一些实施例，第一前体204是三个硅原子与三个氧原子交替的六元环。根据本发明的其它实施例，第一前体204是四个硅原子与四个氧原子交替的八元环。
[0043]
根据本发明的一或多个实施例，第一前体204具有以下结构：
[0044][0045]
以及
[0046]
a、b、c、d、e和f各自独立地为烷基或烯基。根据本发明的一个或多个实施方案，烷基是甲基、乙基、丙基、丁基或戊基。根据本发明的一些实施方式，所述烯基是乙烯基、丙烯基、丁烯基或戊烯基。
[0047]
根据本发明的一或多个实施例，第一前体204具有以下结构：
[0048][0049]
以及
[0050]
a、c和e各自为甲基，并且b、d和f各自为乙烯基。
[0051]
根据本发明的一些实施例，第一前体204具有以下结构：
[0052][0053]
以及
[0054]
a、b、c、d、e和f各自独立地为烷基或烯基。根据本发明的一个或多个实施例，烷基是甲基、乙基、丙基、丁基或戊基。根据本发明的一些实施方式，所述烯基是乙烯基、丙烯基、丁烯基或戊烯基。
[0055]
在本发明的一个或多个实施例中，第一前体204具有大于2:1的碳与硅(c：si)比。根据其它实施例，第一前体具有c：si比为约3:1至约9:1。
[0056]
根据本发明的一个或多个实施例，第二前体206是线性碳硅氧烷，并且包括硅(si)、碳(c)、氧(o)和氢(h)的原子。根据本发明的其它实施例，第二前体206是碳硅烷，并且包括硅(si)、碳(c)和氢(h)的原子。
[0057]
第二前体206也包括高碳含量。在本发明的一些实施例中，第二前体206中的碳硅比c：si大于3:1。根据其它实施例，第二前体206中的碳氧比c：si为约4:1至约8:1。在本发明的一或多个实施例中，第二前体406具有大于4:1的碳氧比(c：o)。在本发明的其它实施例中，第二前体406的碳氧比c：o大于1。
[0058]
根据本发明的一或多个实施例，第二前体206具有以下结构：
[0059][0060]
以及
[0061]
g、h、i、j、k和l各自独立地为烷基、烯基或烷氧基。在本发明的一些实施例中，烷基是甲基、乙基、丙基、丁基或戊基。根据本发明的一个或多个实施例，烯基是乙烯基、丙烯基、丁烯基或戊烯基。根据本发明的一些实施例，烷氧基是甲氧基、乙氧基、丙氧基或丁氧基。
[0062]
根据本发明的一或多个实施例，第二前体206具有以下结构：
[0063][0064]
根据本发明的其它实施例，第二前体206具有以下结构：
[0065][0066]
根据本发明的一些实施例，第二前体206具有以下结构：
[0067][0068]
以及
[0069]
m、n、o和p各自独立地为氢、烷基、烯基或烷氧基。在本发明的一些实施例中，烷基是甲基、乙基、丙基、丁基或戊基。根据本发明的一个或多个实施例，烯基是乙烯基、丙烯基、丁烯基或戊烯基。根据本发明的一些实施例，烷氧基是甲氧基、乙氧基、丙氧基或丁氧基。
[0070]
根据本发明的一或多个实施例，第二前体206具有以下结构：
[0071][0072]
根据本发明的其它实施例，第二前体206具有以下结构：
[0073][0074]
以及
[0075]
q和r各自独立地为氢、烷基、烯基或烷氧基。在本发明的一些实施例中，烷基是甲基、乙基、丙基、丁基或戊基。根据本发明的一个或多个实施例，烯基是乙烯基、丙烯基、丁烯基或戊烯基。根据本发明的一些实施例，烷氧基是甲氧基、乙氧基、丙氧基或丁氧基。
[0076]
根据本发明的一或多个实施例，第二前体206具有以下结构：
[0077][0078]
在沉积第一前体204和第二前体206时，氧化气体或惰性气体可以包括在室中。氧化气体的非限制性实例包括二氧化碳、氧气、一氧化二氮或其任何组合。氧化气体可用来稳定反应器中的反应物，并改善沉积在衬底上的电介质膜的均匀性。氧化气体是任选的，可用于促进反应性和均匀性。
[0079]
沉积第一前体204和第二前体206的条件可以根据电介质膜的期望的最终介电常数而变化。然而，通过允许至少一部分不稳定的有机成孔剂基团保留在最终的膜中，使用低温提供了具有高碳含量的膜。根据本发明的一个或多个实施例，所用温度可在约10℃至约300℃的范围内。在另一方面，该温度可被设定为约25℃至约200℃的范围内的温度。在本发明的其它实施例中，该温度可被设定为约60℃至约120℃。
[0080]
图3示出在图案化衬底101上由第一前体204和第二前体206形成预备电介质膜303后的图案化衬底101的剖面侧视图。预备膜303包括硅(si)、氧(o)、碳(c)和氢(h)的共价键合网络，以及环状碳硅氧烷结构。根据本发明的一些实施例，预备膜303还包括来自第二前体206的桥接si
‑
ch2
‑
si基团。
[0081]
预备电介质膜303在图案化衬底101的表面上形成通常均匀的共形层。预备电介质膜303填充沟槽102，即使具有高的纵横比，也不在其中形成气隙或空隙。
[0082]
预备电介质膜303还包括不稳定的致孔剂，其部分随后被除去以产生多孔的最终电介质膜。致孔剂是一种不稳定的、可除去的官能团，其存在于预备膜中并与之共价键合。随后通过高能处理步骤(见图5)除去至少一部分成孔剂，以提供多孔的最终低k膜。如本文所提到的，多孔电介质膜包括在通过除去多个不稳定致孔剂而形成的膜内的多个孔或开口。
[0083]
图4示出了在将预备电介质膜303暴露于含氮前体410之后的图案化衬底101的截面侧视图。根据本发明的一个或多个实施例，含氮前驱物410包括氨(nh3)。根据本发明的一些实施例，含氮前体410包括一氧化二氮(d2o)。
[0084]
将预备电介质膜303暴露于含氮前体410可以向膜中添加或不添加少量的氮(n)。因此，在暴露于含氮前驱物410之后，所得膜包含硅、碳、氧及氢(sicoh)或硅、碳、氧、氢及氮(sicoh)。将预备膜303暴露于含氮前体410减轻了膜收缩，并且允许膜保持比未处理的其他方面类似的膜更大的物理强度。不受理论的约束，暴露于含氮前体410可增加后续固化工艺的有效性，这可除去不期望的组分并使膜基质交联以建立刚性材料晶格。
[0085]
图5示出了在用能量源505固化期间，经氮处理的预备电介质膜303a的截面侧视图。为了形成多孔的最终低k膜(如图6所示的303b)，以热能、uv光、微波、电子束、离子束或其它能源(例如催化物种)的形式将能量505施加到氮处理过的预备电介质膜303a上。在本发明的一些实施例中，使用这些能量中的两种或更多种的组合。这些能量输入将氮处理过的预备电介质膜303a转变成最终的多孔低k膜(如图6所示)。具体地，从预备膜中除去至少一部分不稳定的致孔剂基团提供了如下所述的多孔膜。由于具有环状碳硅氧烷结构的第一前体204的结构，例如与其它环状四硅烷前体例如八甲基环四硅烷(omcts)相比，提供了更小的基本上非互连的孔。此外，由于第二前体的高碳含量，最终多孔膜的碳含量也较高。
[0086]
根据本发明的一些实施例，固化工艺的温度为约100℃至约450℃，根据其它实施例，固化工艺的温度为约200℃至约400℃，根据本发明的一个或多个实施例，固化工艺的温度为约250℃至约385℃，或约300℃至约350℃。
[0087]
因此，至少一部分致孔剂不存在于最终低k膜303b中。能量处理步骤在最终的膜中产生孔、或空隙或洞。所得到的最终低k膜303b具有通过除去致孔剂基团而形成的纳米级孔隙率。
[0088]
低k膜303b的厚度通常变化，并且取决于期望的应用。根据本发明的一些实施例，
低k膜303b具有约5纳米至约500纳米(nm)的厚度。在本发明的一些实施例中，低k膜303b具有约20nm至约120nm的厚度。
[0089]
根据本发明的一个或多个实施例，低k膜303b的介电常数(k)小于3.0。在本发明的一些实施例中，低k膜303b的k值小于2.7。然而，在另一方面，低k膜303b的k值小于约2.6。在又一方面，低k膜303b的k值为约2.2至约2.8。
[0090]
根据本发明的一个或多个实施例，低k膜303b是sicoh膜，并且具有si、c、o和h原子的共价键合网络，这些原子形成三维网络结构，其中si、c、o和h互连并且在x、y和z方向上相互关联。低k膜303b包括高百分比的碳(c)，其增强了膜中的交联。此外，较高的碳含量提供有利的性质，包括较低的等离子体诱导损伤(pid)、较小的平均孔径和改进的模量。在本发明的一些实施例中，低k膜303b包括桥接si
‑
ch2‑
si基团。
[0091]
在本发明的一个或多个实施例中，低k膜303b包括至少约30原子百分比(原子％)的碳(c)。在本发明的一些实施例中，低k膜303b包括至少35原子百分比的碳(c)。然而，在本发明的其它实施例中，低k膜303b包括约35原子百分比到约50原子百分比的碳(c)。
[0092]
根据一个或多个实施例，低k膜303b是sicoh膜，并且包括少量的氮(n)，其提高了稳定性和pid。在本发明的一些实施例中，低k膜303b包括约1原子百分比至约15原子百分比的氮(n)。在本发明的其它实施例中，低k膜303b包括约1原子百分比至约4原子百分比的氮(n)。
[0093]
低k膜303b的化学结构增强了材料的机械性能。根据本发明的一个或多个实施例，低k膜303b在400nm厚度下具有3吉帕斯卡至约12吉帕斯卡(gpa)的模量。在本发明的一些实施例中，低k膜303b在400nm具有约7gpa至约10gpa的模量。
[0094]
根据本发明的一个或多个实施例，低k膜303b具有约1％至约50％的孔隙率。根据本发明的一些实施例，低k膜303b具有约8％到约20％的孔隙率。
[0095]
低k膜303b可以用于各种应用。所述膜可用于(例如)完全对准的通孔方法和装置、feol栅极堆叠间隙填充应用和磁性隧道结磁阻随机存取存储器(mtj mram)间隙填充方法和装置。
[0096]
示例
[0097]
图7示出了示例性电子显微图像700，其示出了根据本发明实施例的布置在衬底的沟槽中的电介质膜702。膜702是sicoh膜，厚度约为80nm，k值约为2.75。如图所示，膜702填充了衬底707中的柱之间的高纵横比间隙。间隙具有1:1的纵横比。膜702填充了间隙而没有任何空隙的迹象。
[0098]
图8示出了比较使用和不使用紫外(uv)光固化形成的电介质膜的介电常数的曲线图800。测量在150℃下进行。通常，没有uv固化802的电介质膜802具有比uv固化804的电介质膜804更高的k值。uv固化将k值从约2.8降低到约2.6。
[0099]
图9a示出了显示在根据本发明的实施例制备的膜中碳原子百分比(at.％)的曲线图900，该膜由具有硅和氧的六元环的环状碳硅氧烷基前体形成。图9b示出了对比电介质膜中碳原子百分比(at.％)的曲线图901，该电介质膜由包含硅和氧的八元环的八甲基环四硅烷(omcts)前体形成。如图9a和9b所示，本发明膜的碳原子百分比904(40
‑
45原子百分比)(图9a)高于对比膜的碳原子百分比903(其为约30原子百分比)(图9b)。
[0100]
图10示出了根据本发明实施例的电介质膜在暴露于氨之后的收缩百分比的曲线
图1000。如图所示，用氨处理膜降低了膜的收缩。
[0101]
在此参考相关附图描述本发明的各种实施例。在不脱离本发明的范围的情况下，可以设计出替代实施例。尽管在以下描述和附图中阐述了元件之间的各种连接和位置关系(例如上方、下方、相邻等)，但是本领域技术人员将认识到，当即使改变了取向也保持了所描述的功能时，本文描述的许多位置关系是与取向无关的。除非另有说明，这些连接和/或位置关系可以是直接的或间接的，并且本发明并不旨在在这方面进行限制。因此，实体的耦合可以指直接耦合或间接耦合，并且实体之间的位置关系可以是直接或间接位置关系。作为间接位置关系的一个例子，本说明书中提到在层“b”上形成层“a”包括这样的情况，其中一个或多个中间层(例如层“c”)在层“a”和层“b”之间，只要层“a”和层“b”的相关特性和功能基本上不被中间层改变。
[0102]
以下定义和缩写用于解释权利要求和说明书。如本文所用，术语“包含(comprises)”、“包括(comprising)”、“包括(includes)”、“包括(including)”、“具有(has)”、“具有(having)”、“包含(contains)”或“包含(containing)”或其任何其它变型旨在涵盖非排他性的包括。例如，包括一系列要素的组合物、混合物、工艺、方法、制品或装置不一定仅限于那些要素，而是可以包括未明确列出的或此类组合物、混合物、工艺、方法、制品或装置固有的其他要素。
[0103]
另外，术语“示例性”在本文中用于表示“用作示例、实例或说明”。在此描述为“示例性”的任何实施例或设计不一定被解释为比其它实施例或设计更优选或有利。术语“至少一个”和“一个或多个”被理解为包括大于或等于一的任何整数，即一、二、三、四等。术语“多个”应理解为包括大于或等于二的任何整数，即二、三、四、五等。术语“连接”可以包括间接“连接”和直接“连接”。
[0104]
说明书中对“一个实施例(one embodiment)“、“一个实施例(an embodiment)”、“一个示例实施例(an example embodiment)”等的引用指示所描述的实施例可以包括特定特征、结构或特性，但是每个实施例可以包括或者可以不包括该特定特征、结构或特性。此外，这些短语不一定是指相同的实施例。此外，当结合实施例描述特定特征、结构或特性时，认为结合不管是否明确描述的其它实施例来影响这种特征、结构或特性是在本领域技术人员的知识范围内的。
[0105]
为了下文描述的目的，术语“上(upper)”、“下(lower)”、“right(右)”、“左(left)”、“垂直(vertical)”、“水平(horizontal)”、“顶部(top)”、“底部(bottom)”及其派生词应涉及所描述的结构和方法，如附图中所定向的。术语“覆盖(overlying)”、“在顶部上(atop)”、“在
…
上面(on top)”、“定位在
…
上(positioned on)”或“定位在顶部(positioned atop)”表示第一元件例如第一结构存在于第二元件例如第二结构上，其中中间元件例如界面结构可存在于第一元件和第二元件之间。术语“直接接触(direct contact)”是指第一元件(例如第一结构)和第二元件(例如第二结构)在两个元件的界面处没有任何中间导电、绝缘或半导体层的情况下连接。
[0106]
短语“对..具有选择性(selective to)”，例如，“第一元件对第二元件具有选择性”是指第一元件可以被蚀刻，而第二元件可以充当蚀刻停止层。
[0107]
术语“约(about)”、“基本上(substantially)”、“大约(approxinately)”及其变型旨在包括与基于提交本技术时可用的设备的特定量的测量相关联的误差度。例如，“约”可
以包括给定值的
±
8％或5％或2％的范围。
[0108]
如本文先前所述，为了简洁起见，本文中可能或可能不详细描述与半导体装置及集成电路(ic)制造有关的常规技术。然而，作为背景，现在将提供可用于实施本发明的一个或一个以上实施例的半导体装置制造工艺的更一般描述。尽管在实现本发明的一个或多个实施例中使用的特定制造操作可以是单独已知的，但是所描述的操作的组合和/或本发明产生的结构是独特的。因此，结合根据本发明的半导体器件的制造所描述的操作的独特组合利用了在半导体(例如，硅)衬底上执行的各种单独已知的物理和化学工艺，其中一些工艺在紧接的以下段落中描述。
[0109]
通常，用于形成将被封装到ic中的微芯片的各种工艺分为四个一般类别，即，膜沉积、去除/蚀刻、半导体掺杂和图案化/光刻。沉积是将材料生长、涂覆或以其它方式转移到晶片上的任何工艺。可用的技术包括物理气相沉积(pvd)、化学气相沉积(cvd)、电化学沉积(ecd)、分子束外延(mbe)以及最近的原子层沉积(ald)等。去除/蚀刻是从晶片去除材料的任何工艺。实例包括蚀刻工艺(湿法或干法)和化学机械平坦化(cmp)等。半导体掺杂是通过掺杂例如晶体管源极和漏极，通常通过扩散和/或通过离子注入来改变电特性。这些掺杂工艺之后是炉退火或快速热退火(rta)。退火用于激活注入的掺杂剂。导体(例如，多晶硅、铝、铜等)和绝缘体(例如，各种形式的二氧化硅、氮化硅等)的膜用于连接和隔离晶体管及其部件。半导体衬底的各个区域的选择性掺杂允许衬底的导电性随着电压的施加而改变。通过形成这些各种组件的结构，可构建数百万个晶体管并将其布线在一起以形成现代微电子装置的复杂电路。半导体光刻是在半导体衬底上形成三维浮雕图像或图案，以便随后将图案转移到衬底上。在半导体光刻中，图案由称为光致抗蚀剂的光敏聚合物形成。为了构建构成晶体管的复杂结构和连接电路的数百万个晶体管的许多布线，重复多次光刻和蚀刻图案转移步骤。印刷在晶片上的每个图案与先前形成的图案对准，并且缓慢地建立导体、绝缘体和选择性掺杂区域以形成最终器件。
[0110]
附图中的流程图和框图示出了根据本发明的各种实施例的制造和/或操作方法的可能实现。该方法的各种功能/操作在流程图中由方框表示。在一些替代实施方案中，框中所注明的功能可不按图中所注明的次序发生。例如，连续示出的两个框实际上可以基本上同时执行，或者这些框有时可以以相反的顺序执行，这取决于所涉及的功能。
[0111]
已经出于说明的目的给出了本发明的各种实施例的描述，但是其不旨在是穷尽的或限于所描述的实施例。在不背离所描述的实施例的范围的情况下，许多修改和变化对于本领域的普通技术人员将是显而易见的。选择本文所使用的术语以最好地解释实施例的原理、实际应用或对市场上存在的技术改进，或使本领域的其他普通技术人员能够理解本文所描述的实施例。