一种声表面波滤波器的晶圆级封装结构及其制备方法与流程

本发明涉及一种晶圆级封装结构，具体涉及一种声表面波滤波器的晶圆级封装结构及其制备方法。

背景技术：

第五代移动通信系统（5g）将推动移动通信终端射频系统的全面升级。为高端智能手机通信获得高速率和新频段通信功能，需要增大声表面波滤波器（sawf）的数量和应用，将对制造商带来直接的受益，然而sawf目前国内主流的封装工艺是芯片级封装（csp），将压电芯片、基板、金属球、树脂封装膜通过倒装和树脂封装工艺进行csp封装，以实现电信号与机械信号的传输和器件的封装保护。目前sawf的csp封装技术有如下缺点：

1.基板与树脂封装膜成本高；

2.csp器件比裸芯片尺寸大20%左右；

3.csp器件不能放入射频前端模组内，在高端智能设备中受限；

因此，如何在生产中解决掉声表面波滤波器件的csp封装工艺弊端，成为行业内迫切需要解决的问题。

技术实现要素：

本发明的主要目的在于解决现有技术中的上述弊端，提出一种体积小、成本低和应用广（射频前端模组内）的声表面波滤波器的晶圆级封装（wlcsp）结构及制作方法。

本发明采用如下技术方案：

一种声表面波滤波器的晶圆级封装结构，包括压电基体，该压电基体的内部有电极（pad）和叉指换能器（idt），墙层、顶层、导电柱和异质金属层位于压电基体上；所述的墙层设置于压电基体的idt面，并暴露出pad中间部位和idt全部，此墙层边缘位置可以与pad边缘齐平，使封装尺寸最小化；所述的顶层位于墙层上部，需开孔并暴露出pad中部；所述的墙层、顶层与压电基体的idt面之间形成封闭空腔；所述的导电柱和异质金属层将pad和焊点连接，形成外电路需要的电连接。

所述的声表面波滤波器压电基体材料可以是钽酸锂、铌酸锂等材料。

所述的墙层设置于压电基体的idt面，并暴露出pad中间部位和idt全部，暴露的pad中间部位的尺寸大于1um，暴露的idt尺寸大于（idt尺寸+1um）。

所述的墙层厚度大于1um，宽度等于或大于pad边缘尺寸，优选是等于pad边缘尺寸，所述的墙层边缘与pad边缘齐平。

所述的墙层的材料可以是聚合物（如环氧树脂、聚酰亚胺等）、光刻胶、硅或者玻璃。

所述的顶层设置于墙层表面，需开孔并暴露出pad中部。

所述的顶层厚度大于5um，开孔尺寸与墙层孔尺寸相同或大于1um，优选是大于1um。

所述的顶层的材料可以是聚合物（环氧树脂、聚酰亚胺等）、硅或者玻璃。

所述的导电柱材料可以是铜、铝、锡、金、钽、钛以及它们的合金或其他适合的材料。

所述的异质金属层材料可以是铜、铝、锡、金、钽、钛、镍以及它们的合金或其他适合的材料。

所述的异质金属层厚度大于1um。

所述的焊点材料诸如锡、金、铜、银、镍以及它们的合金或其他适合的材料，形状不限于球、凸块、柱体和方形，位置可以任意。

与现有技术相比，本发明技术具有如下优点：

1、本发明采用两层结构覆盖声表面波滤波器表面，设置空腔提高封装可靠性且体积最小化，工艺制程优化，成本降低。

2、本发明墙层边缘位置可以与pad边缘齐平，使封装结构的尺寸最小化，降低成本。

3、本发明采用异质金属层，将导电柱与焊点进行焊接，提升焊点根部焊接质量，提高封装可靠性。

4、本发明采用高杨氏模量和低热膨胀系数的聚合物做墙层和顶层时，其晶圆级封装后具有更强的抗变形和更小的翘曲，保证产品的可靠性和一致性，提高制程可靠性和良品率。

附图说明

图1本发明sawf结构示意图；

图2本发明设置墙层示意图；

图3本发明设置顶层示意图；

图4本发明设置导电柱示意图；

图5本发明设置异质金属层示意图；

图6本发明wlcsp封装结构示意图。

其中：101-压电基体，102-叉指换能器idt，103-pad电极，104-墙层，105-顶层，106-导电柱，107-异质金属层，108-焊点，c1-空腔。

具体实施方式

下面结合附图，对本发明做进一步的解释和说明：

请参照图6，一种声表面波滤波器的晶圆级封装结构，该晶圆级封装结构为聚合物高分子膜封装式结构，包括压电基体（101）、墙层（104）、顶层（105）、导电柱（106）、异质金属层（107）、焊点（108）等。该压电基体（101）的内部有pad电极（103）和idt叉指换能器（102），pad电极（103）和idt叉指换能器（102）的位置和尺寸可根据sawf设计需要变化。例如：某型sawf的设计，其2个idt（102）位于压电基体（101）的中心对称位置分布，pad电极（103）位于压电基体（101）边缘，具体pad电极（103）和idt（102）的位置和尺寸可根据sawf设计需要变化。

所述的墙层（104）设置于压电基体（101）的idt（102）功能面上，并分别在pad（103）位置和idt（102）位置开孔，暴露出pad（103）中间部位和idt（102）全部，暴露的pad中间部位的尺寸大于1um，暴露的idt（102）尺寸大于（idt尺寸+1um），开孔暴露pad（103）和idt（102）位置根据sawf设计需要合理变化。所述墙层厚度大于1um，材料可以是聚合物（环氧树脂、聚酰亚胺等）、光刻胶、硅或者玻璃等材料，聚合物高分子膜开孔工艺是曝光显影工艺，其他材料可以采用激光打孔工艺。

顶层（105）设置于墙层（104）上部，该顶层（105）需开孔并暴露出pad中部，开孔尺寸与墙层孔尺寸相同或大于1um，优选大于1um；该顶层（105）厚度大于5um。墙层（104）、顶层（105）与压电基体idt（102）面之间形成封闭空腔c1，idt（102）全部位于封闭空腔c1内。该顶层（105）的材料可以是聚合物（环氧树脂、聚酰亚胺等）、硅或者玻璃等材料。

导电柱（106）将pad（103）、异质金属层（107）连接。导电柱（106）材料可以是铜、铝、锡、金、钽、钛以及它们的合金或其他适合的材料。

异质金属层（107）图形可以根据sawf设计变化，该异质金属层（107）厚度大于1um。该异质金属层（107）材料可以是铜、铝、锡、金、钽、钛、镍以及它们的合金或其他适合的材料。异质金属层（107）设置工艺包括电镀、化学镀、气相沉积等，异质金属层（107）图形具体可采用光刻、刻蚀工艺。

在异质金属层（107）表面设置焊点（108），该焊点（108）材料可以是诸如锡、金、铜、银、镍以及它们的合金或其他适合的材料，形状不限于球、凸块、柱体和方形，焊点（108）位置在异质金属层（107）上可以任意。该导电柱（106）和异质金属层（107）将pad（103）和焊点（108）连接，形成外电路需要的电连接。

本发明还提供上述封装结构的制备方法，请参照图2-6，本发明制作工艺的具体步骤如下：

1）参照图2，墙层（104）设置于压电基体（101）的idt（102）功能面，并分别在pad（103）位置和idt（102）位置开孔，开孔采用曝光显影工艺或者激光打孔工艺，暴露pad中间部位的尺寸大于1um，，暴露idt尺寸大于（idt尺寸+1um）；

2）参照图3，该顶层（105）设置于墙层（104）上部，该顶层（105）需开孔并暴露出pad中部，开孔尺寸与墙层孔尺寸相同或大于1um，优选大于1um；该顶层（105）厚度大于5um；

3）参照图4和图5，设置导电柱（106），使其和异质金属层（107）将pad（103）连接。异质金属层（107）厚度大于1um，异质金属层（107）设置工艺包括电镀、化学镀、气相沉积等，异质金属层（107）图形具体可采用光刻、刻蚀工艺。

4）参照图6，在异质金属层（107）表面设置焊点（108），焊点（108）可以采用丝网印刷或植球方式，形状不限于球、凸块、柱体和方形，焊点（108）位置在异质金属层（107）上可以任意。

其中，曝光显影工艺，是对墙膜或顶膜的光敏聚合物进行曝光，发生光化学反应，改变在显影液中的溶解度，使用显影液将不需要的墙膜或顶膜溶解掉，将掩膜版上的图形转移到墙膜或顶膜上。激光打孔工艺，是利用高功率激光束照射被加工基体，使基体瞬间被加热至汽化温度，蒸发形成孔洞。

本发明上述实例是参照实例，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的实质范围内的更动与修改，都在本发明的保护范围内。