半导体装置的制作方法

关联申请

本申请享受以日本专利申请2019－169390号(申请日：2019年9月18日)为基础申请的优先权。本申请通过参考该基础申请而包含基础申请的全部内容。

本发明的实施方式涉及半导体装置。

背景技术：

二极管、metaloxidesiliconfieldeffecttransistor(mosfet，金属氧化物半导体场效应晶体管)、insulatedgatebipolartransistor(igbt，绝缘栅双极型晶体管)等的半导体装置，被使用于电力变换等的用途。半导体装置的耐压有时伴随电压的施加而降低。希望由电压施加引起的耐压的降低量较小。

技术实现要素：

本发明的实施方式提供能够抑制由电压施加引起的耐压的降低的半导体装置。

实施方式的半导体装置具有第1电极、第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、第2导电型的多个环状区域、第2电极、第3电极及半绝缘层。上述第1半导体区域设置于上述第1电极的上方，与上述第1电极电连接。上述第2半导体区域设置于上述第1半导体区域的上方。上述第3半导体区域设置于上述第1半导体区域的上方，包围上述第2半导体区域，具有比上述第1半导体区域高的第1导电型的杂质浓度。上述多个环状区域与上述第2半导体区域及上述第3半导体区域分离，并且互相分离而设置。上述多个环状区域位于上述第2半导体区域与上述第3半导体区域之间，分别包围上述第2半导体区域。上述第2电极设置于上述第2半导体区域的上方，与上述第2半导体区域电连接。上述第3电极在上述第3半导体区域的上方与上述第2电极分离而设置，包围上述第2电极，与上述第3半导体区域电连接。上述半绝缘层与上述第1半导体区域、上述第2电极、上述多个环状区域及上述第3电极接触。上述多个环状区域包含第1环状区域及设置于上述第1环状区域与上述第3半导体区域之间的第2环状区域。从上述第2半导体区域朝向上述第3半导体区域的径向上的上述第2环状区域的长度，比上述径向上的上述第1环状区域的长度短。

附图说明

图1是表示第1实施方式的半导体装置的俯视图。

图2是图1的ii－ii剖视图。

图3中(a)、(b)是表示参考例及第1实施方式的半导体装置的特性的曲线。

图4是表示参考例及第1实施方式的半导体装置的特性的曲线。

图5是表示第1实施方式的第1变形例的半导体装置的一部分的剖视图。

图6是表示第1实施方式的第2变形例的半导体装置的一部分的剖视图。

图7是用于说明第1实施方式的第3变形例的半导体装置的剖视图。

图8是用于说明第1实施方式的第3变形例的半导体装置的剖视图。

图9是表示第2实施方式的半导体装置的一部分的剖视图。

图10是表示第3实施方式的半导体装置的一部分的剖视图。

具体实施方式

以下，关于本发明的各实施方式，参照附图进行说明。

附图是示意性的或者概念性的，各部分的厚度与宽度的关系、部分间的大小的比率等，未必与现实的相同。即使在表示相同的部分的情况下，也存在根据附图而彼此的尺寸、比率不同而进行表示的情况。

在本申请的说明书和各图中，对于与已说明过的要素同样的要素标注同一符号，并适当省略详细的说明。

在以下的说明及附图中，n⁺、n、n^－及p⁺、p的标记表示各杂质浓度的相对的高低。即，附有“+”的标记与未附有“+”及“－”中任一个的标记相比，杂质浓度相对较高，附有“－”的标记与未附有任一个的标记相比，杂质浓度相对较低。在各个区域中包含有p型杂质和n型杂质这两方的情况下，这些标记表示这些杂质互相补偿后的实质的杂质浓度的相对的高低。

关于以下说明的各实施方式，也可以使各半导体区域的p型和n型反型后实施各实施方式。

(第1实施方式)

图1是表示第1实施方式的半导体装置的俯视图。

图2是图1的ii－ii剖视图。

在图1中，省略了半绝缘层30、绝缘层31、绝缘层32及绝缘部33。

第1实施方式的半导体装置100是二极管。半导体装置100如图1及图2所示那样，具有半导体层sl、下部电极21(第1电极)、上部电极22(第2电极)、equivalent-potentialring(eqpr，等势环)电极23(第3电极)、半绝缘层30、绝缘层31、绝缘层32及绝缘部33。

半导体层sl具有n^－型(第1导电型)半导体区域1(第1半导体区域)、p型(第2导电型)半导体区域2(第2半导体区域)、n⁺型eqpr区域3(第3半导体区域)、n⁺型接触区域4、p⁺型接触区域5及p⁺型环状区域10。

在实施方式的说明中，使用xyz正交坐标系。将从下部电极21朝向n^－型半导体区域1的方向设为z方向。将相对于z方向垂直且相互正交的2个方向设为x方向及y方向。另外，将从半导体装置100的中心朝向外周的方向设为径向。另外，为了说明，将从下部电极21朝向n^－型半导体区域1的方向叫做“上”，将其相反方向叫做“下”。这些方向基于下部电极21与n^－型半导体区域1的相对的位置关系，与重力的方向无关。

如图2所示那样，在半导体装置100的下表面设置有下部电极21。n⁺型接触区域4设置于下部电极21的上方，与下部电极21电连接。n^－型半导体区域1设置于n⁺型接触区域4的上方。n^－型半导体区域1经由n⁺型接触区域4而与下部电极21电连接。

在n^－型半导体区域1的上方设置有p型半导体区域2、n⁺型eqpr区域3及p⁺型环状区域10。例如，p型半导体区域2设置于半导体装置100的x方向及y方向上的中央部。n⁺型eqpr区域3包围p型半导体区域2。例如，n⁺型eqpr区域3沿着半导体装置100的x方向的端部及y方向的端部而设置。

如图1及图2所示那样，p⁺型环状区域10在p型半导体区域2与n⁺型eqpr区域3之间设置有多个。各个p⁺型环状区域10包围p型半导体区域2。p型半导体区域2、n⁺型eqpr区域3及多个p⁺型环状区域10，在径向上互相分离。p⁺型环状区域10的个数根据半导体装置100要求的耐压而适当设计。

n⁺型eqpr区域3中的n型杂质浓度，比n^－型半导体区域1中的n型杂质浓度高。p⁺型环状区域10中的p型杂质浓度，高于例如p型半导体区域2中的p型杂质浓度。

如图2所示那样，p⁺型接触区域5选择性地设置于p型半导体区域2的上方。p⁺型接触区域5中的p型杂质浓度比p型半导体区域2中的p型杂质浓度高。p⁺型接触区域5的形状、个数、位置等根据半导体装置100要求的特性而适当设计。

上部电极22设置于p型半导体区域2及p⁺型接触区域5的上方，并与p型半导体区域2及p⁺型接触区域5电连接。eqpr电极23设置于n⁺型eqpr区域3的上方，并与n⁺型eqpr区域3电连接。

如例如图1所示那样，上部电极22设置于半导体装置100的x方向及y方向上的中央部。eqpr电极23在径向上与上部电极22分离，包围上部电极22。eqpr电极23沿着半导体装置100的x方向上的端部及y方向上的端部而设置。

如图2所示那样，在p型半导体区域2的外周与上部电极22的外周之间，设置有绝缘层31。在n⁺型eqpr区域3的内周与eqpr电极23的内周之间，设置有绝缘层32。

半绝缘层30与上部电极22的外周、半导体层sl(n^－型半导体区域1及多个p⁺型环状区域10)及eqpr电极23接触。因此，上部电极22、半导体层sl及eqpr电极23经由半绝缘层30而电连接。

绝缘部33设置于半绝缘层30的上方。例如，绝缘部33将半导体装置100的上表面的外周封固。上部电极22的上表面的中央部未被绝缘部33所覆盖，而在外部露出。

关于p⁺型环状区域10，具体地进行说明。

如图2所示那样，在p型半导体区域2与n⁺型eqpr区域3之间，设置有多个p⁺型环状区域10。例如，多个p⁺型环状区域10包含p⁺型环状区域10a～10i。

p⁺型环状区域10a～10c在径向上彼此相邻。p⁺型环状区域10d～10f设置于p⁺型环状区域10c与n⁺型eqpr区域3之间，并在径向上彼此相邻。p⁺型环状区域10d～10f夹着别的p⁺型环状区域10而与p⁺型环状区域10a～10c分离。p⁺型环状区域10g～10i设置于p⁺型环状区域10f与n⁺型eqpr区域3之间，并在径向上彼此相邻。p⁺型环状区域10g～10i还夹着别的p⁺型环状区域10而与p⁺型环状区域10d～10f分离。例如，p⁺型环状区域10d～10f中的任一个位于在径向上排列的多个p⁺型环状区域10的正中间。

在半导体装置100中，p⁺型环状区域10d(第2环状区域的一例)的径向上的长度x2，比p⁺型环状区域10a(第1环状区域的一例)的径向上的长度x1短。p⁺型环状区域10g(第3环状区域的一例)的径向上的长度x3比长度x2短。即，p⁺型环状区域10的径向上的长度，短于与其相比位于内周侧的别的p⁺型环状区域10的径向上的长度。

p⁺型环状区域10的长度使用半导体层sl的表面(半导体层sl与半绝缘层30的接触面)中的、n^－型半导体区域1与p⁺型环状区域10之间的pn结面而测定。即，p⁺型环状区域10的长度，用半导体层sl的表面中、从pn结面的径向的一端到另一端为止的长度来表示。关于后述的p⁺型环状区域10彼此间的距离，使用n^－型半导体区域1与各p⁺型环状区域10之间的pn结面来测定。

对半导体装置100的动作进行说明。

若对上部电极22施加相对于下部电极21而言为正的电压，则对n^－型半导体区域1与p型半导体区域2之间的pn结面施加正向电压。由此，半导体装置100成为导通状态，从上部电极22朝向下部电极21地流通电流。

之后，若对下部电极21施加相对于上部电极22而言为正的电压，则电流的流动停止，半导体装置100从导通状态切换为截止状态。对n^－型半导体区域1与p型半导体区域2之间的pn结面，施加反向电压。通过反向电压的施加，从n^－型半导体区域1与p型半导体区域2之间的pn结面起、耗尽层扩展。

若从p型半导体区域2扩展的耗尽层达到p⁺型环状区域10，则在p⁺型环状区域10与n^－型半导体区域1之间也被施加反向电压。由此，从n^－型半导体区域1与p⁺型环状区域10之间的pn结面起也扩展耗尽层。通过从各p⁺型环状区域10起的耗尽层的扩展，由此p型半导体区域2的外周处的电场集中能够被抑制，能够提高半导体装置100的耐压。

在半导体装置100为截止状态时，eqpr电极23的电位与下部电极21的电位实质相同。上部电极22及eqpr电极23经由半绝缘层30而互相电连接。因此，从eqpr电极23向上部电极22、经由半绝缘层30而流通微小的电流。半绝缘层30的各部的电位根据电流的流动而被固定。半绝缘层30的各部的电位，对于朝向半导体装置100的外周的耗尽层的扩展造成影响。半绝缘层30的各部的电位被固定，从而例如半导体装置100中的耗尽层的扩展稳定，能够使半导体装置100的可靠性提高。

另外，在半导体装置100为截止状态时，在半导体装置100的外周产生电场。通过该电场，在绝缘部33及半导体装置100的外部存在的带电粒子被朝向半导体层sl拉近。此时，若设置有半绝缘层30，则被拉近的带电粒子在半绝缘层30中流动，并向上部电极22或eqpr电极23排出。因此，能够抑制耗尽层的扩展由于外部的带电粒子而变动从而半导体装置100的耐压降低。

另外，若在半导体层sl与半绝缘层30之间设置有绝缘层，则在半导体层sl中被加速了的载流子有时在绝缘层中被俘获。在半导体装置100中，在半导体层sl与半绝缘层30之间未设置绝缘层，半绝缘层30与半导体层sl接触。若被加速了的载流子进入半绝缘层30，则载流子被向上部电极22或eqpr电极23排出。因此，能够抑制由在绝缘层中俘获载流子而引起的耗尽层的扩展的变动及半导体装置100的耐压的降低。

对半导体装置100的各构成要素的材料的一例进行说明。

n^－型半导体区域1、p型半导体区域2、n⁺型eqpr区域3、n⁺型接触区域4、p⁺型接触区域5及p⁺型环状区域10，作为半导体材料，而包含硅、碳化硅、氮化镓或者砷化镓。在使用硅作为半导体材料的情况下，作为n型杂质，能够使用砷、磷或者锑。作为p型杂质，能够使用硼。

下部电极21、上部电极22及eqpr电极23包含铝或铜等的金属。

绝缘层31及32包含氧化硅或氮化硅等的绝缘材料。

半绝缘层30包含氧化硅或氮化硅等的绝缘材料。但是，半绝缘层30的电阻，比绝缘层31及32各自的电阻低。例如，半绝缘层30的电阻率为1.0×10⁸[ω·cm]以上且小于1.0×10¹³[ω·cm]。绝缘层31及32各自的电阻率为1.0×10¹³[ω·cm]以上。

绝缘部33包含聚酰亚胺等的绝缘性树脂材料。

参照图3及图4，对第1实施方式的效果进行说明。

图3的(a)是表示参考例的半导体装置的特性的曲线。图3的(b)是表示第1实施方式的半导体装置的特性的曲线。

图4是表示参考例及第1实施方式的半导体装置的特性的曲线。

在参考例的半导体装置中，多个p⁺型环状区域10的径向上的长度互相相同。另外，在径向上相邻的p⁺型环状区域10彼此间的距离分别相同。

图3的(a)及图3的(b)表示各半导体装置的y方向的中心处的、x方向的位置(x坐标)与电位的关系。横轴表示以上部电极22的外周端部的位置为基准时的x坐标。纵轴表示半导体装置为截止状态时的电位。横轴及纵轴的值以任意单位表示。实线表示半导体层sl的表面的电位。点线表示半绝缘层30的电位。另外，在横轴的值为约2.6的位置，存在eqpr电极23的内周端部。在图3的(a)及图3的(b)中，表示将最低的施加电压设为1并使施加电压增大到13时的特性。

根据图3的(a)，在参考例的半导体装置中，在x坐标在0到约1.5的范围中，半绝缘层30的电位比半导体层sl的表面的电位高。另一方面，在x坐标在约1.5到2.6的范围中，半导体层sl的表面的电位比半绝缘层30的电位高。

在参考例的半导体装置中，为了使耐压提高，而促进在p型半导体区域2附近的耗尽层的扩展。另外，在参考例的半导体装置中，为了缩短从p型半导体区域2到半导体装置100的外周端部为止的距离(终端长)，而在半导体装置100的外周端部设置n⁺型eqpr区域3及eqpr电极23而抑制耗尽层的扩展。其结果，如图3的(a)所示那样，在半导体装置100的外周侧，半导体层sl的表面的电位增大，并变得比半绝缘层30的电位大。

关于该参考例的半导体装置，发明人发现了以下情况。

在半导体装置为截止状态时，半导体层sl的电位比半绝缘层30的电位高，则由于该电位差而从半导体层sl朝向半绝缘层30注入空穴。此时，若空穴在半绝缘层30的陷阱能级被俘获，则该空穴不向上部电极22排出，而继续留在半绝缘层30。若空穴留在半绝缘层30，则通过由该空穴形成的电场，耗尽层的扩展变动，半导体装置100的耐压降低。

关于该课题，在第1实施方式的半导体装置100中，使p⁺型环状区域10的径向上的长度不同。具体而言，某p⁺型环状区域10的径向上的长度，短于与该p⁺型环状区域10相比位于靠内周侧的位置的别的p⁺型环状区域10的径向上的长度。例如，若多个p⁺型环状区域10的间距分别一定，则p⁺型环状区域10的径向上的长度越短，半导体层sl的表面上的n^－型半导体区域1的面积的比例就越大。间距对应于1个p⁺型环状区域10的径向上的中心与和该p⁺型环状区域10相邻的别的p⁺型环状区域10的径向上的中心之间的距离。

若n^－型半导体区域1的面积的比例变大，则半导体层sl的表面处的电压的下降变大。即，根据第1实施方式的半导体装置100，通过设置径向上的长度相对较短的p⁺型环状区域10，从而能够使该p⁺型环状区域10附近的电压下降增大，能够降低该p⁺型环状区域10附近的电位。其结果，能够降低从半导体层sl朝向半绝缘层30的电场的强度。例如，能够使半绝缘层30的电位高于半导体层sl的表面的电位。

图3的(b)表示p⁺型环状区域10的径向上的长度越趋向外周越短时的半导体装置100的特性。如图3的(b)所示那样，在半导体装置100中，与参考例的半导体装置相比，x坐标1.5到2.6的半导体层sl的电位较低。用与参考例的半导体装置相同的终端长，在任一个x坐标，半导体层sl的电位都低于半绝缘层30的电位。由此，能够抑制从半绝缘层30朝向半导体层sl地形成电场，而对半绝缘层30注入在半导体层sl流动的空穴。通过抑制半绝缘层30中的空穴的俘获，从而能够抑制伴随着对半导体装置100的电压施加的耐压的降低。

图4表示施加应力电压达充分长的时间时的、半导体装置的静耐压的变动。在图4中，横轴表示应力电压。纵轴表示半导体装置的耐压。横轴及纵轴以任意单位表示。实线表示第1实施方式的半导体装置100的特性。虚线表示参考例的半导体装置的特性。

根据图4可知，关于参考例的半导体装置，施加了应力电压后的耐压，与施加应力电压前的耐压相比大大降低。另一方面，即使对第1实施方式的半导体装置施加应力电压，耐压的降低也较小。即，对第1实施方式的半导体装置施加了应力电压时的耐压的降低量，小于对参考例的半导体装置施加了应力电压时的耐压的降低量。该耐压的降低量的差异起因于从半导体层sl向半绝缘层30的空穴的注入被抑制。

这样，根据第1实施方式，能够维持终端长不变地、抑制伴随电压的施加的半导体装置100的耐压的降低。

关于多个p⁺型环状区域10，至少一部分的p⁺型环状区域10的径向上的长度只要短于与其相比位于内周侧的p⁺型环状区域10的径向上的长度即可。通过这样，在该至少一部分的p⁺型环状区域10附近，电位降低，能够抑制从半导体层sl向半绝缘层30的空穴的注入。

为了使更多的p⁺型环状区域10附近的电位降低，优选的是，各p⁺型环状区域10的径向上的长度趋向外周而变短。由此，能够进一步抑制从半导体层sl向半绝缘层30的空穴的注入。在该情况下，互相相邻的一部分的p⁺型环状区域10的长度可以相同。例如，p⁺型环状区域10i的径向上的长度，既可以比p⁺型环状区域10h的径向上的长度短，也可以与p⁺型环状区域10h的径向上的长度相同。在粗略地观察时，各p⁺型环状区域10的径向上的长度只要有趋向外周而变短的倾向即可。由此，能够大大抑制从半导体层sl向半绝缘层30的空穴的注入，能够进一步降低伴随着电压的施加的半导体装置100的耐压。

(第1变形例)

图5是表示第1实施方式的第1变形例的半导体装置的一部分的剖视图。

在第1变形例的半导体装置110中，p⁺型环状区域10d(第3环状区域的一例)与p⁺型环状区域10e(第4环状区域的一例)之间的径向上的距离y2，比p⁺型环状区域10a(第1环状区域的一例)与p⁺型环状区域10b(第2环状区域的一例)之间的径向上的距离y1长。p⁺型环状区域10g(第5环状区域的一例)与p⁺型环状区域10h(第6环状区域的一例)之间的径向上的距离y3，比距离y2长。即，p⁺型环状区域10彼此间的距离，长于位于比其靠内周侧的位置的别的p⁺型环状区域10彼此间的距离。

若p⁺型环状区域10彼此间的距离变长，则其间的n^－型半导体区域1中的电压下降变大，电位降低。因此，能够降低从半绝缘层30朝向半导体层sl的电场的强度。例如，能够形成从半导体层sl朝向半绝缘层30的电场。因此，根据半导体装置110，与半导体装置100同样地，抑制从半导体层sl向半绝缘层30的空穴的注入，能够抑制耐压的降低。

另外，互相相邻的一对p⁺型环状区域10彼此间的距离，可以与和这一对相邻的别的一对p⁺型环状区域10彼此间的距离相同。例如，p⁺型环状区域10h与10i之间的距离，既可以比p⁺型环状区域10g与10h之间的距离长，也可以相同。在粗略地观察时，相邻的p⁺型环状区域10彼此间的径向上的距离只要有趋向外周而变长的倾向即可。由此，能够大大抑制从半导体层sl向半绝缘层30的空穴的注入，能够进一步抑制伴随着电压的施加的半导体装置110的耐压的降低。

(第2变形例)

图6是表示第1实施方式的第2变形例的半导体装置的一部分的剖视图。

在第2变形例的半导体装置120中，p⁺型环状区域10d(第2环状区域的一例)中的p型杂质浓度，比p⁺型环状区域10a(第1环状区域的一例)中的p型杂质浓度低。p⁺型环状区域10g(第3环状区域的一例)中的p型杂质浓度，比p⁺型环状区域10d中的p型杂质浓度低。即，p⁺型环状区域10的p型杂质浓度，比与其相比位于靠内周侧的位置的别的p⁺型环状区域10的p型杂质浓度低。

p⁺型环状区域10中的p型杂质浓度越低，则p⁺型环状区域10的电阻越增大。由此，p⁺型环状区域10中的电压下降变大，该p⁺型环状区域10附近的电位降低。因此，能够降低从半绝缘层30朝向半导体层sl的电场的强度。例如，能够形成从半导体层sl朝向半绝缘层30的电场。因此，根据半导体装置120，与半导体装置100同样地，能够抑制从半导体层sl向半绝缘层30的空穴的注入，能够抑制半导体装置120的耐压的降低。

另外，互相相邻的一部分的p⁺型环状区域10中的p型杂质浓度可以相同。例如，p⁺型环状区域10i中的p型杂质浓度，可以比p⁺型环状区域10h中的p型杂质浓度低，也可以相同。在粗略地观察时，各p⁺型环状区域10中的p型杂质浓度只要有趋向外周而变低的倾向即可。由此，能够大大抑制从半导体层sl向半绝缘层30的空穴的注入，能够进一步抑制伴随着电压的施加的半导体装置120的耐压的降低。

以上说明的半导体装置100～120的构造也能够互相组合而实施。例如，在半导体装置100中，可以使p⁺型环状区域10彼此间的距离，长于位于比其靠内周侧的位置的别的p⁺型环状区域10彼此间的距离。在半导体装置100中，也可以使p⁺型环状区域10的p型杂质浓度，低于位于比其靠内周侧的位置的别的p⁺型环状区域10的p型杂质浓度。

(第3变形例)

图7及图8是用于说明第1实施方式的第3变形例的半导体装置的剖视图。

在3变形例的半导体装置130中，各p⁺型环状区域10的径向上的长度及p⁺型环状区域10彼此间的距离的至少一方被设计为满足以下的数式1～数式3。

【数式1】

【数式2】

【数式3】

在图7所示的半导体装置130中，从p型半导体区域2朝向n⁺型eqpr区域3地排列有n个p⁺型环状区域10(p⁺型环状区域10－1～10－n)。在数式1～数式3中，αi是从内周侧数第i个p⁺型环状区域10与第i－1个p⁺型环状区域10之间的径向上的距离[μm]。i是1以上n以下。在i为1时，α1是p型半导体区域2与第1个p⁺型环状区域10之间的径向上的距离[μm]。βi是第i个p⁺型环状区域10的径向上的长度[μm]。q是元电荷[c]。ε是n^－型半导体区域1的介电常数[f/cm]。nd是n^－型半导体区域1中的n型载流子密度[cm^－2]。l是径向上的上部电极22与eqpr电极23之间的距离[μm]。v是半导体装置130的静耐压[v]。

数式1～数式3使用高斯定律来导出。在满足数式1及数式2时，第i个p⁺型环状区域10的电位，比该p⁺型环状区域10的正上方的半绝缘层30的电位低。进而，若满足数式3，则任一个p⁺型环状区域10的电位都比该p⁺型环状区域10的正上方的半绝缘层30的电位低。因此，在任一个点，都形成从半绝缘层30朝向半导体层sl的电场，从半导体层sl向半绝缘层30的空穴的注入被有效地抑制。

作为一例，元电荷q是1.6×10^－19[c]。介电常数ε是1.04×10^－12[f/cm]。n型载流子密度nd是6×10¹²[cm^－1]。距离l是2000[μm]。静耐压v是6000[v]。在该情况下，数式1～3中的2εv/lqnd是约6.5[μm]。根据其结果，数式1用αi²＜6.5×(αi+βi－1)表示。例如，αi+βi－1为25[μm]时，αi被设计为13[μm]以下以满足数式1。

另外，在半导体装置130中，在相对于n^－型半导体区域1的n型杂质浓度的、p⁺型环状区域10的p型杂质浓度的比不充分大时，p⁺型环状区域10中的耗尽层的宽度变宽。若p⁺型环状区域10中的耗尽层的宽度变宽，则对半导体层sl的电位造成影响。即使基于数式1～3而设计了p⁺型环状区域10，也能够抑制从半导体层sl向半绝缘层30的空穴的注入，但更优选的是，代替数式1及3而使用数式4及5。各p⁺型环状区域10的径向上的长度及p⁺型环状区域10彼此间的距离的至少一方被设计为满足数式2、4及5。

【数式4】

【数式5】

在数式4及5中，x表示p⁺型环状区域10中的耗尽化的比例，大于0且为1以下。o(x²)表示x的2次以上的项。例如，n^－型半导体区域1中的n型载流子密度为1.0×10¹³[cm^－2]以下，p⁺型环状区域10中的p型载流子密度为1.0×10¹⁷[cm^－2]以上时，x比1充分小。因此，p⁺型环状区域10的耗尽化能够无视。p⁺型环状区域10中的p型载流子密度为1.0×10¹⁶[cm^－2]以下时，p⁺型环状区域10的耗尽化对半导体层sl的电位造成的影响变大，因此优选使用数式4及5。

另外，数式3优选用于p型半导体区域2的外周端部的径向上的位置与上部电极22的外周端部的径向上的位置相同、且n⁺型eqpr区域3的内周端部的径向上的位置与eqpr电极23的内周端部的径向上的位置相同的情况。在p型半导体区域2的外周端部的径向上的位置与上部电极22的外周端部的径向上的位置不同的情况下、或n⁺型eqpr区域3的内周端部的径向上的位置与eqpr电极23的内周端部的径向上的位置不同的情况下，也可以修正数式3。即使基于数式1～3而设计了p⁺型环状区域10，也能够抑制从半导体层sl向半绝缘层30的空穴的注入，但更优选的是，代替数式3而使用数式6。

【数式6】

如图8所示那样，δl1是p型半导体区域2的外周端部与上部电极22的外周端部之间的径向上的距离。δl2是n⁺型eqpr区域3的内周端部与eqpr电极23的内周端部之间的径向上的距离。在上部电极22的外周端部与p型半导体区域2的外周端部相比位于半导体装置130的外周侧时，δl1为正的值。在上部电极22的外周端部与p型半导体区域2的外周端部相比位于半导体装置130的内周侧时，δl1为负的值。另外，在eqpr电极23的内周端部与n⁺型eqpr区域3的内周端部相比位于半导体装置130的外周侧时，δl2为正的值。在eqpr电极23的内周端部与n⁺型eqpr区域3的内周端部相比位于半导体装置130的内周侧时，δl2为负的值。各p⁺型环状区域10的径向上的长度及p⁺型环状区域10彼此间的距离的至少一方被设计为，满足数式1、2及6。

(第2实施方式)

图9是表示第2实施方式的半导体装置的一部分的剖视图。

第2实施方式的半导体装置200是mosfet。如图9所示那样，半导体装置200与半导体装置100相比，还具有n⁺型源极区域6(第4半导体区域)及栅极电极15。

p⁺型接触区域5及n⁺型源极区域6选择性地设置于p型半导体区域2的上方。栅极电极15隔着栅极绝缘层15a而与p型半导体区域2对置。在图9所示的例子中，栅极电极15还与n^－型半导体区域1的一部分及n⁺型源极区域6对置。例如，p型半导体区域2、p⁺型接触区域5、n⁺型源极区域6及栅极电极15，在x方向上设置有多个，分别在y方向上延伸。

关于半导体装置200的动作进行说明。

在对下部电极21施加了相对于上部电极22为正的电压的状态下，对栅极电极15施加阈值以上的电压。由此，在p型半导体区域2形成沟道(反型层)，半导体装置200成为导通状态。电子通过沟道后从上部电极22向下部电极21流动。之后，若对于栅极电极15施加的电压变得低于阈值，则p型半导体区域2中的沟道灭失，半导体装置200成为截止状态。

半导体装置200为截止状态时的p⁺型环状区域10及半绝缘层30的功能与半导体装置100是同样的。即，通过设置p⁺型环状区域10，从p型半导体区域2朝向半导体装置200的外周的耗尽层的扩展得到促进。由此，半导体装置200的耐压提高。另外，通过设置半绝缘层30、且半绝缘层30与半导体层sl接触，从而能够抑制半导体装置200中的耐压的降低。

在半导体装置200中，也与第1实施方式同样地，p⁺型环状区域10的径向上的长度，短于位于比其靠内周侧的位置的别的p⁺型环状区域10的径向上的长度。或者，p⁺型环状区域10彼此间的距离，长于位于比其靠内周侧的位置的别的p⁺型环状区域10彼此间的距离。或者，p⁺型环状区域10的p型杂质浓度，低于位于比其靠内周侧的位置的别的p⁺型环状区域10的p型杂质浓度。通过满足这些条件中的至少1个，能够抑制对半绝缘层30的空穴的注入，能够抑制伴随着对半导体装置200的电压的施加的耐压的降低。另外，在半导体装置200中，与第1实施方式的第3变形例同样地，各p⁺型环状区域10的径向上的长度及p⁺型环状区域10彼此间的距离的至少一方可以被设计为满足上述的数式。

(第3实施方式)

图10是表示第3实施方式的半导体装置的一部分的剖视图。

半导体装置300是igbt。半导体装置300与半导体装置200的不同点在于，代替n⁺型接触区域4而具有p⁺型集电极区域7(第5半导体区域)及n型缓冲区域8。p⁺型集电极区域7设置于下部电极21与n^－型半导体区域1之间。n型缓冲区域8设置于p⁺型集电极区域7与n^－型半导体区域1之间。n型缓冲区域8中的n型杂质浓度，比n^－型半导体区域1中的n型杂质浓度高，比n⁺型源极区域6中的n型杂质浓度低。

对半导体装置300的动作进行说明。

在对下部电极21施加了相对于上部电极22为正的电压的状态下，对栅极电极15施加阈值以上的电压。由此，在p型半导体区域2形成沟道(反型层)，半导体装置200成为导通状态。若电子通过沟道从上部电极22向n^－型半导体区域1流动，则空穴从p⁺型集电极区域7被注入到n^－型半导体区域1。在n^－型半导体区域1发生传导率调制，从而半导体装置300的电阻大大降低。之后，若对于栅极电极15施加的电压变得低于阈值，则p型半导体区域2中的沟道灭失，半导体装置300成为截止状态。

半导体装置300为截止状态时的p⁺型环状区域10及半绝缘层30的功能与半导体装置100及200是同样的。另外，在半导体装置300中，也与第1实施方式同样地，p⁺型环状区域10的径向上的长度，短于位于比其靠内周侧的位置的别的p⁺型环状区域10的径向上的长度。或者，p⁺型环状区域10彼此间的距离，长于位于比其靠内周侧的位置的别的p⁺型环状区域10彼此间的距离。或者，p⁺型环状区域10的p型杂质浓度，低于位于比其靠内周侧的位置的别的p⁺型环状区域10的p型杂质浓度。通过满足这些条件中的至少1个，能够抑制对半绝缘层30的空穴的注入，能够抑制伴随着对半导体装置200的电压的施加的耐压的降低。另外，在半导体装置300中，与第1实施方式的第3变形例同样地，各p⁺型环状区域10的径向上的长度、及p⁺型环状区域10彼此间的距离的至少一方可以被设计为满足上述的数式。

图9及图10所示的半导体装置，具有栅极电极15被设置于半导体层sl中的沟槽栅极型构造。第2实施方式及第3实施方式的半导体装置也可以具有栅极电极15被设置于半导体层sl的上方的、平面栅极型构造。如果第2实施方式及第3实施方式的半导体装置分别能够作为mosfet及igbt动作，则p型半导体区域2、p⁺型接触区域5、n⁺型源极区域6、及栅极电极15的具体的构造能够适当变更。

关于以上说明的各实施方式中的各半导体区域间的杂质浓度的相对的高低，能够使用例如scm(扫描型静电电容显微镜)来确认。另外，各半导体区域中的载流子浓度能够视为与各半导体区域中活性化的杂质浓度相等。因此，关于各半导体区域间的载流子浓度的相对的高低，也能够使用scm来确认。另外，关于各半导体区域中的杂质浓度，能够通过例如sims(二次离子质量分析法)来测定。

以上，对本发明的几个实施方式进行了例示，但这些实施方式是作为例子而提示的，无意限定发明的范围。这些新的实施方式，能够以其他的各种各样的方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更等。这些实施方式及其变形例，包含于发明的范围及主旨中，并且包含于权利要求书记载的发明及其等同的范围中。另外，前述的各实施方式能够相互组合而实施。