一种2.5D封装方法与流程

本申请涉及半导体领域，特别是涉及一种2.5d封装方法。

背景技术：

现有的2.5d封装技术具有容量大、性能好和良率高等优点，因此其应用范围越来越广泛。一般而言，2.5d封装方法的过程包括：先将芯片与中介板进行连接，然后将中介板与基板进行连接。但是上述方式形成的2.5d封装器件具有厚度高的缺点。

技术实现要素：

本申请主要解决的技术问题是提供一种2.5d封装方法，能够降低形成的2.5d封装器件的厚度。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种2.5d封装方法，所述封装方法包括：提供第一封装体，所述第一封装体包括至少一个大芯片、至少一个小芯片，所述大芯片包括相背设置的第一功能面和第一非功能面，所述第一非功能面设置有凹槽，至少一个所述小芯片倒装固定于所述凹槽内；在具有电互连结构的基板上形成再布线层；将至少一个所述大芯片的所述第一功能面与所述再布线层固定连接。

其中，所述提供第一封装体包括：将至少一个所述大芯片的所述第一功能面黏贴于载板上；将至少一个所述小芯片的第二功能面倒装固定于所述凹槽的底部上；在所述第二功能面与所述底部之间形成第一底填胶；在所述载板设置有所述大芯片一侧形成塑封层，所述大芯片的所述第一功能面从所述塑封层中露出。

其中，所述在所述载板设置有所述大芯片一侧形成塑封层之前，还包括：在所有所述小芯片的第二非功能面一侧形成焊料层；在所述焊料层上形成散热结构。

其中，所述在所述载板设置有所述大芯片一侧形成塑封层，包括：去除所述载板；将所述散热结构置于下方；在所述散热结构设置有所述大芯片一侧形成所述塑封层，所述塑封层覆盖所述大芯片的所述第一功能面；研磨所述塑封层远离所述散热结构一侧，以使得所述第一功能面露出。

其中，所述在所述载板设置有所述大芯片一侧形成塑封层，包括：在所述散热结构和所述载板之间形成所述塑封层；去除所述载板。

其中，所述载板上设置有至少两个所述大芯片，所述散热结构包括一整个散热板，所述散热板覆盖所有所述大芯片的所述第一非功能面一侧。

其中，所述散热板为平板状；或者，所述散热板包括平板部以及自所述平板部的一侧表面延伸的多个延伸部，相邻两个延伸部之间的区域对应一个所述大芯片，且所述大芯片的侧面与相邻的所述延伸部接触；或者，所述散热板包括平板部以及自所述平板部的一侧表面延伸的多个延伸部，自所述平板部的一端至另一端方向上，相邻所述延伸部之间的间隔为第一间隔和第二间隔的交替设置方式，且具有所述第一间隔的相邻两个所述延伸部之间的区域对应一个所述大芯片，且所述大芯片的侧面与相邻的所述延伸部接触。

其中，所述将至少一个所述大芯片的所述第一功能面与所述再布线层固定连接之后，还包括：切割掉相邻所述大芯片之间的至少部分区域，以获得包括单颗大芯片的封装体。

其中，所述在具有电互连结构的基板上形成再布线层，包括：在所述基板上形成第二再布线层；在所述第二再布线层远离所述基板一侧形成第一再布线层。

其中，所述将至少一个所述大芯片的所述第一功能面与所述再布线层固定连接，包括：在所述第一再布线层上形成焊料；将至少一个所述大芯片的所述第一功能面与所述焊料接触；回流处理。

区别于现有技术，本申请所提供的2.5d封装方法中的第一封装体包含大芯片和小芯片，大芯片相当于现有技术中的中介板，小芯片倒装固定于大芯片的非功能面设置的凹槽内。上述2.5d封装方法可以使得第一封装体的厚度与大芯片厚度差不多，而大芯片厚度又一般小于中介板的厚度，从而使得最终形成的2.5d封装器件的厚度可以有效降低。

此外，本申请所提供的第一封装体上还设置有散热结构，散热结构可以有效改善2.5d封装器件的散热情况，提高2.5d封装器件的稳定性。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：

图1为本申请2.5d封装方法一实施方式的流程示意图；

图2为图1中步骤s101对应的一实施方式的结构示意图；

图3为图1中步骤s101对应的一实施方式的流程示意图；

图4a为图3中步骤s201对应的一实施方式的结构示意图；

图4b为图3中步骤s202对应的一实施方式的结构示意图；

图4c为图3中步骤s203对应的一实施方式的结构示意图；

图4d为图3中步骤s204对应的一实施方式的结构示意图；

图5a为图3中步骤s301对应的一实施方式的结构示意图；

图5b为图3中步骤s302对应的一实施方式的结构示意图；

图5c为图3中步骤s302对应的另一实施方式的结构示意图；

图5d为图3中步骤s302对应的另一实施方式的结构示意图；

图6为图3中步骤s204对应的另一实施方式的结构示意图；

图7为图1中步骤s102对应的一实施方式的结构示意图；

图8为本申请2.5d封装器件一实施方式的结构示意图；

图9为本申请2.5d封装器件另一实施方式的结构示意图；

图10为本申请2.5d封装方法另一实施方式的流程示意图；

图11为本申请2.5d封装器件另一实施方式的结构示意图；

图12为本申请2.5d封装器件另一实施方式的结构示意图；

图13为本申请2.5d封装器件另一实施方式的结构示意图；

图14为本申请2.5d封装器件另一实施方式的结构示意图；

图15为本申请2.5d封装器件另一实施方式的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

请参阅图1，图1为本申请2.5d封装方法一实施方式的流程示意图。

该封装方法包括：

s101：提供第一封装体20，第一封装体20包括至少一个大芯片10、至少一个小芯片12，大芯片10包括相背设置的第一功能面100和第一非功能面102，第一非功能面102设置有凹槽104，至少一个小芯片12倒装固定于凹槽104内。

具体地，请参阅图2，图2为图1中步骤s101对应的一实施方式的结构示意图，图2中仅示意图画出第一封装体20包含一个大芯片10的情况，在某些情况下，第一封装体20中也可包含多个大芯片10。显而易见，大芯片10的尺寸大于小芯片12的尺寸，且大芯片10和小芯片12中均设置有导电线路(图未示)。小芯片12包含相背设置的第二功能面120和第二非功能面122，上述小芯片12倒装固定于凹槽104内具体是指：小芯片12的第二功能面120朝向凹槽104的底部1040，小芯片12的第二功能面120上的多个第二焊盘124与对应位置处的大芯片10中露出的导电线路电连接，进而使得小芯片12与大芯片10实现电连接。

在一个实施方式中，请参阅图3，图3为图1中步骤s101对应的一实施方式的流程示意图，上述步骤s101具体包括：

s201：将至少一个大芯片10的第一功能面100黏贴于载板22上。

具体地，请参阅图4a，图4a为图3中步骤s201对应的一实施方式的结构示意图。在本实施例中，可以通过一双面胶等可剥离胶将第一功能面100与载板22黏贴。载板22由金属、塑料等硬性材质形成。

s202：将至少一个小芯片12的第二功能面120倒装固定于凹槽104的底部1040上。

具体地，请参阅图4b，图4b为图3中步骤s202对应的一实施方式的结构示意图。小芯片12的第二功能面120上设置有多个第二焊盘124，在上述步骤s202之前，本申请所提供的2.5d封装方法还包括：在第二芯片12的第二功能面120上形成金属再布线层(图未示)，金属再布线层与第二焊盘124电连接，金属再布线层的结构可参见现有技术中任意一种，在此不再赘述；在金属再布线层上形成导电柱126，导电柱126与第二焊盘124一一对应。上述步骤s202具体包括：在导电柱126上植球(未标示)，然后利用回流工艺使得导电柱126与对应位置处的导电线路固定连接，进而使得小芯片12倒装固定于凹槽104内。

s203：在第二功能面120与底部1040之间形成第一底填胶14。

具体地，请参阅图4c，图4c为图3中步骤s203对应的一实施方式的结构示意图。第一底填胶14可以进一步固定小芯片12的位置，降低小芯片12在后续过程中发生倾斜的概率，且该第一底填胶14可以保护其内部的第二焊盘124对应的电路结构，降低其内部的第二焊盘124对应的电路结构发生短路的概率。

在本实施例中，第一底填胶14可以如图4c中所示，覆盖第二焊盘124对应的区域。或者，第一底填胶14也可为环形，仅设置于第二功能面120的边缘与底部1040之间，并不覆盖第二焊盘124。

此外，在底部1040至第二功能面120方向上，第一底填胶14的竖截面为梯形，该结构形式的第一底填胶14较为稳固。

s204：在载板22设置有大芯片10一侧形成塑封层16，大芯片10的第一功能面100从塑封层16中露出。

具体地，在一个应用场景中，请参阅图4d，图4d为图3中步骤s204对应的一实施方式的结构示意图。上述塑封层16的材质可以为环氧树脂等，其可对大芯片10和小芯片12产生保护作用。上述步骤s204具体包括：在载板22设置有大芯片10一侧形成塑封层16，塑封层16覆盖大芯片10的非功能面102一侧以及大芯片10的侧面；去除载板22，大芯片10的功能面100从塑封层16中露出。

在另一个应用场景中，为了增强2.5d封装器件的散热性能，请再次参阅图3，上述步骤s204之前，本申请所提供的2.5d封装方法还可以包括：

s301：在所有小芯片12的第二非功能面122一侧形成焊料层18。

具体地，如图5a所示，图5a为图3中步骤s301对应的一实施方式的结构示意图。上述焊料层18中可以包含导电物质，以加强热量传递。此时，焊料层18远离底部1040一侧与底部1040之间的距离大于凹槽104的深度。该设计方式可以使得后续散热结构11与小芯片12之间固定较好。

s302：在焊料层18上形成散热结构11。

具体地，如图5b所示，图5b为图3中步骤s302对应的一实施方式的结构示意图。当载板22上设置有至少两个大芯片10时，散热结构11包括一整个散热板110(如图5b所示)，散热板110覆盖所有大芯片10的第一非功能面102一侧。

例如，如图5b所示，散热板110为平板状。该散热板110结构较为简单，易于获得。

或者，如图5c所示，图5c为图3中步骤s302对应的另一实施方式的结构示意图。散热板110a包括平板部1100a以及自平板部1100a的一侧表面延伸的多个延伸部1102a，例如，延伸部1102a可以自平板部1100a的表面垂直延伸，相邻两个延伸部1102a之间的区域对应一个大芯片10，且大芯片10的侧面(未标示)与相邻的延伸部1102a接触。该设计方式可以增大散热板110a与大芯片10的接触面积，进而增强散热。

或者，如图5d所示，图5d为图3中步骤s302对应的另一实施方式的结构示意图。散热板110b包括平板部1100b以及自平板部1100b的一侧表面延伸的多个延伸部1102b，例如，延伸部1102b可以自平板部1100b的表面垂直延伸，自平板部1100b的一端至另一端方向上，相邻延伸部1102b之间的间隔为第一间隔d1和第二间隔d2的交替设置方式，且具有第一间隔d1的相邻两个延伸部1102b之间的区域对应一个大芯片10，且大芯片10的侧面与相邻的延伸部1102b接触。该设计方式可以增大散热板110b与大芯片10的接触面积，进而增强散热。

当然，在其他实施例中，当载板22上设置有至少一个大芯片10时，散热结构11包括至少一个独立的散热板110，每个大芯片10可以对应一个单独的散热板110，此时散热板110的结构可以为平板状或门字型等，本申请对此不作限定。

此外，为了增加散热板110与大芯片10之间的结合力，大芯片10与散热板110接触的至少部分区域上可以设置有粘结层。

进一步，请参阅图6，图6为图3中步骤s204对应的另一实施方式的结构示意图。上述步骤s204具体包括：a、去除载板22。b、将散热结构11置于下方，即本来散热结构11位于最上方，通过该步骤可以将散热结构11位于最下方。c、在散热结构11设置有大芯片10一侧形成塑封层16a，塑封层16a覆盖大芯片10的第一功能面100。d、研磨塑封层16a远离散热结构11一侧，以使得第一功能面100露出。需要说明的是，为了降低上述整体在塑封过程中破裂的概率，还可在上述步骤c之前，在散热结构11的下方设置一个可去除的加强板，待步骤d研磨之后，可将该加强板去除。此外，当散热结构11的强度较强时，例如图5c所示的结构，也可不进行塑封处理，本申请对此不作限定。

当然，在其他实施例中，实现上述步骤s204过程也可以为其他，例如：在散热结构11和载板22之间形成塑封层16a；去除载板22。在塑封过程中，塑封层16a可能会附着于散热结构11远离载板22一侧表面，此时可以采用研磨的方式将其去除。

s102：在至少一个大芯片10的第一功能面100上形成再布线层13。

具体地，请参阅图7，图7为图1中步骤s102对应的一实施方式的结构示意图。在一个实施方式中，再布线层13可以包括第一再布线层132和第二再布线层134，上述步骤s102的实现过程具体为：a、在大芯片10的第一功能面100上形成第一钝化层130，第一钝化层130对应第一功能面100上的第一焊盘106的位置设置有第一开口(未标示)。b、在第一钝化层130上形成第一再布线层132，第一再布线层132透过第一开口与第一焊盘106电连接。c、在第一再布线层132上形成第二再布线层134，第二再布线层134与第一再布线层132电连接。在本实施例中，第一再布线层132和第二再布线层134之间可以设置有第一绝缘层136，第一绝缘层136对应第一再布线层132的位置设置有第二开口，第二再布线层134透过第二开口与第一再布线层132电连接。

当然，在其他实施例中，再布线层13可以由一层或者更多层形成，本申请对此不作限定。

s103：将再布线层13与具有电互连结构的基板15固定连接。

具体地，在一个实施方式中，如图8所示，图8为本申请2.5d封装器件一实施方式的结构示意图。基板15包括相背设置的承载面150和非承载面152，电互连结构(图未示)位于基板15的内部，其可由金属线层、导电孔等组成，包括分别从承载面150和非承载面152露出的第一区域(图未示)和第二区域(图未示)，上述步骤s103具体包括：

a、在第二再布线层134上形成第一焊球17；例如，可以在第二再布线层134一侧先形成第二绝缘层19，第二绝缘层19对应第二再布线层134的位置设置有第三开口(未标示)；然后利用植球机在第三开口内形成第一焊球17。当然，也可以在第三开口内形成球下金属层，然后在球下金属层上形成第一焊球17。

b、将第一焊球17与第一区域固定连接，例如，可通过回流工艺将第一焊球17与第一区域固定连接。

c、在大芯片10的第一功能面100与基板15之间形成第二底填胶24。第二底填胶24可以通过底填工艺形成，其可以保护位于其内部的电路，降低位于其内部的电路发生短路的概率。

d、在第二区域上形成第二焊球26。

此外，当通过上述步骤获得的2.5d封装器件中包含至少2颗大芯片10时，上述步骤s103之后，或者进行上述步骤s103之前，本申请所提供的2.5d封装方法还包括：切割掉相邻大芯片10之间的至少部分区域，以获得包括单颗大芯片10的封装器件，其获得的结构可以如图9所示，图9为本申请2.5d封装器件另一实施方式的结构示意图。

上述2.5d封装方法是在大芯片上先形成再布线层，然后通过再布线层将大芯片与基板电连接，在其他实施例中，也可在基板上先形成再布线层，然后通过再布线层将大芯片与基板电连接。具体请参阅图10，图10为本申请2.5d封装方法另一实施方式的流程示意图，本申请所提供的2.5d封装方法包括：

s401：提供第一封装体，第一封装体包括至少一个大芯片、至少一个小芯片，大芯片包括相背设置的第一功能面和第一非功能面，第一非功能面设置有凹槽，至少一个小芯片倒装固定于凹槽内。

具体地，该步骤与上述实施例中步骤s101相同，在此不再赘述。

s402：在具有电互连结构的基板上形成再布线层。

具体地，请参阅图11，图11为本申请2.5d封装器件另一实施方式的结构示意图。上述再布线层13a可以包括层叠设置的第二再布线层134a和第一再布线层132a，上述步骤s402具体包括：

a、在基板15上形成第二再布线层134a。在本实施例中，基板15包括相背设置的承载面150和非承载面152，电互连结构(图未示)位于基板15的内部，其可由金属线层、导电孔等组成，包括分别从承载面150和非承载面152露出的第一区域(图未示)和第二区域(图未示)。上述第二再布线层134a形成于基板15的承载面150上，且与电互连结构的第一区域电连接。具体过程可以为：在承载面150上形成第二绝缘层19a，第二绝缘层19a对应第一区域的位置设置有第四开口；在第四开口内以及与第四开口相邻的第二绝缘层19a上形成第二再布线层134a。

b、在第二再布线层134a远离基板15一侧形成第一再布线层132a。例如，可以先在第二再布线层134a远离基板15一侧形成第一绝缘层136a，第一绝缘层136a对应第二再布线层134a的位置设置有第五开口；在第五开口内以及与第五开口相邻的第一绝缘层136a上形成第一再布线层132a。

当然，在其他实施例中，上述再布线层13a可以包括一层或者更多层，本申请对此不作限定。

s403：将至少一个大芯片10的第一功能面100与再布线层13a固定连接。

具体地，请再次参阅图11，上述步骤s403具体包括：a、在第一再布线层132a上形成焊料28；例如，可以在第一再布线层132a上直接涂覆焊料28。又例如，可以在第一再布线层132a上形成第三绝缘层(未标示)，第三绝缘层对应第一再布线层132a的位置设置有第六开口，在第六开口内形成焊料28。b、将至少一个大芯片10的第一功能面100与焊料28接触；例如，可以将第一功能面100上的多个第一焊盘106分别于对应位置处的焊料28接触。c、回流处理。

此外，当通过上述步骤获得的2.5d封装器件中包含至少2颗大芯片10时，上述步骤s403之后，或者进行上述步骤s403之前，本申请所提供的2.5d封装方法还包括：切割掉相邻大芯片10之间的至少部分区域，以获得包括单颗大芯片10的封装器件，其获得的结构如图12所示，图12为本申请2.5d封装器件另一实施方式的结构示意图。

下面从结构的角度，对本申请所提供的利用上述2.5d封装方法形成的2.5d封装器件作进一步说明。请再次参阅图8，本申请所提供的2.5d封装器件包括：

第一封装体(图8中未标示)，包括至少一个大芯片10、至少一个小芯片12，大芯片10包括相背设置的第一功能面100和第一非功能面102，小芯片12包括相背设置的第二功能面120和第二非功能面122，第一非功能面102设置有凹槽104，至少一个小芯片12的第二功能面120倒装固定于凹槽104内。在本实施例中，小芯片12的第二功能面120上可以设置有金属布线层和导电柱126，导电柱126的一端与第二功能面120上的第二焊盘124一一对应且电连接，导电柱126的另一端与凹槽104内的线路结构电连接。

具有电互连结构的基板15，包括相背设置的承载面150和非承载面152。导电互连结构设置于基板15的内部，且分别包括从承载面150和非承载面152露出的第一区域和第二区域。

再布线层13，位于基板15的承载面150与大芯片10的第一功能面100之间。在本实施例中，大芯片10的第一功能面100上设置有多个第一焊盘106，多个第一焊盘106通过再布线层13与第一区域电连接。

在一个实施方式中，请再次参阅图8，本申请所提供的2.5d封装器件还包括散热结构11，位于小芯片12的第二非功能面122一侧，且散热结构11与第二非功能面122之间通过焊料层18固定。散热结构11的设置可以增强2.5d封装器件的散热性能，进而提高2.5d封装器件的稳定性。

在一个应用场景中，如图8所示，第一封装体中包括至少两个大芯片10，散热结构11包括一整个散热板110，散热板110覆盖所有大芯片10的第一非功能面102一侧。为了增加散热板110与大芯片10之间的结合力，大芯片10与散热板110接触的至少部分区域上可以设置有粘结层。

例如，图8中散热板110为平板状。该散热板110结构简单，且易于获得。

又例如，请参阅图13，图13为本申请2.5d封装器件另一实施方式的结构示意图。散热板110a包括平板部1100a以及自平板部1100a的一侧表面延伸的多个延伸部1102a，例如，延伸部1102a可以自平板部1100a的表面垂直延伸，相邻两个延伸部1102a之间的区域对应一个大芯片10，且大芯片10的侧面(未标示)与相邻的延伸部1102a接触。该设计方式可以增大散热板110a与大芯片10的接触面积，进而增强散热。

又例如，如图14所示，图14为本申请2.5d封装器件另一实施方式的结构示意图。散热板110b包括平板部1100b以及自平板部1100b的一侧表面延伸的多个延伸部1102b，例如，延伸部1102b可以自平板部1100b的表面垂直延伸，自平板部1100b的一端至另一端方向上，相邻延伸部1102b之间的间隔为第一间隔d1和第二间隔d2的交替设置方式，且具有第一间隔d1的相邻两个延伸部1102b之间的区域对应一个大芯片10，且大芯片10的侧面与相邻的延伸部1102b接触。该设计方式可以增大散热板110b与大芯片10的接触面积，进而增强散热。

在又一个应用场景中，当第一封装体中包括至少一个大芯片10时，如图9中所示，图9为2.5d封装器件中包含一个大芯片10时的结构示意图，此时散热结构11c包括至少一个单独的散热板110c，一个大芯片10对应一个散热板110c。该散热板110c可以为平板状；或者，如图15所示，图15为本申请2.5d封装器件另一实施方式的结构示意图。散热板110d为门字型，包括平板部1100d以及自平板部1100d的两端分别延伸的两个延伸部1102d，延伸部1102d与相邻的大芯片10的侧面接触。

进一步，请再次参阅图8，在本实施例中，2.5d封装结构还包括塑封层16a，位于散热结构11与再布线层13之间，且大芯片11位于塑封层16a内。该塑封层16a的设置可以保护大芯片11，当然，在某些情况下，也可没有塑封层16a，如图15所示。或者，在某些实施例中，也可仅包括塑封层16a，而不包括散热结构11，本申请对此不作限定。

在又一个实施方式中，请再次参阅图8，再布线层13包括层叠设置的第一再布线层132和第二再布线层134，第一再布线层132位于第一功能面100与第二再布线层134之间。当然，在其他实施例中，再布线层13也可包括一层或者更多层。

进一步，本申请所提供的2.5d封装器件还包括：第一焊球17，位于第二再布线层134与基板15的承载面150之间；第二底填胶24，位于第一功能面100与基板15之间；第二焊球26，位于基板15的非承载面152上。该结构对应的封装方法为：先在第一功能面100上形成再布线层13，然后将再布线层13与基板15电连接。

或者，如图11所示，本申请所提供的2.5d封装器件还包括：焊料28，位于第一再布线层132a与第一功能面100之间；第二焊球16，位于基板15的非承载面152上。该结构对应的封装方法为：先在基板15的承载面150上形成再布线层13a，再将再布线层13a与第一功能面100电连接。