鳍式场效应晶体管器件及其形成方法与流程

1.本公开总体涉及鳍式场效应晶体管器件及其形成方法。


背景技术：

2.由于各种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体工业经历了快速增长。大部分情况下，集成密度的这种提高来自最小特征尺寸的不断减小，这允许更多组件被集成到给定区域中。
3.鳍式场效应晶体管(finfet)器件正变得普遍用于集成电路。finfet器件具有三维结构，该三维结构包括从衬底突出的半导体鳍。被配置为控制finfet器件的导电沟道内的电荷载流子的流动的栅极结构环绕半导体鳍。例如，在三栅极finfet器件中，栅极结构环绕半导体鳍的三个侧面，从而在半导体鳍的三个侧面上形成导电沟道。


技术实现要素：

4.根据本公开的一个实施例，提供了一种形成半导体器件的方法，所述方法包括：用电介质材料围绕设置在鳍上方的虚设栅极；通过去除所述虚设栅极并通过去除沿所述虚设栅极的侧壁设置的第一栅极间隔件的上部来在所述电介质材料中形成栅极沟槽，所述栅极沟槽包括位于所述第一栅极间隔件的剩余下部之间的下沟槽，并且包括位于所述下沟槽上方的上沟槽；在所述栅极沟槽中依次形成栅极电介质层、功函数层和胶层；从所述上沟槽中去除所述胶层和所述功函数层；在所述去除之后，用栅极电极材料填充所述栅极沟槽；以及从所述上沟槽中去除所述栅极电极材料，所述栅极电极材料的剩余部分形成栅极电极。
5.根据本公开的另一实施例，提供了一种形成半导体器件的方法，所述方法包括：通过去除虚设栅极并通过去除围绕所述虚设栅极的第一栅极间隔件的上部来在电介质材料中形成栅极沟槽，其中，所述栅极沟槽包括位于所述第一栅极间隔件的剩余下部之间的下沟槽，并且包括位于所述下沟槽上方的上沟槽；通过在所述栅极沟槽中依次形成栅极电介质层、功函数层、帽盖层和第一胶层，对所述栅极沟槽的侧壁和底部形成衬里；从所述上沟槽中去除所述第一胶层、所述帽盖层和所述功函数层；在去除所述第一胶层、所述帽盖层和所述功函数层之后，在所述栅极沟槽中形成第二胶层；在形成所述第二胶层之后，用栅极金属填充所述栅极沟槽；从所述上沟槽中去除所述栅极金属，所述栅极金属的位于所述下沟槽中的剩余部分形成栅极电极；以及在去除所述栅极金属之后，从所述上沟槽中去除所述第二胶层和所述栅极电介质层。
6.根据本公开的又一实施例，提供了一种半导体器件，包括：鳍，在衬底上方突出；第一金属栅极，位于所述鳍上方；第一栅极间隔件，沿着所述第一金属栅极的侧壁延伸；第二栅极间隔件，沿着所述第一栅极间隔件的侧壁延伸，与所述第一栅极间隔件的远离所述衬底的第一上表面相比，所述第二栅极间隔件的远离所述衬底的第二上表面从所述衬底延伸地更远；电介质材料，被所述第二栅极间隔件围绕并且从所述第一栅极间隔件的所述第一上表面延伸到所述第二栅极间隔件的所述第二上表面；以及第一栅极接触，延伸穿过所述
电介质材料并电耦合到所述第一金属栅极。
附图说明
7.在结合附图阅读下面的具体实施方式时，可以从下面的具体实施方式中最佳地理解本公开的各方面。应当注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。
8.图1示出了根据一些实施例的鳍式场效应晶体管(finfet)器件的透视图。
9.图2-图6、图7a、图7b、图7c和图8-图21示出了根据实施例的finfet器件在各个制造阶段的截面图。
10.图22示出了根据实施例的finfet器件的截面图。
11.图23示出了根据实施例的finfet器件的截面图。
12.图24示出了根据一些实施例的制造半导体器件的方法的流程图。
具体实施方式
13.下面的公开内容提供了用于实现本发明的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅仅是示例而不意图是限制性的。例如，在下面的说明中，在第二特征上方或之上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。
14.此外，本文中可能使用了空间相关术语(例如，“下方”、“之下”、“低于”、“以上”、“上部”等)，以易于描述图中所示的一个要素或特征相对于另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语意在涵盖器件在使用或工作中除了图中所示朝向之外的不同朝向。装置可能以其他方式定向(旋转90度或处于其他朝向)，并且本文中所用的空间相关描述符同样可能被相应地解释。在本文的整个讨论中，除非另有说明，否则不同附图中的相同或相似的附图标记指代使用相同或相似的(一种或多种)材料通过相同或相似的方法形成的相同或相似的元件。
15.在形成finfet器件的上下文中，尤其是在形成finfet器件的替换栅极的上下文中讨论了本公开的实施例。在一些实施例中，在鳍上方形成虚设栅极结构。在虚设栅极结构周围形成第一栅极间隔件，并且在第一栅极间隔件周围形成第二栅极间隔件。在第二栅极间隔件周围形成层间电介质(ild)层之后，去除虚设栅极结构。接下来，第一栅极间隔件的上部被去除，而第一栅极间隔件的下部保留。在去除第一栅极间隔件的上部之后，在ild层中形成栅极沟槽，该栅极沟槽具有在第一栅极间隔件的下部之间的下沟槽，并且具有在下沟槽上方的上沟槽，上沟槽比下沟槽更宽。接下来，在栅极沟槽中依次形成栅极电介质层、功函数层、可选的帽盖层和胶层。接下来，通过第一湿法蚀刻工艺从上沟槽选择性地去除胶层，通过第二湿法蚀刻工艺从上沟槽去除可选的帽盖层(如果形成的话)，并且通过第三湿法蚀刻工艺从上沟槽选择性地去除功函数层。在第三湿法蚀刻工艺之后，栅极电介质层的其余部分、功函数层的其余部分、帽盖层的其余部分、以及胶层的其余部分被设置在下沟槽中，并具有在上沟槽和下沟槽之间的界面下方的凹入上表面。接下来，在栅极沟槽中再次(例如，第二次)形成胶层，并且栅极金属填充栅极沟槽。接下来，执行第四湿法蚀刻工艺以
从上沟槽选择性地去除栅极金属，并且下沟槽中的栅极金属的其余部分形成栅极电极。在形成栅极电极之后，执行第五湿法蚀刻工艺以从上沟槽选择性地去除胶层。接下来，执行诸如干法蚀刻之类的蚀刻工艺以从上沟槽去除栅极电介质层。
16.通过上述方法形成的鳍上方的金属栅极之间具有较大距离(例如，节距)，从而减少了高级处理节点中的金属栅极泄漏。在上述方法中使用的各种选择性蚀刻工艺可以精确地控制蚀刻工艺的终点，避免损坏栅极电介质层，并且避免在回蚀刻金属栅极的各个层期间的负载效应。结果，金属栅极的栅极高度被精确地控制。此外，保留了金属栅极的临界尺寸(cd)以及ild层和上覆的掩模层的侧壁轮廓。
17.图1以透视图示出了finfet 30的示例。finfet 30包括衬底50和突出高于衬底50的鳍64。在鳍64的相对侧上形成隔离区域62，鳍64突出高于隔离区域62。栅极电介质66沿着鳍64的侧壁并且在鳍64的顶表面上方，并且栅极68在栅极电介质66上方。源极/漏极区域80在鳍64中并且在栅极电介质66和栅极68的相对侧上。图1进一步示出了在后续图中使用的参考截面图。横截面b-b沿着finfet 30的栅极68的纵轴延伸。横截面a-a垂直于横截面b-b，并且沿着鳍64的纵轴并在例如源极/漏极区域80之间的电流的方向上。横截面c-c平行于横截面b-b，并且跨源极/漏极区域80。为了清楚起见，后续附图参考这些参考横截面。
18.图2-图6、图7a、图7b、图7c和图8-图21是根据实施例的finfet器件100在各个制造阶段的截面图。finfet器件100类似于图1中的finfet 30，但是具有多个鳍和多个栅极结构。图2-图5示出了finfet器件100沿横截面b-b的截面图。图6、图7a和图8-图21示出了finfet器件100沿横截面a-a的截面图，并且图7b和图7c示出了finfet器件100沿横截面c-c的截面图。
19.图2示出了衬底50的截面图。衬底50可以是半导体衬底，例如，体半导体衬底、绝缘体上半导体(soi)衬底等，其可以被掺杂(例如，用p型或n型掺杂剂)或未掺杂。衬底50可以是晶圆，例如，硅晶圆。通常，soi衬底包括是在绝缘体层上形成的半导体材料层。绝缘体层可以是例如掩埋氧化物(box)层、氧化硅层等。绝缘体层设置在衬底上，通常为硅或玻璃衬底。也可以使用其他衬底，例如，多层或梯度衬底。在一些实施例中，衬底50的半导体材料可以包括硅；锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括sige、gaasp、alinas、algaas、gainas、gainp和/或gainasp；或其组合。
20.参考图3，使用例如光刻和蚀刻技术对图2所示的衬底50进行图案化。例如，在衬底50上方形成掩模层，例如，衬底氧化物层52和上覆的衬底氮化物层56。衬垫氧化物层52可以是包括例如使用热氧化工艺形成的氧化硅的薄膜。衬底氧化物层52可以用作衬底50与上覆的衬垫氮化物层56之间的粘附层。在一些实施例中，衬垫氮化物层56由氮化硅、氮氧化硅、碳氮化硅等或它们的组合形成，并且可以使用例如低压化学气相沉积(lpcvd)或等离子体增强化学气相沉积(pecvd)来形成。
21.可以使用光刻技术将掩模层图案化。通常，光刻技术利用光致抗蚀剂材料(未示出)，该光致抗蚀剂材料被沉积、照射(曝光)、以及显影以去除光致抗蚀剂材料的一部分。剩余的光致抗蚀剂材料保护下面的材料(例如，在该示例中为掩摸层)免于随后的工艺步骤，例如，蚀刻。在该示例中，光致抗蚀剂材料用于图案化衬垫氧化物层52和衬垫氮化物层56以形成图案化掩模58，如图3所示。
22.随后使用图案化掩模58来图案化衬底50的暴露部分以形成沟槽61，从而在相邻的
沟槽61之间限定半导体鳍64，如图3所示。在一些实施例中，通过使用例如反应性离子蚀刻(rie)、中性束蚀刻(nbe)等或其组合在衬底50中蚀刻沟槽来形成半导体鳍64。蚀刻可以是各向异性的。在一些实施例中，沟槽61可以是彼此平行并且相对于彼此紧密间隔的条带(从顶部观察)。在一些实施例中，沟槽61可以是连续的并且围绕半导体鳍64。在下文中，半导体鳍64也可以被称为鳍64。
23.可以通过任何合适的方法来图案化鳍64。例如，可以使用一种或多种光刻工艺来图案化鳍64，包括双图案化或多图案化工艺。通常，双图案化或多图案化工艺结合光刻和自对准工艺，允许创建具有例如比使用单个直接光刻工艺可获得的间距更小的间距的图案。例如，在一个实施例中，在衬底上方形成牺牲层，并使用光刻工艺对其进行图案化。使用自对准工艺在经图案化的牺牲层旁边形成间隔件。然后去除牺牲层，然后可以使用其余的间隔件或心轴来图案化鳍。
24.图4示出了在相邻的半导体鳍64之间形成绝缘材料以形成隔离区域62。绝缘材料可以是氧化物(例如，氧化硅)、氮化物等或它们的组合，并且可以通过高密度等离子体化学气相沉积(hdp-cvd)、可流动cvd(fcvd)(例如，远程等离子体系统中的基于cvd的材料沉积以及后固化以使其转化为另一材料，例如，氧化物)等或其组合来形成。可以使用其他绝缘材料和/或其他形成工艺。在所示的实施例中，绝缘材料是通过fcvd工艺形成的氧化硅。一旦形成绝缘材料，就可以执行退火工艺。诸如化学机械抛光(cmp)之类的平坦化工艺可以去除任何多余的绝缘材料，并且形成共面的隔离区域62的顶表面和半导体鳍64的顶表面(未示出)。经图案化的掩模58(见图3)也可以通过平坦化工艺来去除。
25.在一些实施例中，隔离区域62包括在隔离区域62与衬底50/半导体鳍64之间的界面处的衬里，例如，衬里氧化物(未示出)。在一些实施例中，衬里氧化物被形成为减少衬底50与隔离区域62之间的界面处的晶体缺陷。类似地，衬里氧化物还可以用于减少半导体鳍64与隔离区域62之间的界面处的晶体缺陷。衬里氧化物(例如，氧化硅)可以是通过衬底50的表面层的热氧化而形成的热氧化物，但是也可以使用其他适当的方法来形成衬里氧化物。
26.接下来，隔离区域62被凹陷以形成浅沟槽隔离(sti)区域62。隔离区域62被凹陷为使得使半导体鳍64的上部从相邻的sti区域62之间突出。sti区域62的顶表面可具有平坦表面(如图所示)、凸表面、凹表面(例如，蝶形)或其组合。sti区域62的顶表面可以通过适当的蚀刻而形成为平坦的、凸的和/或凹的。可以使用可接受的蚀刻工艺来凹陷隔离区域62，例如，对隔离区域62的材料具有选择性的蚀刻工艺。例如，可以执行使用稀氢氟酸(dhf)的干法蚀刻或湿法蚀刻来凹陷隔离区域62。
27.图2至图4示出了形成鳍64的实施例，但是可以以各种不同的工艺形成鳍。例如，衬底50的顶部可以由适当的材料代替，例如，适合于将形成的预期类型(例如，n型或p型)半导体器件的的外延材料。此后，对在顶部上具有外延材料的衬底50进行图案化以形成包括外延材料的半导体鳍64。
28.作为另一示例，可以在衬底的顶表面上方形成电介质层；可以蚀刻穿过电介质层的沟槽；可以在沟槽中外延生长同质外延结构；以及可以凹陷电介质层，使得同质外延结构从电介质层突出以形成鳍。
29.在又一示例中，可以在衬底的顶表面上方形成电介质层；可以蚀刻穿过电介质层
的沟槽；可以使用与衬底不同的材料在沟槽中外延生长异质外延结构；以及可以凹陷电介质层，使得异质外延结构从电介质层突出以形成鳍。
30.在其中生长(一种或多种)外延材料或外延结构(例如，异质外延结构或同质外延结构)的实施例中，所生长的(一种或多种)材料或结构可在生长期间进行原位掺杂，这可以避免之前和之后的注入，但原位掺杂和注入掺杂可以一起使用。此外，在nmos区域中外延生长与pmos区域中的材料不同的材料可能是有利的。在各种实施例中，鳍64可包括硅锗(si
x
ge
1-x
，其中，x可以在0和1之间)、碳化硅、纯或基本上纯的锗、iii-v化合物半导体、ii-vi化合物半导体等。例如，用于形成iii-v化合物半导体的可用材料包括但不限于inas、alas、gaas、inp、gan、ingaas、inalas、gasb、alsb、alp、gap等。
31.图5示出了形成虚设栅极结构75。在一些实施例中，虚设栅极结构75包括栅极电介质66和栅极68。可以在虚设栅极结构75上方形成掩模70。为了形成虚设栅极结构75，在半导体鳍64上形成电介质层。电介质层可以是例如氧化硅、氮化硅、其多个层等，并且可以进行沉积或热生长。
32.在电介质层上方形成栅极层，并在栅极层上方形成掩模层。栅极层可以被沉积在电介质层上方，并然后例如通过cmp进行平坦化。掩模层可以被沉积在栅极层上方。栅极层可以由例如多晶硅形成，但也可以使用其他材料。掩模层可以由例如氮化硅等形成。
33.在形成层(例如，电介质层、栅极层和掩模层)之后，可以使用可接受的光刻和蚀刻技术将掩模层图案化以形成掩模70。然后掩模70的图案可以通过可接受的蚀刻技术被转移到栅极层和电介质层，以分别形成栅极68和栅极电介质66。栅极68和栅极电介质66覆盖半导体鳍64的各个沟道区域。栅极68还可以具有基本垂直于各个半导体鳍64的长度方向的长度方向。
34.在图5的示例中，栅极电介质66被示出为形成在鳍64上方(例如，鳍64的顶表面和侧壁上方)和sti区域62上方。在其他实施例中，栅极电介质66可以通过例如鳍64的材料的热氧化来形成，并且因此，栅极电介质66可以形成在鳍64上方但不在sti区域62上方。这些和其他变化完全旨在包括在本公开的范围内。
35.图6、图7a和图8-21示出了finfet器件100的进一步工艺沿横截面a-a(沿鳍64的纵轴)的截面图。图7b和图7c示出了finfet器件100在图7a的工艺步骤处但沿着横截面c-c的两个实施例截面图。在图6-8中，在鳍64上方示出了三个虚设栅极结构75a、75b和75c。为简单起见，虚设栅极结构75a、75b和75c可以被统称为虚设栅极结构75。本领域技术人员将理解，可以在鳍64上方形成多于或少于三个栅极结构，这些和其他变化完全旨在包括在本公开的范围内。
36.如图6所示，在鳍64中形成轻微掺杂漏极(ldd)区域65。可以通过等离子体掺杂工艺来形成ldd区域65。等离子体掺杂工艺可以包括形成并图案化掩模(例如，光致抗蚀剂)以覆盖要保护免受等离子体掺杂工艺的finfet区域。等离子体掺杂工艺可以在鳍64中注入n型或p型杂质以形成ldd区域65。例如，可以在鳍64中注入诸如硼之类的p型杂质以形成用于p型器件的ldd区域65。作为另一示例，可以在鳍64中注入诸如磷之类的n型杂质以形成用于n型器件的ldd区域65。在一些实施例中，ldd区域65邻接finfet器件100的沟道区域。ldd区域65的部分可以在栅极68下方延伸并进入finfet器件100的沟道区域。图6示出了ldd区域65的非限制性示例。ldd区域65的其他配置、形状和形成方法也是可能的，并且完全旨在包
括在本公开的范围内。例如，可以在形成栅极间隔件87/85之后形成ldd区域65。在一些实施例中，省略了ldd区域65。
37.仍参考图6，在形成ldd区域65之后，在虚设栅极结构75周围(例如，沿其侧壁并与之接触)形成第一栅极间隔件85，并且在第一栅极间隔件85周围(例如，沿其侧壁并与之接触)形成第二栅极间隔件87。例如，第一栅极间隔件85可以被形成在虚设栅极结构75的相对侧壁上。第二栅极间隔件87被形成在第一栅极间隔件85上。第一栅极间隔件85可以是低k间隔件，并且可以由适当的电介质材料形成，例如，氧化硅、碳氮氧化硅等。第二栅极间隔件87可以由氮化物形成，例如，氮化硅、氧氮化硅、碳氮化硅等、或其组合。可以使用诸如热氧化、化学气相沉积(cvd)等之类的任何适当的沉积方法来形成第一栅极间隔件85和第二栅极间隔件87。在所示实施例中，第一栅极间隔件85和第二栅极间隔件87由不同的材料形成，以在后续处理中提供蚀刻选择性。第一栅极间隔件85和第二栅极间隔件87可以被统称为栅极间隔件85/87。
38.如图6中所示的栅极间隔件(例如，85和87)的形状和形成方法仅是非限制性示例，并且其他形状和形成方法是可能的。这些和其他变化完全旨在包括在本公开的范围内。
39.接下来，在图7a中，在与虚设栅极结构75相邻的鳍64中形成凹槽，例如，在相邻的虚设栅极结构75之间和/或与虚设栅极结构75相邻，并且在凹槽中形成源极/漏极区域80。在一些实施例中，通过例如使用虚设栅极结构75作为蚀刻掩模的各向异性蚀刻工艺来形成凹槽，但也可以使用任何其他适当的蚀刻工艺。
40.通过使用适当的方法(例如，金属有机cvd(mocvd)、分子束外延(mbe)、液相外延(lpe)、气相外延(vpe)、选择性外延生长(seg)等、或其组合)在凹槽中外延生长半导体材料来形成源极/漏极区域80。
41.如图7a所示，外延源极/漏极区域80可以具有从鳍64的相应表面凸起(例如，在鳍64的非凹陷部分的上方凸起)的表面并且可以具有小平面。相邻的鳍64的源极/漏极区域80可以合并以形成连续外延源极/漏极区域80(见图7b)。在一些实施例中，相邻的鳍64的源极/漏极区域80不合并在一起，而是保持分开的源极/漏极区域80(见图7c)。在一些实施例中，所得的finfet是n型finfet，并且源极/漏极区域80包括碳化硅(sic)、磷硅(sip)、磷掺杂硅碳(sicp)等。在一些实施例中，所得的finfet是p型finfet，并且源极/漏极区域80包括sige和p型杂质，例如，硼或铟。
42.外延源极/漏极区域80可以注入掺杂剂以形成源极/漏极区域80，然后进行退火工艺。注入工艺可以包括形成并图案化掩模(例如，光致抗蚀剂)以覆盖要保护免受注入工艺的finfet的区域。源极/漏极区域80可以具有从约1e19 cm-3
至约1e21 cm-3
范围内的杂质(例如，掺杂剂)浓度。可以在p型晶体管的源极/漏极区域80中注入诸如硼或铟之类的p型杂质。可以在n型晶体管的源极/漏极区域80中注入诸如磷或砷化物之类的n型杂质。在一些实施例中，外延源极/漏极区域可以在生长期间被原位掺杂。
43.接下来，如图8所示，在图7a所示的结构上方形成接触蚀刻停止层(cesl)83。cesl 83在随后的蚀刻工艺中用作蚀刻停止层，并且可以包括合适的材料，例如，氧化硅、氮化硅、氮氧化硅、它们的组合等，并且可以通过合适的形成方法形成，例如，cvd、pvd、它们的组合等。
44.接下来，在cesl 83上方和虚设栅极结构75(例如，75a、75b和75c)上方形成层间电
介质(ild)90。在一些实施例中，ild 90由电介质材料形成，例如，氧化硅、磷硅酸盐玻璃(psg)、硼硅酸盐玻璃(bsg)、硼掺杂磷硅酸盐玻璃(bpsg)、未掺杂硅酸盐玻璃(usg)等，并且可以通过任何合适的方法来沉积，例如，cvd、pecvd或fcvd。在形成ild 90之后，在ild 90上方形成电介质层91。电介质层91用作保护层以防止或减少ild 90在后续蚀刻工艺中的损失。电介质层91可以使用诸如cvd、pecvd或fcvd之类的适当方法由诸如氮化硅、碳氮化硅等之类的适当材料形成。在形成电介质层91之后，可以执行诸如cmp工艺之类的平坦化工艺以实现电介质层91的水平上表面。cmp还可以去除掩模70和设置在栅极68上方的cesl 83的部分。在一些实施例中，在平坦化工艺之后，电介质层91的上表面与栅极68的上表面齐平。
45.随后执行实施例后栅极工艺(有时称为替换栅极工艺)以用有源栅极(也可称为替换栅极或金属栅极)来替换虚设栅极结构75的栅极68和栅极电介质66。
46.接下来，在图9中，去除虚设栅极结构75a、75b和75c(参见图7a)以分别形成栅极沟槽89a、89b或89c。接下来，通过去除第一栅极间隔件85的上部来扩展栅极沟槽89a、89b和89c的上部，使得栅极沟槽89a、89b和89c中的每一个具有上沟槽89u和下沟槽89l，其中，上沟槽89u比下沟槽89l更宽。在下文中讨论形成栅极沟槽89a、89b和89c的细节。为简单起见，栅极沟槽89a、89b和89c可以被统称为栅极沟槽89。
47.在一些实施例中，为了去除虚设栅极结构75，执行一个或多个蚀刻步骤以去除栅极68以及位于栅极68正下方的栅极电介质66，使得在相应的第一栅极间隔件85之间形成栅极沟槽89(也可以称为凹槽)。每个栅极沟槽89暴露相应的鳍64的沟道区域。在去除虚设栅极期间，栅极电介质66在蚀刻栅极68时可用作蚀刻停止层。然后可以在去除栅极68之后去除栅极电介质66。
48.接下来，执行各向异性蚀刻工艺(例如，干法蚀刻工艺)以去除第一栅极间隔件85的上部。在一些实施例中，使用对第一栅极间隔件85的材料具有选择性(例如，具有较高蚀刻速率)的蚀刻剂来执行各向异性蚀刻工艺，使得第一栅极间隔件85被凹陷(例如，去除上部)而基本上不侵蚀第二栅极间隔件87和电介质层91。在去除第一栅极间隔件85的上部之后，暴露第二栅极间隔件87的上侧壁87su。
49.如图9所示，在去除第一栅极间隔件85的上部之后，栅极沟槽89中的每一个具有上沟槽89u和下沟槽89l。下沟槽89l在第一栅极间隔件85的其余的下部之间。上沟槽89u在下沟槽上方，并且由第二栅极间隔件87的上侧壁87su限定(例如，与之相邻)。图9示出了上沟槽89u和下沟槽89l之间的界面86，该界面96与第一栅极间隔件85的其余的下部的上表面85u齐平。栅极沟槽89中的每一具有较宽上沟槽89u和较窄下沟槽89l，类似于字母“y”，因此，栅极沟槽89可被称为y形栅极沟槽。
50.在一些实施例中，上沟槽89u具有约20nm和约30nm之间的宽度w1(例如，相应的相对上侧壁87su之间的距离)，并且具有约40nm和约80nm之间的深度h1(例如，第二栅极间隔件87的上表面和界面86之间的距离)。下沟槽89l具有约10nm和约20nm之间的宽度w2(例如，第一栅极间隔件85的其余的下部的相应的相对侧壁之间的距离)，并且具有约20nm和约40nm之间的深度h2(例如，栅极沟槽89的底部和界面86之间的距离)。如将在随后的工艺中描述的，在下沟槽89l中形成金属栅极97(参见例如图21)。例如，使用诸如钨之类的栅极电极材料(参见例如图21中的101)来填充下沟槽89l以形成金属栅的栅极电极。因此，下沟槽89l的尺寸决定了金属栅极的尺寸和栅极电极的尺寸。
51.接下来，在图10中，在栅极沟槽89中依次形成栅极电介质层92、功函层94、可选帽盖层96和胶层98。栅极电介质层92被共形地沉积在栅极沟槽89中，例如，在鳍64的顶表面和侧壁上、在栅极间隔件85/87的顶表面和侧壁上、以及在电介质层91的顶表面上。根据一些实施例，栅极电介质层92包括氧化硅、氮化硅、或其多个层。在示例实施例中，栅极电介质层92包括高k电介质材料，并且在这些实施例中，栅极电介质层92可以具有大于约7.0的k值，并且可以包括hf、al、zr、la、mg、ba、ti、pb及其组合的金属氧化物或硅酸盐。栅极电介质层92的形成方法可以包括分子束沉积(mbd)、原子层沉积(ald)、pecvd等。例如，栅极电介质层92的厚度可以在约8埃和约20埃之间。在一些实施例中，在形成栅极电介质层92之前，在栅极沟槽89中形成界面层(il)。
52.接下来，在栅极电介质层92上方(例如，共形地)形成功函数层94。在一些实施例中，功函数层94可以是p型功函数层、n型功函数层、其多个层、或其组合。在图10所示的示例中，功函数层94是n型功函数层。在本文的讨论中，功函数层也可以称为功函数金属。可以包括在p型器件的栅极结构中的示例性p型功函数金属包括tin、tan、ru、mo、al、wn、zrsi2、mosi2、tasi2、nisi2、wn、其他合适的p型功函数材料、或其组合。可以包括在n型器件的栅极结构中的示例性n型功函数金属包括ti、ag、taal、taalc、tialn、tac、tacn、tasin、mn、zr、其他合适的n型功函数材料、或其组合。功函数值与功函数层的材料成分相关联，并且因此，选择功函数层的材料以调整其功函数值，使得在要形成的器件中实现目标阈值电压v
t
。可以通过cvd、物理气相沉积(pvd)、ald、和/或其他合适的工艺来沉积(一个或多个)功函数层。例如，p型功函数层的厚度可以在约8埃和约15埃之间，并且n型功函数层的厚度可以在约15埃和约30埃之间。
53.接下来，在功函数层94上方(例如，共形地)形成可选的帽盖层96。帽盖层96(如果形成的话)保护下面的功函数层94不被氧化。在一些实施例中，帽盖层96是通过诸如ald、mbd、cvd等之类的合适方法形成的含硅层，例如，硅层、氧化硅层、或氮化硅层。帽盖层96的厚度可以在约8埃和约15埃之间。在一些实施例中，帽盖层96被省略。
54.接下来，在帽盖层96上方或(如果省略帽盖层96)在功函数层94上方(例如，共形地)形成胶层98。胶层98用作下面的层(例如，96)和在胶层98上方随后形成的栅极电极材料之间的粘附层。胶层98可以使用合适的沉积方法(例如，cvd、pvd、ald等)由合适的材料形成，例如，氮化钛。取决于下沟槽89l的宽度w2和先前在栅极沟槽中形成的层(例如，92、94、96)的厚度，胶层98可以填充下沟槽89l的剩余部分，如10的示例所示。
55.图11-图20示出了形成finfet器件100的金属栅极的附加工艺步骤。为简单起见，图11-图20各自仅示出了finfet器件100的一部分。具体地，图11-图20各自示出了图10中的区域88的放大视图。例如，图11示出了在形成胶层98之后的图10的区域88。
56.接下来参考图12，通过胶层回拉工艺(pull-back process)从栅极沟槽89的上沟槽89u中去除胶层98。在一些实施例中，执行湿法蚀刻工艺作为胶层回拉工艺，以从上沟槽89u选择性地去除胶层98，而不侵蚀(例如，损坏、去除)下面的层(例如，帽盖层96)。在一些实施例中，使用包括酸和氧化剂的化学物质来执行湿法蚀刻工艺。例如，所使用的化学物质可以是盐酸(hcl)和过氧化氢(h2o2)的混合物，其中，hcl用作酸并且h2o2用作氧化剂。在一些实施例中，对于湿法蚀刻工艺，hcl和h2o2之间的混合比(例如，体积比)在约1：1和1：20之间。湿法蚀刻工艺可以在约40℃至约70℃的温度下进行约1分钟至约5分钟的持续时间。如
图12所示，在胶层回拉工艺之后，帽盖层96暴露在上沟槽89u中，并且胶层98的剩余部分仍然填充下沟槽89l。
57.接下来，在图13中，通过帽盖层穿透工艺(break-through process)从上沟槽89u中去除帽盖层96。在一些实施例中，执行湿法蚀刻工艺作为帽盖层穿透工艺以从上沟槽89u中去除帽盖层96。在一些实施例中，使用含氟化物化学物质来执行从上沟槽89u去除帽盖层96的湿法蚀刻工艺。例如，含氟化合物化学物质可以是氢氟酸(hf)和水(例如，h2o或去离子水(diw))的混合物。在一些实施例中，对于湿法蚀刻工艺，hf与h2o之间的混合比(例如，体积比)在约1：100和1：2000之间。湿法蚀刻工艺可以在约20℃至约40℃的温度下进行约3分钟至约6分钟的持续时间。如图13所示，在帽盖层穿透工艺之后，功函数层94暴露在上沟槽89u中。在一些实施例中，含氟化合物化学物质的蚀刻选择性可能不高，因此，湿法蚀刻工艺(帽盖层穿透工艺)以时间模式执行。换句话说，对湿法蚀刻工艺进行定时(例如，被执行预定时间段)以便完全去除上沟槽中的帽盖层96，而基本上不侵蚀功函数层94和/或栅极电介质层92。如图13所示，帽盖层穿透工艺还凹陷层94/96/98在下沟槽中的部分，使得下沟槽中的层94/96/98具有弯曲的(例如，凹形的)上表面，其在上沟槽89u和下沟槽89l之间的界面86下方延伸。
58.接下来，在图14中，从上沟槽89u中去除功函数层94。在一些实施例中，执行湿法蚀刻工艺以从上沟槽89u选择性地去除功函数层94，而不侵蚀下面的栅极电介质层92。在一些实施例中，使用包括碱和氧化剂的化学物质来执行湿法蚀刻工艺。例如，所使用的化学物质可以是氢氧化铵(nh4oh)和过氧化氢(h2o2)的混合物，其中，nh4oh用作碱并且h2o2用作氧化剂。在一些实施例中，对于湿法蚀刻工艺，nh4oh和h2o2之间的混合比(例如，体积比)在约1：1和1：2001之间。湿法蚀刻工艺可以在约40℃至约70℃的温度下进行约1分钟至约5分钟的持续时间。如图14所示，在湿法蚀刻工艺之后，栅极电介质层92暴露在上沟槽89u中。图14还示出了在下沟槽中的层94/96/98的弯曲上表面的最低位置(例如，最接近衬底50)以及上沟槽89u和下沟槽89l之间的界面86之间测量的高度h3，其中，在一些实施例中，h3在约3nm与约12nm之间。
59.接下来，在图15中，再次在栅极沟槽89中(例如，共形地)形成胶层98，并且形成填充金属101(也称为栅极金属或栅极电极材料)以填充栅极沟槽89的其余部分。如图15所示，沿着栅极电介质层92并沿着下沟槽89l中的层94/96/98的弯曲上表面共形地形成胶层98(例如，tin)。新形成的胶层98可以与下沟槽89l中的胶层98的剩余部分合并。在形成胶层98之后，形成填充金属101以填充栅极沟槽89。填充金属101可以是通过诸如pvd、cvd、电镀、无电镀、等之类的适当方法形成的诸如钨(w)之类的适当金属。除了钨，诸如铜、金、钴、其组合、其多个层、其合金等之类的其他合适的材料也可以用作填充金属101。
60.接下来，在图16中，通过湿法蚀刻工艺回蚀(例如，凹陷)填充金属101，该工艺选择性地去除填充金属101而基本上不侵蚀下面的胶层98。在一些实施例中，使用包括酸和氧化剂的化学物质来执行回蚀填充金属101的湿法蚀刻工艺。例如，所使用的化学物质可以是盐酸(hcl)和过氧化氢(h2o2)的混合物，其中，hcl用作酸并且h2o2用作氧化剂。在一些实施例中，对于湿法蚀刻工艺，hcl和h2o2之间的混合比(例如，体积比)在约1：1和1：20之间。湿法蚀刻工艺可以在约30℃至约70℃的温度下进行约5分钟至约10分钟的持续时间。在一些实施例中，调整hcl和h2o2之间的混合比以实现填充金属101和胶层98之间的目标蚀刻选择性。例
如，通过调整混合比，填充金属101(例如，w)和胶层98(例如，tin)之间的蚀刻选择性(例如，蚀刻速率的比率)在约20和约60之间。如图16所示，在湿法蚀刻工艺之后，填充金属101的剩余部分填充下沟槽89l，并且填充金属101的其余部分的上表面略高于第一栅极间隔件85的上表面。
61.接下来，在图17中，执行第二胶层回拉工艺以从上沟槽89u中去除胶合层98。在一些实施例中，执行湿法蚀刻工艺作为第二胶层回拉工艺以从上沟槽89u中选择性地去除胶层98，而基本上不侵蚀填充金属101。在一些实施例中，使用包括含氟化合物化学物质、抑制剂和氧化剂的化学物质(例如，蚀刻机)来执行湿法蚀刻工艺。例如，含氟化物化学物质可以是氟化铵(nh4f)、氟化四正丁基铵(tbaf)或氟化四甲基铵(tmaf)。抑制剂可以是苯并咪唑(c7h6n2)、甲苯基三唑(tta)或5-氯-1h-苯并三唑。抑制剂可以保护填充金属101不被湿法蚀刻工艺蚀刻。氧化剂可以是过氧化氢(h2o2)、硝酸(hno3)、或两者的混合物。在一些实施例中，调整含氟化合物化学物质、抑制剂和氧化剂之间的混合比(例如，体积比)以实现胶层98和填充金属101之间的目标蚀刻选择性。例如，可以实现约20和约60之间的选择性以去除胶层98而基本上不侵蚀填充金属101。在一些实施例中，湿法蚀刻工艺在约30℃至约60℃的温度下进行约1分钟至约5分钟的持续时间。如图17所示，在湿法蚀刻工艺之后，栅极电介质层92暴露在上沟槽89u中，并且填充金属101的剩余部分的上表面与第一栅极间隔件85的上表面齐平，或者与上沟槽89u和下沟槽89l之间的界面86齐平。
62.接下来，在图18中，去除例如沿着第二栅极间隔件87的内侧壁设置在上沟槽89u中的栅极电介质层92的部分。在一些实施例中，执行干法蚀刻工艺以去除栅极电介质层92的部分。填充金属101的其余部分形成栅极电极101。如图18所示，下沟槽89l中的各个层的其余部分，例如，栅极电介质层92、功函数层94、帽盖层96、胶层98和填充金属101，形成金属栅极97。
63.在图18中，金属栅极97的上表面与第一栅极间隔件85的上表面基本齐平。栅极电介质层92、功函数层94和帽盖层96在图18中均具有u形横截面。胶层98垂直设置在栅极电极101和帽盖层96之间，并且胶层98具有延伸进入并填充由u形帽盖层96包围的中心区域的下部。此外，胶层98水平地设置在u形功函数层94的两个相对的内侧壁之间。
64.接下来，在图19中，使用诸如pvd、cvd等之类的合适的形成方法在栅极沟槽89中形成的诸如硅之类的半导体材料111。接下来，在半导体材料111中形成栅极接触102以电耦合至栅极电极101。为了形成栅极接触102(也称为接触插塞)，使用例如光刻和蚀刻在半导体材料111中形成接触开口以暴露栅极电极101。一旦形成接触开口，则在接触开口中依次形成阻挡层104、种子层109和填充材料110以形成栅极接触102。
65.在一些实施例中，阻挡层104包括诸如氮化钛之类的导电材料，但是可以替代地利用诸如氮化钽、钛、钽等之类的其他材料。可以使用诸如pecvd之类的cvd工艺来形成阻挡层104。然而，可以替代地使用其他替代工艺，例如，溅射、金属有机化学气相沉积(mocvd)、或ald。
66.接下来，在阻挡层104上方形成种子层109。种子层109可以包括铜、钛、钽、氮化钛、氮化钽等、或它们的组合，并且可以通过ald、溅射、pvd等来沉积。在一些实施例中，种子层是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。例如，种子层109可以包括钛层和钛层上方的铜层。
67.接下来，在种子层109上方沉积填充金属110，并填充接触开口的其余部分。填充金属110可以是诸如cu、al、w等、其组合、或其多个层之类的含金属材料，并且可以通过例如电镀、无电镀、或其他合适的方法来形成。在形成填充金属110之后，可以执行诸如cmp之类的平坦化工艺以去除阻挡层104、种子层109和填充金属110的多余部分，这些多余部分在电介质层91(见图21)的上表面上方以及第二栅极间隔件87的上表面上方。所得的阻挡层104、种子层109和填充金属110的其余部分因此形成栅极接触102。
68.接下来，在图20中，用电介质材料113代替半导体材料111。可以通过使用对半导体材料111具有选择性的蚀刻剂的蚀刻工艺来去除半导体材料111。在去除半导体材料111之后，形成电介质材料113(例如，氧化硅、氮化硅、低k电介质材料等)以填充先前被半导体材料111占据的空间。
69.图21示出了在电介质材料113代替半导体材料111之后的finfet器件100的截面图。如图21所示，在鳍64上方形成属栅极97a、97b和97c，其分别代替虚设栅极结构75a、75b和75c。本领域技术人员将理解，可以执行附加工艺以完成finfet器件100的制造，例如，在电介质层91上方形成源极/漏极接触并形成金属化层。为简洁起见，本文不讨论细节。
70.随着半导体制造工艺不断发展，相邻的金属栅极97之间的距离(例如，间距)越来越近。对于诸如5nm之类或更高的先进处理节点，金属栅极97之间的小间距可能导致金属栅极泄漏，这降低所形成的器件的可靠性。与其中在第二栅极间隔件87之间形成金属栅极97的参考设计(例如，完全去除第一栅极间隔件85，并且金属栅极97填充第二栅极间隔件87之间的空间)相比，本公开通过在经凹陷的第一栅极间隔件85之间形成金属栅极97，增加了金属栅极97之间的间距，从而减少了金属栅极泄漏并增加了器件可靠性。相邻的金属栅极97之间的增加的间距还可以增加相邻的栅极接触102之间的间距，这与栅极接触102被第二栅极间隔件87包围的事实结合，防止或减小了相邻的栅极接触102之间的电短路的可能性。
71.在图21的示例中，所有金属栅极97具有相同的结构(例如，金属栅极中的相同的膜方案)。在其他实施例中，金属栅极97可以具有不同的结构。例如，金属栅极97中的每一个可以具有(一个或多个)不同的功函数层以实现不同的阈值电压，和/或在finfet器件100的不同的区域(例如，n型器件区或p型器件区)中形成金属栅。图22示出了示例。
72.图22示出了实施例中的finfet器件100a的各部分的截面图。finfet器件100a类似于图21的finfet器件100，但是对于每个金属栅极具有(一个或多个)不同的功函数层。为简单起见，图22仅示出了finfet器件100a的与金属栅极97a、97b和97c相邻的部分，例如，finfet器件100a的区域88(参见图10)中的部分。金属栅极97a、97b和97c由分隔件121隔开，其中，分隔件121指示金属栅极97a、97b和97c之间的附加特征(参见例如图21)为简单起见而被省略。
73.在图22中，金属栅极97a与图21中的金属栅极97a相同，并且具有n型功函数层94。金属栅极97b具有两个功函数层。具体地，金属栅极97b具有接触(例如，物理接触)栅极电介质层92并沿着栅极电介质层92延伸的p型功函数层94a，并且具有接触(例如，物理接触)p型功函数层94a并沿着p型功函数层94a延伸的n型功函数层94。注意，虽然金属栅极97a的帽盖层96具有u形横截面，但是金属栅极97b的帽盖层96具有矩形横截面，这可能是由于金属栅极97b的双功函数层结构具有较少的空间可用于帽盖层96。因此，尽管金属栅极97a的胶层98的下部突出到由u形帽盖层96围绕的中心区域中，但是金属栅极97b的胶层98被设置在矩
形帽盖层96上方并且不具有这样的下部。金属栅极97c类似于金属栅极97b，但是具有不同的p型功函数层94b。
74.本公开提供了用于利用不同的膜方案(例如，不同的功函数层)形成具有金属栅极97a、97b和97c的finfet器件的许多优点。在本文，术语膜方案是指金属栅极97的层堆叠(例如，92、94/94a/94b、96、和98)的材料和结构。为了理解这些优点，考虑其中通过干法蚀刻工艺(例如，各向异性等离子体蚀刻工艺)来执行从上沟槽89u中去除胶层98、帽盖层96和功函数层94/94a/94b(参见图12-14中的工艺)的参考方法。由于栅极沟槽89a、89b和89c中的金属栅极的不同的膜方案(例如，不同的功函数层)，栅极沟槽89a、89b和89c中的不同的层组合的蚀刻速率不同，这在去除栅极沟槽中的层时产生负载效应(例如，不均匀性)。换句话说，所去除的栅极沟槽89a、89b和89c中的层的数量不同。这可能导致随后形成的金属栅极97a、97b和97c的栅极高度不均匀。此外，干法蚀刻工艺可能损坏栅极电介质层92、电介质层91、和/或ild 90，并且可能改变所形成的特征的临界尺寸(cd)(例如，金属栅极的cd)。
75.相反，当前公开的方法使用湿法蚀刻工艺来从上沟槽89u去除胶层98、帽盖层96和功函数层94/94a/94b。湿法蚀刻工艺的终点可以通过例如使用对被去除的层具有选择性的蚀刻剂来精确地控制。湿法蚀刻工艺减少或避免了负载效应。结果，随后形成的金属栅极97a、97b和97c具有良好控制的均匀的栅极高度。此外，避免了对栅极电介质层92的损坏，减少了ild 90和/或电介质层91的损耗，并保留了金属栅极的临界尺寸。
76.图23示出了实施例中的finfet器件100b的各部分的截面图。finfet器件100b类似于图22的finfet器件100a，但没有帽盖层96。在图23中，栅极电介质层92和功函数层(例如，94、94a、94b)都具有u形横截面。结果，金属栅极97a的胶层98被设置在u形功函数层94(例如，n型功函数层)的中心区域中。金属栅极97b的胶层98具有布置在u形功函数层94(例如，n型功函数层)上方的上部，并且具有突出到被u形功函数层94围绕的中心区域中的下部。此外，金属栅极97b的胶层98的上部设置在被p型功函数层94a围绕的中心区域中，并且栅极电极101被胶层98围绕。金属栅极97c的结构类似于金属栅极97b的结构，因此不再赘述。
77.对所公开的实施例的变化或修改是可能的，并且完全意图被包括在本公开的范围内。例如，除了形成finfet器件的金属栅极之外，所公开的实施例还可以用于其中需要精确控制栅极高度的其他金属栅极曝光工艺。此外，可以修改用于从上沟槽去除各个层的湿法蚀刻工艺的条件和/或参数(例如，温度、持续时间、和/或蚀刻剂的化学组成)来微调蚀刻速率以实现目标栅极高度。作为另一示例，所公开的实施例可以用于控制金属岛或金属栅极的高度。
78.实施例可以实现优点。例如，所公开的实施例增加了相邻的金属栅极之间的间距，从而减少了金属栅极泄漏并提高了所形成的器件的可靠性。增加的栅极间距还减少了相邻的栅极接触之间发生电短路的可能性。使用湿法蚀刻工艺从上沟槽89u去除各个层(例如，94、96、98)减少了负载效应，并有助于精确地控制所形成的金属栅极的栅极高度。此外，防止或减少了对栅极电介质层92的损坏以及ild层90/电介质层91的损耗。此外，保留了所形成的特征的临界尺寸(cd)(例如，金属栅极的cd)。
79.图24示出了根据一些实施例的制造半导体器件的方法的流程图。应理解，图24所示的实施例方法仅是许多可能的实施例方法的示例。本领域普通技术人员将认识到许多变化、替代和修改。例如，可以添加、移除、替换、重新布置、以及重复如图24所示的各个步骤。
80.参考图24，在步骤1010处，用电介质材料包围位于鳍上方的虚设栅极。在步骤1020处，通过去除虚设栅极并通过去除沿虚设栅极的侧壁设置的第一栅极间隔件的上部来在电介质材料中形成栅极沟槽，该栅极沟槽包括在第一栅极间隔件的剩余下部之间的下沟槽，并且包括位于下沟槽上方的上沟槽。在步骤1030处，在栅极沟槽中依次形成栅极电介质层、功函数层和胶层。在步骤1040处，从上沟槽中去除胶层和功函数层。在步骤1050处，在去除之后用栅极电极材料填充栅极沟槽。在步骤1060处，从上沟槽中去除栅极电极材料，栅极电极材料的剩余部分形成栅极电极。
81.在实施例中，一种形成半导体器件的方法包括：用电介质材料围绕设置在鳍上方的虚设栅极；通过去除虚设栅极并通过去除沿虚设栅极的侧壁设置的第一栅极间隔件的上部来在电介质材料中形成栅极沟槽，该栅极沟槽包括位于第一栅极间隔件的剩余下部之间的下沟槽，并且包括位于下沟槽上方的上沟槽；在栅极沟槽中依次形成栅极电介质层、功函数层和胶层；从上沟槽中去除胶层和功函数层；在去除之后，用栅极电极材料填充栅极沟槽；以及从上沟槽中去除栅极电极材料，栅极电极材料的剩余部分形成栅极电极。在实施例中，在去除胶层和功函数层之后，胶层的剩余部分和功函数层的剩余部分具有弯曲的上表面，该弯曲的上表面在上沟槽和下沟槽之间的界面下方延伸。在实施例中，形成栅极沟槽包括：执行一个或多个蚀刻工艺以去除虚设栅极；以及在去除虚设栅极之后，执行另一蚀刻工艺以去除第一栅极间隔件的上部。在实施例中，第二栅极间隔件围绕第一栅极间隔件，其中，在去除第一栅极间隔件的上部之后，第二栅极间隔件的位于第一栅极间隔件的剩余下部上方的侧壁限定了上沟槽。在实施例中，上沟槽比下沟槽更宽。在实施例中，从上沟槽中去除胶层和功函数层包括：执行第一蚀刻工艺以从上沟槽中选择性地去除胶层；以及在第一蚀刻工艺之后，执行第二蚀刻工艺以从上沟槽中选择性地去除功函数层。在实施例中，该方法还包括：在功函数层与胶层之间形成含硅帽盖层；以及在用栅极电极材料填充栅极沟槽之前，从上沟槽中去除含硅帽盖层。在实施例中，去除含硅帽盖层包括：在第一蚀刻工艺之后并且在第二蚀刻工艺之前，执行第三蚀刻工艺，第三蚀刻工艺去除含硅帽盖层的部分、胶层的部分、以及功函数层的部分。在实施例中，从上沟槽中去除胶层和功函数层暴露栅极电介质层的设置在上沟槽中的上部，其中，该方法还包括：在从上沟槽中去除胶层和功函数层之后并且在填充栅极沟槽之前，在栅极沟槽中并且在栅极电介质层的经暴露的上部上再次形成胶层。在实施例中，从上沟槽中去除栅极电极材料包括：执行第一湿法蚀刻工艺以选择性地去除栅极电极材料，其中，从上沟槽中去除栅极电极材料暴露胶层的设置在上沟槽中的上部。在实施例中，该方法还包括：在从上沟槽中去除栅极电极材料之后，执行第二湿法蚀刻工艺以选择性地去除胶层的设置在上沟槽中的上部；以及在第二湿法蚀刻工艺之后，执行干法蚀刻工艺以去除栅极电介质层的设置在上沟槽中的上部。
82.在实施例中，一种形成半导体器件的方法包括：通过去除虚设栅极并通过去除围绕虚设栅极的第一栅极间隔件的上部来在电介质材料中形成栅极沟槽，其中，栅极沟槽包括位于第一栅极间隔件的剩余下部之间的下沟槽，并且包括位于下沟槽上方的上沟槽；通过在栅极沟槽中依次形成栅极电介质层、功函数层、帽盖层和第一胶层，对栅极沟槽的侧壁和底部形成衬里；从上沟槽中去除第一胶层、帽盖层和功函数层；在去除第一胶层、帽盖层和功函数层之后，在栅极沟槽中形成第二胶层；在形成第二胶层之后，用栅极金属填充栅极沟槽；从上沟槽中去除栅极金属，栅极金属的位于下沟槽中的剩余部分形成栅极电极；以及
在去除栅极金属之后，从上沟槽中去除第二胶层和栅极电介质层。在实施例中，上沟槽的第一宽度大于下沟槽的第二宽度。在实施例中，从上沟槽中去除第一胶层、帽盖层和功函数层包括：使用酸和第一氧化剂的第一混合物来执行第一湿法蚀刻工艺以选择性地去除第一胶层；在第一湿法蚀刻工艺之后，使用含氟化物的化学物质来执行第二湿法蚀刻工艺以去除帽盖层；以及在第二湿法蚀刻工艺之后，使用碱和第二氧化剂的第二混合物来执行第三湿法蚀刻工艺以选择性地去除功函数层。在实施例中，从上沟槽中去除第二胶层和栅极电介质层包括：使用含氟化物的化学物质、金属抑制剂、和氧化剂的混合物来执行湿法蚀刻工艺以选择性地去除第二胶层；以及在湿法蚀刻工艺之后，执行干法蚀刻工艺以去除栅极电介质层。
83.在实施例中，一种半导体器件包括：鳍，在衬底上方突出；第一金属栅极，位于鳍上方；第一栅极间隔件，沿着第一金属栅极的侧壁延伸；第二栅极间隔件，沿着第一栅极间隔件的侧壁延伸，与第一栅极间隔件的远离衬底的第一上表面相比，第二栅极间隔件的远离衬底的第二上表面从衬底延伸地更远；电介质材料，被第二栅极间隔件围绕，并且从第一栅极间隔件的第一上表面延伸到第二栅极间隔件的第二上表面；以及第一栅极接触，延伸穿过电介质材料并电耦合到第一金属栅极。在实施例中，第一栅极间隔件的第一上表面与第一金属栅极的上表面基本齐平。在实施例中，第一金属栅极包括栅极电介质层，其中，第一栅极间隔件的侧壁接触第一金属栅极的栅极电介质层，并且第二栅极间隔件的侧壁接触第一栅极间隔件的侧壁。在实施例中，第一金属栅极还包括：位于栅极电介质层上方的功函数层、位于功函数层上方的含硅帽盖层、位于含硅帽盖层上方的胶层、以及位于胶层上方的栅极电极。在实施例中，含硅帽盖层具有u形横截面。
84.以上概述了若干实施例的特征，使得本领域技术人员可以更好地理解本公开的各方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改其他工艺和结构以实现本文介绍的实施例的相同目的和/或实现本文介绍的实施例的相同优点的基础。本领域技术人员还应该认识到，这样的等同构造不脱离本公开的精神和范围，并且他们可以在不脱离本公开的精神和范围的情况下在本文中进行各种改变、替换和变更。
85.示例1是一种形成半导体器件的方法，所述方法包括：用电介质材料围绕设置在鳍上方的虚设栅极；通过去除所述虚设栅极并通过去除沿所述虚设栅极的侧壁设置的第一栅极间隔件的上部来在所述电介质材料中形成栅极沟槽，所述栅极沟槽包括位于所述第一栅极间隔件的剩余下部之间的下沟槽，并且包括位于所述下沟槽上方的上沟槽；在所述栅极沟槽中依次形成栅极电介质层、功函数层和胶层；从所述上沟槽中去除所述胶层和所述功函数层；在所述去除之后，用栅极电极材料填充所述栅极沟槽；以及从所述上沟槽中去除所述栅极电极材料，所述栅极电极材料的剩余部分形成栅极电极。
86.示例2是示例1所述的方法，其中，在去除所述胶层和所述功函数层之后，所述胶层的剩余部分和所述功函数层的剩余部分具有弯曲的上表面，所述弯曲的上表面在所述上沟槽与所述下沟槽之间的界面下方延伸。
87.示例3是示例1所述的方法，其中，形成所述栅极沟槽包括：执行一个或多个蚀刻工艺以去除所述虚设栅极；以及在去除所述虚设栅极之后，执行另一蚀刻工艺以去除所述第一栅极间隔件的上部。
88.示例4是示例3所述的方法，其中，第二栅极间隔件围绕所述第一栅极间隔件，其
中，在去除所述第一栅极间隔件的上部之后，所述第二栅极间隔件的位于所述第一栅极间隔件的剩余下部上方的侧壁限定了所述上沟槽。
89.示例5是示例1所述的方法，其中，所述上沟槽比所述下沟槽更宽。
90.示例6是示例1所述的方法，其中，从所述上沟槽中去除所述胶层和所述功函数层包括：执行第一蚀刻工艺以从所述上沟槽中选择性地去除所述胶层；以及在所述第一蚀刻工艺之后，执行第二蚀刻工艺以从所述上沟槽中选择性地去除所述功函数层。
91.示例7是示例6所述的方法，还包括：在所述功函数层与所述胶层之间形成含硅帽盖层；以及在用所述栅极电极材料填充所述栅极沟槽之前，从所述上沟槽中去除所述含硅帽盖层。
92.示例8是示例7所述的方法，其中，去除所述含硅帽盖层包括：在所述第一蚀刻工艺之后并且在所述第二蚀刻工艺之前，执行第三蚀刻工艺，所述第三蚀刻工艺去除所述含硅帽盖层的部分、所述胶层的部分、以及所述功函数层的部分。
93.示例9是示例1所述的方法，其中，从所述上沟槽中去除所述胶层和所述功函数层暴露所述栅极电介质层的设置在所述上沟槽中的上部，其中，所述方法还包括：在从所述上沟槽中去除所述胶层和所述功函数层之后并且在填充所述栅极沟槽之前，在所述栅极沟槽中并且在所述栅极电介质层的经暴露的上部上再次形成所述胶层。
94.示例10是示例9所述的方法，其中，从所述上沟槽中去除所述栅极电极材料包括：执行第一湿法蚀刻工艺以选择性地去除所述栅极电极材料，其中，从所述上沟槽中去除所述栅极电极材料暴露所述胶层的设置在所述上沟槽中的上部。
95.示例11是示例10所述的方法，还包括：在从所述上沟槽中去除所述栅极电极材料之后，执行第二湿法蚀刻工艺以选择性地去除所述胶层的设置在所述上沟槽中的上部；以及在所述第二湿法蚀刻工艺之后，执行干法蚀刻工艺以去除所述栅极电介质层的设置在所述上沟槽中的上部。
96.示例12是一种形成半导体器件的方法，所述方法包括：通过去除虚设栅极并通过去除围绕所述虚设栅极的第一栅极间隔件的上部来在电介质材料中形成栅极沟槽，其中，所述栅极沟槽包括位于所述第一栅极间隔件的剩余下部之间的下沟槽，并且包括位于所述下沟槽上方的上沟槽；通过在所述栅极沟槽中依次形成栅极电介质层、功函数层、帽盖层和第一胶层，对所述栅极沟槽的侧壁和底部形成衬里；从所述上沟槽中去除所述第一胶层、所述帽盖层和所述功函数层；在去除所述第一胶层、所述帽盖层和所述功函数层之后，在所述栅极沟槽中形成第二胶层；在形成所述第二胶层之后，用栅极金属填充所述栅极沟槽；从所述上沟槽中去除所述栅极金属，所述栅极金属的位于所述下沟槽中的剩余部分形成栅极电极；以及在去除所述栅极金属之后，从所述上沟槽中去除所述第二胶层和所述栅极电介质层。
97.示例13是示例12所述的方法，其中，所述上沟槽的第一宽度大于所述下沟槽的第二宽度。
98.示例14是示例12所述的方法，其中，从所述上沟槽中去除所述第一胶层、所述帽盖层和所述功函数层包括：使用酸和第一氧化剂的第一混合物来执行第一湿法蚀刻工艺以选择性地去除所述第一胶层；在所述第一湿法蚀刻工艺之后，使用含氟化物的化学物质来执行第二湿法蚀刻工艺以去除所述帽盖层；以及在所述第二湿法蚀刻工艺之后，使用碱和第
二氧化剂的第二混合物来执行第三湿法蚀刻工艺以选择性地去除所述功函数层。
99.示例15是示例12所述的方法，其中，从所述上沟槽中去除所述第二胶层和所述栅极电介质层包括：使用含氟化物的化学物质、金属抑制剂、和氧化剂的混合物来执行湿法蚀刻工艺以选择性地去除所述第二胶层；以及在所述湿法蚀刻工艺之后，执行干法蚀刻工艺以去除所述栅极电介质层。
100.示例16是一种半导体器件，包括：鳍，在衬底上方突出；第一金属栅极，位于所述鳍上方；第一栅极间隔件，沿着所述第一金属栅极的侧壁延伸；第二栅极间隔件，沿着所述第一栅极间隔件的侧壁延伸，与所述第一栅极间隔件的远离所述衬底的第一上表面相比，所述第二栅极间隔件的远离所述衬底的第二上表面从所述衬底延伸地更远；电介质材料，被所述第二栅极间隔件围绕并且从所述第一栅极间隔件的所述第一上表面延伸到所述第二栅极间隔件的所述第二上表面；以及第一栅极接触，延伸穿过所述电介质材料并电耦合到所述第一金属栅极。
101.示例17是示例16所述的半导体器件，其中，所述第一栅极间隔件的所述第一上表面与所述第一金属栅极的上表面基本齐平。
102.示例18是示例16所述的半导体器件，其中，所述第一金属栅极包括栅极电介质层，其中，所述第一栅极间隔件的侧壁接触所述第一金属栅极的所述栅极电介质层，并且所述第二栅极间隔件的侧壁接触所述第一栅极间隔件的所述侧壁。
103.示例19是示例18所述的半导体器件，其中，所述第一金属栅极还包括：位于所述栅极电介质层上方的功函数层、位于所述功函数层上方的含硅帽盖层、位于所述含硅帽盖层上方的胶层、以及位于所述胶层上方的栅极电极。
104.示例20是示例19所述的半导体器件，其中，所述含硅帽盖层具有u形横截面。