三维存储器及其制备方法与流程

本发明涉及一种三维存储器及其制备方法，尤其涉及acs(arraycommonsource，源极共阵列，作为mos管的源极端)形成工艺。

背景技术：

作为克服二维存储器极限的替代，三维存储器被提出。三维存储器，需要具有可以获得更低制造成本的工艺，并且能够得到可靠的器件结构。

其中，三维闪存存储器是比较重要的非易失性存储器，其一个常用的架构就是三维nand闪存架构。在三维nand闪存架构中，多个源极构成acs。

目前，acs形成工艺一般采用一步成型工艺，即往源极隔槽内一次性沉积导体。但是，参考图4所示，由于一步成型工艺的局限性，源极内的多处会形成缝隙，导致无法满足后续工艺的要求，降低结构可靠性。

而且，晶圆在制造过程中以及后续在晶圆表面制作电子元器件的过程中，都可能使晶圆的弯曲度分布不平衡，导致晶圆的翘曲。

特别是在三维存储器的堆叠结构中，更多的层间结构和更厚的膜成为了晶圆弯曲控制的挑战，如果晶圆弯曲度不符合相应的工艺规范标准，则在后续的键合过程中可能会导致键合失败。

技术实现要素：

以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。

本发明要解决的技术问题是为了克服现有技术中三维存储器的源极内的多处会形成缝隙，导致无法满足后续工艺的要求，降低结构可靠性的缺陷，提供一种三维存储器及其制备方法。

本发明是通过下述技术方案来解决上述技术问题：

一种三维存储器，其包括：

衬底；

位于所述衬底上的堆叠层；以及，

穿过所述堆叠层的源极隔槽，所述源极隔槽内通过第一次导体沉积形成有第一导体层，所述第一导体层上通过第二次导体沉积形成有第二导体层。

可选地，所述第一导体层包括第一多晶硅层，所述第二导体层包括第二多晶硅层。

可选地，所述第一多晶硅层包括p(磷)掺杂多晶硅，所述第二多晶硅层包括p掺杂多晶硅。

可选地，所述第一多晶硅层的p掺杂浓度与所述第二多晶硅层的p掺杂浓度不同。

可选地，所述第一多晶硅层包括p掺杂多晶硅，所述第二多晶硅层包括纯多晶硅；或，

所述第一多晶硅层包括纯多晶硅，所述第二多晶硅层包括p掺杂多晶硅。

可选地，对形成的所述第一导体层进行刻蚀，经过刻蚀后的所述第一导体层上通过第二次导体沉积形成有第二导体层。

可选地，通过氯气或含氟气体对形成后的所述第一导体层进行刻蚀。

可选地，通过炉管工艺进行所述第一次导体沉积，通过炉管工艺进行所述第二次导体沉积。

一种三维存储器的制备方法，其包括：

提供衬底；

在衬底上形成堆叠层；

在所述堆叠层中形成穿过所述堆叠层的源极隔槽；

在所述源极隔槽内通过第一次导体沉积形成第一导体层；

在所述第一导体层上通过第二次导体沉积形成第二导体层。

可选地，所述第一导体层包括第一多晶硅层，所述第二导体层包括第二多晶硅层。

可选地，所述第一多晶硅层包括p掺杂多晶硅，所述第二多晶硅层包括p掺杂多晶硅。

可选地，所述第一多晶硅层的p掺杂浓度与所述第二多晶硅层的p掺杂浓度不同。

可选地，所述第一多晶硅层包括p掺杂多晶硅，所述第二多晶硅层包括纯多晶硅；或，

所述第一多晶硅层包括纯多晶硅，所述第二多晶硅层包括p掺杂多晶硅。

可选地，在形成所述第二导体层的步骤之前，所述制备方法还包括：

对形成的所述第一导体层进行刻蚀，以获取经过刻蚀后的所述第一导体层。

可选地，所述对形成的所述第一导体层进行刻蚀的步骤包括：

通过氯气或含氟气体对形成后的所述第一导体层进行刻蚀。

可选地，进行所述第一次导体沉积的步骤包括：

通过炉管工艺进行所述第一次导体沉积；

进行所述第二次导体沉积的步骤包括：

通过炉管工艺进行所述第二次导体沉积。

在符合本领域常识的基础上，上述各优选条件，可任意组合，即得本发明各较佳实施例。

本发明的积极进步效果在于：

本发明提供的三维存储器及其制备方法，在acs形成工艺中，有效地解决了源极内形成缝隙的问题，从而较好地满足后续工艺的要求，极大地提升了结构可靠性。而且，本发明还通过掺杂不同浓度的p的方式来有效地调整晶圆翘曲度(warpage)，以使得晶圆翘曲度符合相应的工艺规范标准，从而较好地满足后续键合工艺的要求。

附图说明

在结合以下附图阅读本公开的实施例的详细描述之后，能够更好地理解本发明的上述特征和优点。在附图中，各组件不一定是按比例绘制，并且具有类似的相关特性或特征的组件可能具有相同或相近的附图标记。

图1为根据本发明一实施例的进行第一次多晶硅沉积后的三维存储器的部分剖面结构示意图。

图2为根据本发明一实施例的进行刻蚀后的三维存储器的部分剖面结构示意图。

图3为根据本发明一实施例的进行第二次多晶硅沉积后的三维存储器的部分剖面结构示意图。

图4为现有技术的acs的部分剖面结构示意图。

图5为根据本发明一实施例的acs的部分剖面结构示意图。

附图标记说明：

衬底1；

堆叠层2；

源极隔槽3；

第一多晶硅层4；

第二多晶硅层5。

具体实施方式

以下结合附图和具体实施例对本发明作详细描述。注意，以下结合附图和具体实施例描述的诸方面仅是示例性的，而不应被理解为对本发明的保护范围进行任何限制。

给出以下描述以使得本领域技术人员能够实施和使用本发明并将其结合到具体应用背景中。各种变型、以及在不同应用中的各种使用对于本领域技术人员将是容易显见的，并且本文定义的一般性原理可适用于较宽范围的实施例。由此，本发明并不限于本文中给出的实施例，而是应被授予与本文中公开的原理和新颖性特征相一致的最广义的范围。

在以下详细描述中，阐述了许多特定细节以提供对本发明的更透彻理解。然而，对于本领域技术人员显而易见的是，本发明的实践可不必局限于这些具体细节。换言之，公知的结构和器件以框图形式示出而没有详细显示，以避免模糊本发明。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

如在本文中所使用的，术语“衬底”指代向其上添加后续材料层的材料。衬底能够包括宽范围的半导体材料，诸如硅、锗、砷化镓、磷化铟等。衬底中可具有经掺杂的有源器件区域。

目前，acs形成工艺一般采用一步成型工艺，即往源极隔槽内一次性沉积导体。但是，参考图4所示，由于一步成型工艺的局限性(提前封口等原因)，源极内的多处会形成缝隙，导致无法满足后续工艺的要求，降低结构可靠性。

而且，晶圆在制造过程中以及后续在晶圆表面制作电子元器件的过程中，都可能使晶圆的弯曲度分布不平衡，导致晶圆的翘曲。

特别是在三维存储器的堆叠结构中，更多的层间结构和更厚的膜成为了晶圆弯曲控制的挑战，如果晶圆弯曲度不符合相应的工艺规范标准，则在后续的键合过程中可能会导致键合失败。

为了克服目前存在的上述缺陷，本实施例提供一种三维存储器，上述三维存储器包括：衬底；位于上述衬底上的堆叠层；以及，穿过上述堆叠层的源极隔槽，上述源极隔槽内通过第一次导体沉积形成有第一导体层，上述第一导体层上通过第二次导体沉积形成有第二导体层。

在本实施例中，上述三维存储器为三维nand存储器，但并不具体限定上述三维存储器的类型，可根据实际需求进行相应的调整及选择。

在本实施例中，上述三维存储器有效地解决了源极内形成缝隙的问题，从而较好地满足后续工艺的要求，极大地提升了结构可靠性。

具体地，作为一实施例，如图1至图3所示，上述三维存储器主要包括衬底1、位于衬底1上的堆叠层2、穿过堆叠层2的源极隔槽3以及分别形成于对应的源极隔槽3内的第一导体层和第二导体层。

在本实施例中，衬底1、堆叠层2及源极隔槽3可根据现有的结构进行相应的选择及调整，故不再一一赘述。

在本实施例中，上述第一导体层为第一多晶硅层1，上述第二导体层为第二多晶硅层2，即在源极隔槽3内两次分别沉积多晶硅，以形成第一多晶硅层1和第二多晶硅层2。

具体地，首先，参考图1所示，在源极隔槽3内通过炉管工艺进行第一次多晶硅沉积，以形成第一多晶硅层1，第一多晶硅层1主要包括种子生长层(ns，newseed)、乙硅烷(ds)及甲硅烷(ms)或掺杂p的甲硅烷(pms)。

在本实施例中，第一次沉积时的多晶硅可以为p掺杂多晶硅或纯多晶硅，优选地，选择p掺杂多晶硅，其p掺杂浓度可根据实际工艺需求及晶圆翘曲度的调整要求来进行相应的选择和调整。

不同浓度的p掺杂多晶硅具有比钨更小的张应力(tensilestress)，而且具有相当低的电阻，故可用来替代钨作为acs的导体。

其次，参考图2所示，对形成的第一导体层4进行刻蚀，以获取经过刻蚀后的第一导体层4。此时，源极隔槽3内形成上宽下窄结构的空间，即taperprofile，从而有效地防止沉积时提前封口。在一实施例中，上述的上宽下窄结构可以是一梯形结构。在另一实施例中，上述的上宽下窄结构可以为锥形结构。本领域技术人员应当可以，该上宽下窄结构的宽度取决于acs结构的尺寸大小，上宽下窄结构的角度取决于多晶硅填充工艺的能力。

在本实施例中，优选地，通过氯气或含氟气体对形成后的第一导体层4进行刻蚀，但并不具体限定刻蚀的方式，可根据实际工艺需求进行相应的调整及选择。

最后，参考图3所示，刻蚀后的第一导体层4上，通过炉管工艺进行第二次多晶硅沉积，以形成第二多晶硅层5。

在本实施例中，第二次沉积时的多晶硅可以为p掺杂多晶硅或纯多晶硅，优选地，选择p掺杂多晶硅，其p掺杂浓度可根据实际工艺需求及晶圆翘曲度的调整要求来进行相应的选择和调整。

具体的，对于现有的三维存储器的acs结构而言，随着acs多晶硅中的p掺杂浓度的增加，x方向的翘曲度(xbow)基本不变，而y方向的翘曲度(ybow)会逐渐变小。因此如果第一次多晶硅填充完以后，发现ybow偏小，那么第二次多晶硅填充就可以选择p低浓度掺杂来增大ybow。若第一次多晶硅填充完以后，发现ybow偏大，那么第二次多晶硅填充就可以选择p高浓度掺杂来减小ybow。通过这两次的p掺杂浓度的协同调整，来实现晶圆翘曲度(waferbow)满足工艺要求。

但是，第一多晶硅层4的p掺杂浓度需要与第二多晶硅层5的p掺杂浓度不同，以实现调整晶圆翘曲度的效果。

参考图5所示，经过两次多晶硅沉积后形成的源极有效地避免了出现缝隙的问题(尤其在第五层(tier5)的位置处)。

本实施例提供的三维存储器，在acs形成工艺中，有效地解决了源极内形成缝隙的问题，从而较好地满足后续工艺的要求，极大地提升了结构可靠性。

而且，本实施例提供的三维存储器，还通过掺杂不同浓度的p的方式来有效地调整晶圆翘曲度，以使得晶圆翘曲度符合相应的工艺规范标准，从而较好地满足后续键合工艺的要求。

为了克服目前存在的上述缺陷，本实施例还提供一种如上述的三维存储器的制备方法，上述制备方法包括以下步骤：提供衬底；在衬底上形成堆叠层；在上述堆叠层中形成穿过上述堆叠层的源极隔槽；在上述源极隔槽内通过第一次导体沉积形成第一导体层；在上述第一导体层上通过第二次导体沉积形成第二导体层。

在本实施例中，上述制备方法有效地解决了源极内形成缝隙的问题，从而较好地满足后续工艺的要求，极大地提升了结构可靠性。

衬底、堆叠层及源极隔槽可根据现有的结构进行相应的选择及调整，故不再一一赘述。

作为一实施例，上述第一导体层为第一多晶硅层，上述第二导体层为第二多晶硅层，即在源极隔槽内两次分别沉积多晶硅，以形成第一多晶硅层和第二多晶硅层。

具体地，参考图1所示，进行第一次导体沉积的步骤主要包括：在源极隔槽内通过炉管工艺进行第一次多晶硅沉积，以形成第一多晶硅层。

第一多晶硅层主要包括种子生长层、乙硅烷及甲硅烷或掺杂p的甲硅烷。

在本实施例中，第一次沉积时的多晶硅可以为p掺杂多晶硅或纯多晶硅，优选地，选择p掺杂多晶硅，其p掺杂浓度可根据实际工艺需求及晶圆翘曲度的调整要求来进行相应的选择和调整。

不同浓度的p掺杂多晶硅具有比钨更小的张应力，而且具有相当低的电阻，故可用来替代钨作为acs的导体。

参考图2所示，上述制备方法还包括以下步骤：对形成的第一导体层进行刻蚀，以获取经过刻蚀后的第一导体层。

此时，源极隔槽内形成上宽下窄梯形结构的空间，从而有效地防止沉积时提前封口。

在本实施例中，优选地，通过氯气或含氟气体对形成后的第一导体层进行刻蚀，但并不具体限定刻蚀的方式，可根据实际工艺需求进行相应的调整及选择。

参考图3所示，进行第二次导体沉积的步骤主要包括：刻蚀后的第一导体层上，通过炉管工艺进行第二次多晶硅沉积，以形成第二多晶硅层。

在本实施例中，第二次沉积时的多晶硅可以为p掺杂多晶硅或纯多晶硅，优选地，选择p掺杂多晶硅，其p掺杂浓度可根据实际工艺需求及晶圆翘曲度的调整要求来进行相应的选择和调整。

但是，第一多晶硅层的p掺杂浓度需要与第二多晶硅层的p掺杂浓度不同，以实现调整晶圆翘曲度的效果。

参考图5所示，经过两次多晶硅沉积后形成的源极有效地避免了出现缝隙的问题(尤其在第五层(tier5)的位置处)。

本实施例提供的三维存储器的制备方法，在acs形成工艺中，有效地解决了源极内形成缝隙的问题，从而较好地满足后续工艺的要求，极大地提升了结构可靠性。

而且，本实施例提供的三维存储器的制备方法，还通过掺杂不同浓度的p的方式来有效地调整晶圆翘曲度，以使得晶圆翘曲度符合相应的工艺规范标准，从而较好地满足后续键合工艺的要求。

尽管为使解释简单化将上述方法描述为一系列动作，但是应理解并领会，这些方法不受动作的次序所限，因为根据一个或多个实施例，一些动作可按不同次序发生和/或与来自本文中图示和描述或本文中未图示和描述但本领域技术人员可以理解的其他动作并发地发生。

提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员来说都将是显而易见的，且本文中所定义的普适原理可被应用到其他变体而不会脱离本公开的精神或范围。由此，本公开并非旨在被限定于本文中所描述的示例和设计，而是应被授予与本文中所公开的原理和新颖性特征相一致的最广范围。