阵列基板母板及其制备方法、阵列基板和显示装置与流程

本发明涉及显示技术领域，尤其涉及一种阵列基板母板及其制备方法、阵列基板和显示装置。

背景技术：

近年来，显示装置向着高集成度、低成本的方向发展，其中一项重要的措施就是阵列基板行驱动技术(gatedriveronarray，goa)的量产化，采用阵列基板行驱动技术可以将栅极驱动电路集成在显示装置的阵列基板上，从而可以提高显示装置的集成度和降低生产成本，并且可以使得显示装置具有更窄的边框。

技术实现要素：

本发明的实施例提供一种阵列基板母板及其制备方法、阵列基板和显示装置，能够提前对阵列基板中栅极驱动电路进行检测，降低生产成本。

为达到上述目的，本发明的实施例采用如下技术方案：

一方面，提供一种阵列基板母板，包括：

衬底母板。

设置在所述衬底母板上的多个显示用单元，一个显示用单元具有显示区和非显示区，所述非显示区至少部分围绕所述显示区。

其中，所述显示用单元包括：设置于所述非显示区的栅极驱动电路、检测线和检测部，所述栅极驱动电路的至少一个输出端通过所述检测线与所述检测部电连接。

可选的，阵列基板母板还包括：覆盖所述栅极驱动电路的绝缘层。

所述检测线位于所述绝缘层远离所述衬底母板的一侧，所述检测线通过所述绝缘层上的第一过孔与所述栅极驱动电路的至少一个输出端电连接。

所述检测部包括第一检测图案，所述第一检测图案与所述检测线连接且同层同材料设置。

可选的，所述栅极驱动电路包括多个相互连接的薄膜晶体管，所述检测部还包括第二检测图案，所述第二检测图案与所述薄膜晶体管的源极和漏极同层同材料设置，且所述第一检测图案通过所述绝缘层上的第二过孔与所述第二检测图案电连接。

可选的，所述显示用单元还包括位于所述显示区的阳极层，所述阳极层用于形成多个阳极图案，所述阳极层、所述检测线、所述第一检测图案同层同材料设置。

可选的，所述显示用单元包括两个栅极驱动电路，两个所述栅极驱动电路位于所述非显示区的相对两侧。

另一方面，提供一种阵列基板，包括：

衬底，所述衬底具有显示区和非显示区，所述非显示区至少部分围绕所述显示区。

栅极驱动电路，设置于所述衬底的一侧，且位于所述非显示区；

绝缘层，覆盖所述栅极驱动电路，且设置有多个贯穿所述绝缘层的第一过孔。

检测部，设置于所述衬底的一侧，且位于所述非显示区。

可选的，所述栅极驱动电路包括多个相互连接的薄膜晶体管。

所述检测部包括第二检测图案，所述第二检测图案与所述薄膜晶体管的源极和漏极同层同材料设置。

所述绝缘层上覆盖所述第二检测图案的位置设置有第二过孔。

可选的，所述栅极驱动电路为两个，且分别位于所述非显示区的相对两侧。

又一方面，提供一种显示装置，包括如上所述的阵列基板。

又一方面，提供一种阵列基板母板的制备方法，包括：

在衬底母板上形成多个显示用单元，一个显示用单元具有显示区和非显示区，所述非显示区至少部分围绕所述显示区。

形成所述显示用单元包括：

在衬底母板上所述显示用单元的非显示区内形成栅极驱动电路，所述栅极驱动电路包括多个相互连接的薄膜晶体管；形成所述栅极驱动电路包括：在衬底母板上形成第一导电薄膜，所述第一导电薄膜用于形成所述薄膜晶体管的源极、漏极和第二检测图案。

在形成有栅极驱动电路的衬底母板上形成绝缘层，所述绝缘层包括位于非显示区的第一过孔，且覆盖所述栅极驱动电路。

在绝缘层上形成第二导电薄膜，通过构图工艺，在所述非显示区形成检测线和第一检测图案；所述第一检测图案、第二检测图案，以及位于所述第一检测图案和所述第二检测图案之间的部分绝缘层构成检测部。

其中，所述栅极驱动电路的至少一个输出端通过所述检测线与所述第一检测图案电连接。

可选的，所述第二导电薄膜还用于形成位于所述显示用单元中的显示区的阳极层，所述阳极层用于形成多个阳极图案。

可选的，通过所述第二导电薄膜形成所述检测线、所述第一检测图案和所述阳极图案包括：

在所述第二导电薄膜上涂覆光刻胶形成光刻胶层；通过掩膜曝光，在所述光刻胶层中对应所述第二导电薄膜中待形成检测线的区域，形成半曝光图案和全曝光图案；在对应待形成第一检测图案的区域，形成未曝光图案和所述半曝光图案；在对应待形成阳极层的区域形成所述未曝光图案和所述半曝光图案。

通过显影去除所述全曝光图案，以露出所述第二导电薄膜中所述待形成检测线的区域的部分；通过显影去除所述半曝光图案中的部分光刻胶。

通过刻蚀工艺，去除所述全曝光图案露出的待形成检测线的区域的部分，形成所述检测线。

通过灰化工艺，去除所述半曝光图案中剩余的部分光刻胶，以露出所述检测线、露出所述第一检测图案的部分、露出所述阳极层的部分，以及去除所述全曝光图案中的部分光刻胶。

通过刻蚀工艺，去除所述检测线，去除所述第一检测图案中露出的部分，以及去除所述阳极层中露出的部分，形成多个阳极图案。

本申请提供了一种阵列基板母板及其制备方法、阵列基板和显示装置。其中的阵列基板母板包括多个显示用单元，显示用单元包括设置于非显示区的栅极驱动电路、检测线和检测部，从而使得栅极驱动电路可以通过检测线将检测信号传输至检测部，再通过将检测部与外接仪器电连接，则可以获得栅极驱动电路的实际输出信号的波形；最后通过比对实际输出信号与理想输出信号，则可以判断出栅极驱动电路的工作状态是否正常。若栅极驱动电路存在异常，可以及时发现异常，停止进行后续的工艺，避免浪费工艺和制作材料，从而可以降低生产成本。因此，本申请相对于相关技术，可以提前对栅极驱动电路进行检测，有利于提前拦截异常的栅极驱动电路，节省后续的工艺和材料，降低生产成本以及显示装置的不良率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1a为本申请实施例提供的一种阵列基板母板的俯视示意图；

图1b为本申请实施例提供的一种阵列基板的俯视示意图；

图1c为图1b中a-a′的剖视示意图；

图1d为本申请实施例提供的一种栅极驱动电路的结构示意图；

图1e为本申请实施例提供的一种栅极驱动电路的理想输出信号与实际输出信号的对比图；

图2a为本申请实施例提供的另一种阵列基板的俯视示意图；

图2b为图2a中b-b′的剖视示意图；

图3a为本申请实施例提供的一种阵列基板母板的制备方法的流程示意图；

图3b-图3c为本申请实施例提供的一种显示用单元的制备过程示意图；

图4a为本申请实施例提供的一种通过第二导电薄膜制备检测线、第一检测图案和阳极图案的制备方法的流程示意图；

图4b-图4g为本申请实施例提供的一种通过第二导电薄膜制备检测线、第一检测图案和阳极图案的制备过程示意图。

附图标记：

1-阵列基板母板；10-衬底母板；100-显示用单元；101-显示区；102-非显示区；103-衬底；2-阵列基板；21-栅极驱动电路；210-移位寄存器；211-薄膜晶体管；2110-有源层；2111-栅绝缘层；2112-栅极金属层；2113-层间绝缘层；2114-源极和漏极金属层；212-输出端；22-检测线；23-检测部；231-第一检测图案；232-第二检测图案；24-绝缘层；241-第一过孔；242-第二过孔；25-第二导电薄膜；251-阳极层；2510-阳极图案；26-光刻胶层；261-全曝光图案；262-半曝光图案；263-未曝光图案；27-栅线。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本申请提供一种显示装置，该显示装置例如可以是液晶显示装置(liquidcrystaldisplay)、机发光二极管显示装置(organiclight-emittingdiode,oled)，例如oledtv(电视)；该显示装置至少包括显示面板，该显示面板包括例如包括阵列基板和对置基板，在一些实施例中，对置基板可以为彩膜基板，而彩膜基板用于滤光。

上述的阵列基板可通过切割阵列基板母板中的显示用单元获得，一个显示用单元对应制作一个阵列基板。基于此，如图1a所示，本申请提出一种阵列基板母板1，包括：

衬底母板10；衬底母板10的材料例如为玻璃或者聚酰亚胺(polyimide，pi)。

设置在衬底母板10上的多个显示用单元100，每个显示用单元100具有显示区101和非显示区102，非显示区102至少部分围绕显示区101。

示例的，如图1a所示，非显示区102例如围绕显示区101一圈设置。

或者，如图1b所示，非显示区102围绕部分显示区101设置。

其中，如图1b所示，显示用单元100包括：设置于非显示区102的栅极驱动电路21、检测线22和检测部23，栅极驱动电路21的至少一个输出端212通过检测线22与检测部23电连接。

栅极驱动电路21的输出端212还与栅线27电连接，栅极驱动电路21用于向栅线27传输栅极驱动信号。

示例的，如图1d所示，栅极驱动电路21包括n个级联的移位寄存器210，每个移位寄存器210例如包括输入信号端stvp、复位信号端rst，第一输出信号端out1和第二输出信号端out2；其中输入信号端stvp用于接收和向移位寄存器210传输输入信号stvp，复位信号端rst用于接收和向移位寄存器210传输复位信号，第一输出信号端out1用于接收和向栅线27传输栅极驱动信号，第二输出信号端out2用于接收和向移位寄存器210传输第二输出信号。

在栅极驱动电路21的多个级联的移位寄存器210中，第一级移位寄存器n1的第二输出信号端out2与第二级移位寄存器n2的输入信号端stvp电连接。

第n级移位寄存器nn的第二输出信号端out2与第n-1级移位寄存器nn-1的复位信号端rst电连接。

除了第一级移位寄存器n1和第n级移位寄存器nn外，其余移位寄存器210中的第二输出信号端out2与前一级移位寄存器210的复位信号端rst和下一级移位寄存器210的输入信号端stvp电连接。

每一级移位寄存器210的第一输出信号端out1用于与一条栅线27电连接，为该条栅线27提供栅极驱动信号，因此栅极驱动电路21包括多个输出端212。

如图1b所示，检测部23为多个，其中部分检测部23与栅极驱动电路21的输入端电连接，可以为栅极驱动电路21提供检测信号，部分检测部23与检测线22电连接，可以接收从检测线22传输的信号，通过判断检测部23接收的信号与栅极驱动电路21输入端接收的检测信号是否相同，即可判断栅极驱动电路21是否可以正常工作。

本领域技术人员可以理解的是，第一极移位寄存器n1的输入信号端stvp接收的输入信号stvp也是检测信号的一种，而本申请中的检测信号还包括可以对栅极驱动电路21分区域检测的信号，例如可以对移位寄存器210中某一单元进行检测的信号。检测信号例如可以为电流信号。

示例的，如图1b所示，向与栅极驱动电路21电连接的检测部23输入检测信号，检测信号传输至栅极驱动电路21中，栅极驱动电路21中的每一级移位寄存器210依次打开，且从第一输出端out1向检测线22输出信号，与检测线22电连接的检测部23接收的信号即为栅极驱动电路21的实际输出信号。

栅极驱动电路21的输出端212通过检测线22与检测部23电连接，从而检测部23可以接收到栅极驱动电路21输出的信号；再通过将检测部23与示波器等外接仪器电连接，则可以获得栅极驱动电路21输出的信号的波形。在向栅极驱动电路21输入检测信号时，可以根据移位寄存器210中不同的单元输入不同的检测信号，以检测每个移位寄存器210中相同的单元是否可以正常工作，移位寄存器210中例如包括输入单元、上拉单元、下拉单元、复位单元和输出单元等单元。

示例的，向栅极驱动电路21输入用于检测上拉单元是否可以正常工作的检测信号，检测信号将依次从第一级移位寄存器n1传输至第n级移位寄存器nn，然后根据每级移位寄存器210的实际输出信号与理想输出信号的差异，即可判断对应移位寄存器210中的上拉单元是否可以正常工作。

需要说明的是，当检测信号为栅极驱动电路21正常工作时的输入信号stvp时，其可以用于检测移位寄存器210的整体性能，当检测信号为用于检测栅极驱动电路21中某一单元的信号时，其可以实现对栅极驱动电路的分区域检测，即可以分次检测移位寄存器210中的各个单元的工作状态。

示例的，如图1e所示，第一级移位寄存器n1接收检测信号后，各级移位寄存器210依次输出的理想输出信号例如为n1～nn，在检测部23检测到的实际输出信号例如为n1′～nn′，实际输出信号与理想输出信号的数量相同且一一对应。在栅极驱动电路21为2个的情况下，即两个同级的移位寄存器与同一根栅线电连接，若在检测部23检测到的两个第一级移位寄存器n1的实际输出信号分别为n11′和n12′，而n11′和n12′与第一级移位寄存器n1的理想输出信号n1相同，因此第一级移位寄存器n1的工作状态正常。

若栅极驱动电路21出现异常，则会导致显示面板在显示时出现mura(亮度异常区域)，甚至部分区域无法正常显示。在相关技术中，在阵列基板2制备完成后并不会对栅极驱动电路21进行检测，而是在显示面板制备完成后再进行检测，此时若栅极驱动电路21存在异常，则会导致在在显示面板制备过程中的很多工艺(例如发光层的制备工艺，彩膜基板的制备工艺等)被浪费，导致生产成本较高，显示面板的不良率较高。

而本申请提供了一种阵列基板母板1，包括多个显示用单元100，显示用单元100包括设置于非显示区102的栅极驱动电路21、检测线22和检测部23，从而使得栅极驱动电路21可以通过检测线22将检测信号传输至检测部23，再通过将检测部23与外接仪器电连接，则可以获得栅极驱动电路21的实际输出信号的波形；最后通过比对实际输出信号与理想输出信号，则可以判断出栅极驱动电路21的工作状态是否正常。若栅极驱动电路21存在异常，可以及时发现异常，停止进行后续的工艺，避免浪费工艺和制作材料，从而可以降低生产成本。因此，本申请相对于相关技术，可以提前对栅极驱动电路21进行检测，有利于提前拦截异常的栅极驱动电路21，节省后续的工艺和材料，降低生产成本以及显示面板的不良率。

可选的，如图1c所示，阵列基板母板1还包括：覆盖栅极驱动电路21的绝缘层24。绝缘层24起保护、平坦作用，保护位于其下的栅极驱动电路21以及为后续制备的膜层提供较为平坦的表面。示例的，该绝缘层24可以是平坦层或钝化层中的一种；其中平坦层的材料例如为有机物，钝化层的材料例如为氧化硅、氮化硅中的至少一种。

检测线22位于绝缘层24远离衬底母板10的一侧，检测线22通过绝缘层24上的第一过孔241与栅极驱动电路21的至少一个输出端212电连接。检测线22通过第一过孔241与栅极驱动电路21电连接，则第一过孔241中填充有制作检测线22时所用的材料。

检测部23包括第一检测图案231，第一检测图案231与检测线22连接且同层同材料设置。即第一检测图案231与检测线22基于同一薄膜，通过同一次构图工艺制备。示例的，检测线22和第一检测图案231的材料为ito(indiumtinoxide，氧化铟锡)。

检测线22和第一检测图案231同层同材料设置，制备工艺简单，且使得检测线22和第一检测图案231之前的连接更稳定。检测线22和第一检测图案231均位于绝缘层24上，可以避免在制作检测线22和第一检测图案231时，进行的刻蚀工艺对位于绝缘层24下的栅极驱动电路21的影响。

可选的，如图1c所示，栅极驱动电路21包括多个相互连接的薄膜晶体管211，检测部23还包括第二检测图案232，第二检测图案232与薄膜晶体管211的源极和漏极同层同材料设置，且第一检测图案231通过绝缘层24上的第二过孔242与第二检测图案232电连接。

如图1c所示，沿远离衬底103的一侧方向，薄膜晶体管211依次包括：有源层2110、栅绝缘层2111、栅极金属层2112、层间绝缘层2113、源极和漏极金属层2114；其中源极和漏极金属层2114包括源极和漏极，源极和漏极通过贯穿层间绝缘层2113和栅绝缘层2111的过孔与有源层2110接触。在栅极驱动电路21中，一些薄膜晶体管211的漏极作为移位寄存器210的输出端212，也即作为栅极驱动电路21的输出端212。

检测部23还包括第二检测图案232，第二检测图案232与薄膜晶体管211的源极和漏极同层同材料设置，即第二检测图案232与源极和漏极金属层2114是基于同一导电薄膜，且通过同一次构图工艺制作形成。示例的，第二检测图案232的材料为银、铝等导电金属。

第一检测图案231通过绝缘层24上的第二过孔242与第二检测图案232电连接。在一些实施例中，第二过孔242与第一过孔241同时制备，且二者的尺寸相同。

检测部23包括第一检测图案231和第二检测图案232，而第一检测图案231和第二检测图案232并联，因此可以降低检测部23的电阻，提高检测部23处所获得的实际输出信号的强度和准确性。

如图1c所示，在通过检测部23接收检测信号时，与栅极驱动电路21的输出端212电连接的栅线27同样也能接收到检测信号，但由于栅线27位于源极和输出端212的下侧，因此无法通过栅线27对栅极驱动电路21进行检测，而本申请则通过设置检测线22和第一检测图案231实现了对栅极驱动电路21的检测，且结构简单。

可选的，参考图1c结合图1b所示，显示用单元100还包括位于显示区101的阳极层251，阳极层251用于形成多个阳极图案，阳极层251、检测线22、第一检测图案231同层同材料设置。

在图1c中，阳极层251用于形成多个阳极图案，阳极层251整层覆盖显示区101，且还未被制作为间隔设置的多个阳极图案。后续制作形成的一个阳极图案与位于显示区101的一个亚像素中的一个薄膜晶体管211的漏极电连接。其中，阳极图案通过贯穿绝缘层24的过孔与薄膜晶体管211的漏极电连接，该过孔例如可以是第一过孔241。

阳极层251、检测线22、第一检测图案231同层同材料，则阳极层251、检测线22和第一检测图案231是基于同一薄膜，通过同一次构图工艺制备得到，制备工艺简单。同时，在制作阳极图案2510时，可以通过同一个掩膜板制作检测线22和第一检测图案231，无需增加掩膜板即可制作出用于检测的检测线22和第一检测图案231，也就是说，本申请在不增加成本的情况下，可以在制作阳极图案2510的过程中对栅极驱动信号进行检测，且制备方法和检测方法简单，能够有效提前筛选出异常的栅极驱动电路21，降低生产成本，以及便于对异常的栅极驱动电路21进行分析。

可选的，如图1b所示，显示用单元100包括两个栅极驱动电路21，两个栅极驱动电路21位于非显示区102的相对两侧。

栅极驱动电路21位于非显示区102，如图1b所示，栅极驱动电路21也沿显示区101的中心线对称。

两个栅极驱动电路21包括的移位寄存器210的数量相等，且位于同一级的两个移位寄存器210与同一根栅线27的两端电连接。

通过两个栅极驱动电路21为栅线27提供栅极驱动信号，可以降低栅极驱动信号的衰减，保证栅极驱动信号的强度，提高栅线27对薄膜晶体管211控制的准确性。

基于上述，如图2a和图2b所示，本申请提供一种阵列基板2，该阵列基板2包括：衬底103，衬底103具有显示区101和非显示区102，非显示区102至少部分围绕显示区101。

栅极驱动电路21，设置于衬底103的一侧，且位于非显示区102。栅极驱动电路21的输出端212与栅线27电连接。

绝缘层24，覆盖栅极驱动电路21，且设置有多个贯穿绝缘层24的第一过孔241。

示例的，如图2b所示，第一过孔241位于栅极驱动电路21的输出端212与栅线27交叠处，第一过孔241中未填充与显示区101中的阳极层251相同的材料，而栅极驱动电路21的输出端212与栅极27电连接。

需要说明的是，第一过孔241的位置并不限于栅极驱动电路21的输出端212与栅线27交叠处，只要栅极驱动电路21的输出端212在衬底103上的正投影覆盖第一过孔241的正投影即可。

检测部23，设置于衬底103的一侧，且位于非显示区102。检测部23为多个，其中部分检测部23与栅极驱动电路21的输入端电连接。

该阵列基板2的制备过程中，可以对栅极驱动电路21进行检测，因此该阵列基板2与上述的阵列基板母板1具有相同的有益效果，所以不再赘述。

可选的，如图2b所示，栅极驱动电路21包括多个相互连接的薄膜晶体管211。薄膜晶体管211的漏极与栅线27电连接，为栅线27提供栅极驱动信号。

检测部23还包括第二检测图案232，第二检测图案232与薄膜晶体管211的源极和漏极同层同材料设置。

绝缘层24上覆盖第二检测图案232的位置设置有第二过孔242，第二过孔242至少为1个，且上侧未覆盖第一检测图案231的第二过孔242中未填充阳极层251的材料。

如图2b所述，第一检测图案231覆盖部分绝缘层24，该第一检测图案可以用于检测阵列基板2中位于显示区101的薄膜晶体管211。

在衬底的显示区101还设置有多个阳极图案2510，每个阳极图案2510与位于显示区101的薄膜晶体管211电连接，显示区101的薄膜晶体管211用于构成像素驱动电路，像素驱动电路与栅线27和数据线电连接。

第二检测图案232用于与检测部23中第一检测图案231并联，以降低检测部23的电阻。

可选的，如图2a所示，栅极驱动电路21为两个，且分别位于非显示区102的相对两侧。

栅极驱动电路21中同一级的移位寄存器210与同一条栅线27电连接，有利于降低栅极驱动信号的衰减。

如图3a所示，本申请还提供一种阵列基板母板1的制备方法，包括：

s1、在衬底母板10上形成多个显示用单元100，一个显示用单元100具有显示区101和非显示区102，非显示区102至少部分围绕显示区101。

多个显示用单元100中相同的膜层同步形成。

s2、如图3b所示，形成显示用单元100包括：在衬底母板10上显示用单元100的非显示区102内形成栅极驱动电路21，栅极驱动电路21包括多个相互连接的薄膜晶体管211；形成栅极驱动电路21包括：在衬底母板10上形成第一导电薄膜，第一导电薄膜用于形成薄膜晶体管211的源极、漏极和第二检测图案232。

薄膜晶体管211的漏极可以直接作为栅极驱动电路21的输出端212，或者薄膜晶体管211的漏极可以与栅极驱动电路21的输出端212电连接，而栅极驱动电路21的输出端212与薄膜晶体管211的漏极同层同材料设置。

s3、如图3c所示，在形成有栅极驱动电路21的衬底母板10上形成绝缘层24，绝缘层24包括位于非显示区102的第一过孔241，且覆盖栅极驱动电路21。

在一些实施例中，绝缘层24还包括位于第二检测图案232上侧的至少一个第二过孔242。

需要说明的是，在图3b和图3c中，虽未示意出衬底母板10整体，而是示意出了衬底103，但本领域技术人员可以理解的是，每个显示用单元100所对应的部分衬底母板10即为衬底103。

s4、如图1c所示，在绝缘层24上形成第二导电薄膜25，通过构图工艺，在非显示区102形成检测线22和第一检测图案231；第一检测图案231、第二检测图案232，以及位于第一检测图案231和第二检测图案232之间的部分绝缘层24构成检测部23。

示例的，第二导电薄膜25为ito薄膜。

其中，栅极驱动电路21的至少一个输出端212通过检测线22与第一检测图案231电连接，即栅极驱动电路21的至少一个输出端212通过检测线22与检测部23电连接。

本领域技术人员应该可以理解，在制作阵列基板母板1的过程中，制作与有源层2110、栅绝缘层2111、栅极金属层2112、层间绝缘层2113、源极和漏极金属层2114、绝缘层24等层别对应的薄膜时，该薄膜将整层覆盖显示用单元100，例如，用于形成源极和漏极金属层2114的第一导电薄膜整层覆盖显示用单元100，后续再通过构图工艺，在对应的区域制作需要的图案即可。因此，在一些实施例中，检测部23还包括位于第二检测图案232靠近衬底一侧的层间绝缘层2113、栅极金属层2112、栅绝缘层2111和有源层2110。

上述的阵列基板母板1的制备方法与上述的阵列基板母板1具有相同的有益效果，因此不再赘述。

可选的，如图2a所示，第二导电薄膜25还用于形成位于显示用单元100中的显示区101的阳极层251，阳极层251用于形成多个阳极图案2510。

则，第二导电薄膜25可用于形成检测线22、第一检测图案231和阳极图案2510，该三者可以通过同一个半色调掩膜板和同一次构图工艺形成，不会增加阵列基板母板1的制备成本。

基于上述，如图4a所示，通过第二导电薄膜25形成检测线22、第一检测图案231和阳极图案2510包括：

s10、如图4b所示，在第二导电薄膜25上涂覆光刻胶形成光刻胶层26。

示例的，光刻胶层26的中的光刻胶为正性光刻胶。

如图4c所示，通过掩膜曝光，在光刻胶层26中对应第二导电薄膜25中待形成检测线的区域a1，形成半曝光图案262和全曝光图案261；在对应待形成第一检测图案的区域a2，形成未曝光图案263和半曝光图案262；在对应待形成阳极层的区域a3，形成未曝光图案263和半曝光图案262。

使用半色调掩膜板对光刻胶层26进行掩膜曝光，形成全曝光图案261、半曝光图案262和未曝光图案263。

半曝光图案262和全曝光图案261中光刻胶层26的曝光深度不同。示例的，半曝光图案262的曝光深度为全曝光图案261的曝光深度的一半。

s11、如图4d所示，通过显影去除全曝光图案261，以露出第二导电薄膜25中待形成检测线的区域a1的部分；通过显影去除半曝光图案262中的部分光刻胶。

对光刻胶层26进行显影，则全曝光图案261被完全清除，半曝光图案262中的光刻胶被去除部分(经过曝光的部分)，例如去除半曝光图案262中沿厚度方向一半的光刻胶，未曝光图案263中的光刻胶全部保留。

s12、如图4e所示，通过刻蚀工艺，去除全曝光图案261露出的待形成检测线的区域a1的部分，形成检测线22。

但此时检测线22的上方还覆盖有半曝光图案262剩余的部分光刻胶。

s13、如图4f所示，通过灰化工艺，去除半曝光图案262中剩余的部分光刻胶，以露出检测线22、露出第一检测图案231的部分、露出阳极层251的部分，以及去除全曝光图案261中的部分光刻胶。

通过灰化工艺，可以去除检测线22上方覆盖的光刻胶，第一检测图案231上对应半曝光图案262部分的光刻胶，以及阳极层251中对应半曝光图案262部分的光刻胶。

s14、如图4g所示，通过刻蚀工艺，去除检测线22，去除第一检测图案231中露出的部分，以及去除阳极层251中露出的部分，形成多个阳极图案2510。

如图4g所示，第一检测图案231还剩余部分，该剩余的部分用于后续检测阵列基板2的其它结构，例如检测位于显示区101的薄膜晶体管211的性能。而检测线22已被完全刻蚀，从而使得栅极驱动电路21的输出端212仅与栅线27电连接，结构简单。

上述的掩膜曝光、显影、灰化和刻蚀均属于同一次构图工艺。

在形成第一检测图案231和阳极图案2510之后，还可以通过灰化去除第一检测图案231和阳极图案2510上剩余的光刻胶。

通过第二导电薄膜25形成检测线22、第一检测图案231和阳极图案2510，仅需使用一个半色调掩膜板，因此，本申请可以在不增加掩膜板数量的情况下，实现对栅极驱动电路21的检测，有利于降低生产成本以及显示面板的不良率；同时，在对栅极驱动电路21检测完成后，检测线22会被刻蚀掉，从而还有利于简化阵列基板1的结构。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。