字线结构和半导体存储器的制作方法

1.本发明涉及半导体领域，特别是涉及一种字线结构和半导体存储器。


背景技术：

2.科学技术的不断发展使人们对半导体技术的要求越来越高，半导体器件的面积不断缩小，因此对半导体制造工艺的精密程度要求和精确程度提出了更高的要求。半导体存储器是一种利用半导体电路进行存取的存储器,其中，动态随机存取存储器(dynamic random access memory，dram)以其快速的存储速度和高集成度被广泛应用于各个领域。
3.动态随机存储器包括多个重复的存储单元，随着动态随机存储器的尺寸不断缩小、集成度不断提高，动态随机存储器的特征尺寸和单元面积都会减小，因此字线接触结构的面积也会相应减小，使得字线接触结构与相应字线之间的接触电阻变大，导致流经字线的电流过小，从而降低了动态随机存储器的存储单元中开关的打开和关断速度。


技术实现要素：

4.基于此，有必要针对接触电阻过大导致存储单元中开关的打开和关断速度不足的问题，提供一种字线结构和半导体存储器。
5.一种字线结构，包括：
6.第一字线阵列，包括沿x方向延伸的多条第一字线，多条所述第一字线具有相同的长度，且沿y方向对齐排列；
7.第二字线阵列，包括沿所述x方向延伸的多条第二字线，多条所述第二字线具有相同的长度，且沿所述y方向对齐排列；
8.其中，所述第一字线阵列与所述第二字线阵列在所述y方向上不对齐，所述y方向与所述x方向垂直。
9.在其中一个实施例中，多条所述第一字线沿所述y方向以设定间距等距排列，多条所述第二字线沿所述y方向以所述设定间距等距排列。
10.在其中一个实施例中，多条所述第一字线和多条所述第二字线在所述y方向上互相间隔设置。
11.在其中一个实施例中，多条所述第一字线在所述x方向的正向一侧具有第一字线接触结构，多条所述第二字线在所述x方向的负向一侧具有第二字线接触结构。
12.在其中一个实施例中，所述第一字线接触结构与所述第二字线接触结构的横截面的面积相同。
13.在其中一个实施例中，所述第一字线接触结构和所述第二字线接触结构的横截面的形状均为矩形、t型、半圆形中的一种。
14.在其中一个实施例中，所述第一字线接触结构和所述第二字线接触结构均一端与晶体管的栅极电连接，另一端与驱动电路电连接。
15.在其中一个实施例中，所述第一字线接触结构和/或所述第二字线接触结构为凹
槽型接触结构。
16.在其中一个实施例中，所述第一字线接触结构和所述第二字线接触结构的材料均为钨、铝、铜、钛、钽、多晶硅中的一种或多种。
17.一种半导体存储器，包括：
18.如上述的字线结构；
19.存储单元，包括存储电容和晶体管，所述晶体管的栅极连接至字线，所述晶体管的漏极连接至位线，所述晶体管的源极连接至所述存储电容；
20.其中，多个所述存储单元以m行n列的阵列进行布置，同一行的存储单元共用一条所述字线，同一列的存储单元共用一条所述位线，所述字线具有所述字线结构，所述m和n均为正整数。
21.上述字线结构和半导体存储器，所述字线结构包括第一字线阵列和第二字线阵列，第一字线阵列包括沿x方向延伸的多条第一字线，多条所述第一字线具有相同的长度，且沿y方向对齐排列；第二字线阵列包括沿所述x方向延伸的多条第二字线，多条所述第二字线具有相同的长度，且沿所述y方向对齐排列；其中，所述第一字线阵列与所述第二字线阵列在所述y方向上不对齐，所述y方向与所述x方向垂直。通过使所述第一字线阵列和所述第二字线阵列在所述y方向上不对齐，为字线接触结构在水平面内提供了更大的设置空间，从而可以扩大字线接触结构的横截面面积，进而减小字线接触结构和相应字线之间的接触电阻，提高存储单元中开关的打开和关断速度。
附图说明
22.图1为一实施例的字线接触结构的示意图；
23.图2为一实施例的第一字线阵列的示意图；
24.图3为一实施例的第二字线阵列的示意图；
25.图4为一实施例的t形字线接触结构的示意图；
26.图5为一实施例的半圆形字线接触结构的示意图；
27.图6为一实施例的字线接触结构呈交错排列的字线结构的示意图；
28.图7为一实施例的相邻的字线接触结构的形状相互补的示意图；
29.图8为另一实施例的相邻的字线接触结构的形状相互补的示意图；
30.图9为一实施例的凹槽型接触结构的示意图；
31.图10为一实施例的字线结构的制备方法。
具体实施方式
32.为了便于理解本发明，下面将参照相关附图对本发明进列更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
33.除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所行项目的任意的和所有的组合。
34.图1为一实施例的字线接触结构的示意图，如图1所示，字线结构包括第一字线阵列100和第二字线阵列200。
35.第一字线阵列100，包括沿x方向延伸的多条第一字线110，多条第一字线110具有相同的长度，且沿y方向对齐排列；
36.第二字线阵列200，包括沿x方向延伸的多条第二字线210，多条第二字线210具有相同的长度，且沿y方向对齐排列；
37.其中，第一字线阵列100与第二字线阵列200在y方向上不对齐，y方向与x方向垂直。
38.其中，第一字线阵列100与第二字线阵列200在y方向上不对齐是指第一字线阵列100与第二字线阵列200不同列，即第一字线阵列100的沿y方向延伸的第一对称轴与第二字线阵列200的沿y方向延伸的第二对称轴不重合。具体地，第一字线110和第二字线210均形成在字线沟槽中，衬底中设有多个有源区300，每个有源区300均用于形成存储单元，每条第一字线110和第二字线210在衬底上的投影都穿过多个有源区300，第一字线110和第二字线210用于控制存储单元的晶体管的开启和关闭。
39.参考图1可知，在本实施例中，由于第一字线阵列100和第二字线阵列200在y方向上不对齐，为字线接触结构提供了更大的设置空间，从而可以扩大字线接触结构的横截面的面积，进而减小字线接触结构和相应字线之间的接触电阻，提高存储单元中开关的打开和关断速度，也同时避免了字线接触结构与字线在y方向上发生位置偏移时，可能导致的接触电阻增大甚至器件失效的问题。需要说明的是，本实施例中的横截面是指平行于衬底表面的截面，以下实施例中的横截面与本实施例中的定义相同，将不再进行赘述。
40.在一实施例中，多条第一字线110沿y方向以设定间距等距排列，多条第二字线210沿y方向以设定间距等距排列。图2为本实施例的第一字线阵列100的示意图，图3为本实施例的第二字线阵列200的示意图，如图2和图3所示，设置多条等距排列的第一字线110和多条等距排列的第二字线210可以使第一字线110和第二字线210适用于整齐排列的有源区，同时，当第一字线110的排列间距和第二字线210的排列间距相同时，可以使第一字线110连接的有源区和第二字线210连接的有源区在衬底上更好地兼容排列，从而降低了有源区、第一字线110和第二字线210的设计难度和加工难度。
41.在一实施例中，如图1所示，多条第一字线110和多条第二字线210在y方向上互相间隔设置，即与每条第一字线110相邻设置的两条字线均为第二字线210，且与每条第二字线210相邻设置的两条字线均为第一字线110。相比非间隔设置的第一字线110和第二字线210，本实施例极大程度上地提高了字线结构中的字线分布密度，从而缩小了字线结构在y方向上占用的器件面积，进而提高了半导体器件的集成度，减小了半导体器件的面积。
42.在一实施例中，如图2所示，多条第一字线110在x方向的正向一侧具有第一字线接触结构111，如图3所示，多条第二字线210在x方向的负向一侧具有第二字线接触结构211。在另一实施例中，多条第一字线110在x方向的负向一侧具有第一字线接触结构111，多条第二字线210在x方向的正向一侧具有第二字线接触结构211。可以理解的是，若第一字线接触结构111和第二字线接触结构211都设置于相应字线的同一侧，如都设置于x方向的正向一侧或都设置于x方向的负向一侧，则字线接触结构的设置空间将非常受限。
43.因此，在上述两个将第一字线接触结构111和第二字线接触结构211分别设置于相
应字线的不同侧的实施例中，可以为每个第一字线接触结构111和每个第二字线接触结构211都提供较大的设置空间，从而更加有效地降低每个字线接触结构的接触电阻。进一步地，基于本实施例的字线结构，第一字线接触结构111和第二字线接触结构211在y方向上的尺寸可以实现最小工艺尺寸的1.2倍至2倍。
44.在一实施例中，第一字线接触结构111与第二字线接触结构211的横截面的面积相同。通过设置横截面的面积相同的第一字线接触结构111和第二字线接触结构211，可以使每个字线接触结构与相应的字线之间具有相同的接触电阻，当接触电阻相同时，在相同条件下流经每条字线的电流相同，从而使每个存储单元中开关的打开和关断速度一致，进而避免了不同存储单元之间的性能差异，提高了器件整体性能的可靠性。
45.在一实施例中，第一字线接触结构111和第二字线接触结构211的横截面的形状均为矩形、t型、半圆形中的一种。参考图1实施例中的第一字线接触结构111和第二字线接触结构211为矩形字线接触结构，图4为一实施例的t形字线接触结构的示意图，图5为一实施例的半圆形字线接触结构的示意图，如图1、图4和图5所示，任一横截面形状的第一字线接触结构111和第二字线接触结构211都适用于字线结构，因此，本实施例未示出的其他横截面形状的字线接触结构也属于本实施例的保护范围。
46.图6为一实施例的字线接触结构呈交错排列的字线结构的示意图，如图6所示，本实施例通过延长第一字线110的长度，使多个第一字线接触结构111呈交错排列，从而扩宽了第一字线接触结构111在x方向上的设置空间，增大了第一字线接触结构111在x方向上的尺寸，扩大了第一字线接触结构111与相应的第一字线110之间的接触面积，进一步减小了接触电阻。进一步地，本实施例还通过延长第二字线210的长度，使多个第二字线接触结构211也呈交错排列，从而扩宽了第二字线接触结构211在x方向上的设置空间，增大了第二字线接触结构211在x方向上的尺寸，扩大了第二字线接触结构211与相应的第一字线110之间的接触面积。需要说明的是，交错排列的字线接触结构必然会使字线结构在x方向上的尺寸变大，从而需要占据更大的器件面积，因此，需要选择恰当的第一字线接触结构111和第二字线接触结构211在x方向上的尺寸，以实现接触电阻和器件尺寸之间的平衡。
47.图7为一实施例的相邻的字线接触结构的形状相互补的示意图，在本实施例中，第一字线接触结构111的形状为t形，相邻的t形第一字线接触结构111的设置方向相反。如图7所示，在第一字线的长度和第二字线的长度相同的前提下，本实施例通过使相邻的t形第一字线接触结构111的形状相互补设置，可以实现更大的横截面面积的第一字线接触结构111。进一步地，本实施例中相邻的t形第二字线接触结构211的设置方向也相反。需要说明的是，本实施例不具体限定第一字线接触结构111和第二字线接触结构211的形状和设置方向，其他如图8所示的能够实现相邻的字线接触结构的形状相互补的技术方案也属于本技术的保护范围。
48.在一实施例中，第一字线接触结构111和第二字线接触结构211均一端与晶体管的栅极电连接，另一端与驱动电路电连接，其中，驱动电路用于选择字线以实现对存储单元的访问。
49.在一实施例中，第一字线接触结构111和/或第二字线接触结构211为凹槽型接触结构，图9为本实施例的凹槽型接触结构的示意图，如图9所示，凹槽型接触结构是指，刻蚀层间介质层410，并蚀刻设定深度的字线400以形成凹槽，并在凹槽中填入导电材料，以形成
接触结构430，使得字线400与金属层420电连接。本实施例通过设置第一字线接触结构111和/或第二字线接触结构211为凹槽型接触结构，可以在保证较大的接触面积的同时减小字线接触结构的面积，防止相邻的接触结构之间发生接触和短路，从而提高了半导体器件的集成度和可靠性。
50.在一实施例中，第一字线接触结构111和第二字线接触结构211的材料均为钨、铝、铜、钛、钽、多晶硅中的一种或多种，上述材料具有较好的导电性能，因此，可以进一步降低第一字线接触结构111和第二字线接触结构211与相应字线之间的接触电阻。
51.图10为一实施例的字线结构的制备方法，如图10所示，字线结构的制备方法包括步骤s100至s600。
52.s100：提供衬底，所述衬底中形成有隔离结构和有源区。
53.具体地，所述衬底可以为硅衬底或锗衬底，所述衬底中形成有隔离结构，隔离结构用于在衬底中界定出有源区，形成隔离结构后，通过离子注入的方法在所述衬底中形成有源区。
54.可选地，所述隔离结构为浅沟槽隔离结构，形成所述浅沟槽隔离结构的步骤如下：在衬底中刻蚀出沟槽；在所述沟槽中填入介电质；利用化学机械抛光的方法使晶片表面平坦化。其中，采用化学气相沉积的方法在所述沟槽中填入介电质，所述介电质的材料例如氧化硅。浅沟槽隔离结构的表面积较小，与化学机械抛光技术兼容，能够适用于更小的线宽和更高的集成度要求，是一种较好的隔离技术。需要说明的是，本实施例中的隔离结构不局限于浅沟槽隔离结构，其他可以实现隔离性能的隔离结构也可。
55.s200：在衬底表面形成硬掩模层。
56.具体地，硬掩模层的材料可以为氧化硅、氮化硅、碳化硅、氮氧化硅、碳氮化硅、碳氮氧化硅中的至少一种，硬掩模层用于作为掩膜蚀刻衬底。
57.s300：图形化硬掩模层，其中，图形化的硬掩模层的图形与字线的图形相同。
58.具体地，采用双图案技术(double-patterning，dp)形成图形化的硬掩模层，其中双图案技术包括但不限于自对准双图案技术(self-aligned double patterning，sadp)、光刻-蚀刻-光刻-蚀刻技术(litho-etch-litho-etch，lele)以及冻结涂层蚀刻技术(litho-freeze-litho，lfl)，本实施例采用双图案技术以提高字线沟槽的密度和器件的集成度。
59.s400：通过图形化的硬掩模层蚀刻衬底以形成字线沟槽。
60.s500：在字线沟槽中填充导电材料层，并蚀刻导电材料层以使导电材料层的顶部低于衬底的表面，剩余的导电材料层作为第一字线110和第二字线210。
61.其中，多条第一字线110沿x方向延伸，多条所述第一字线110具有相同的长度，且沿y方向对齐排列；多条第二字线210沿所述x方向延伸，多条所述第二字线210具有相同的长度，且沿所述y方向对齐排列；其中，所述第一字线阵列100与所述第二字线阵列200在所述y方向上不对齐，所述y方向与所述x方向垂直。可选地，导电材料层的材料为钨、铝、钛、钽、氮化钛、多晶硅中的一种或多种。
62.s600：在字线沟槽中填充介质层，介质层的顶部与衬底的表面相齐平；蚀刻设定区域的介质层和衬底至第一字线110或第二字线210以形成字线接触凹槽，字线接触凹槽用于形成第一字线接触结构111和第二字线接触结构211；在字线接触凹槽中和衬底表面沉积接
触材料层；去除衬底表面的接触材料层，剩余的接触材料层作为第一字线接触结构111和第二字线接触结构211。
63.应该理解的是，虽然图10的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图10中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
64.在一实施例中，还提供了一种半导体存储器，包括：
65.如上述字线结构；
66.存储单元，包括存储电容和晶体管，晶体管的栅极连接至字线，晶体管的漏极连接至位线，晶体管的源极连接至存储电容；
67.其中，多个存储单元以m行n列的阵列进行布置，同一行的存储单元共用一条字线，同一列的存储单元共用一条位线，字线具有字线结构，m和n均为正整数。
68.本实施例的所述半导体存储器基于在y方向上不对齐的第一字线阵列100和第二字线阵列200，通过为第一字线接触结构111和第二字线接触结构211在水平面内提供更大的设置空间，扩大了第一字线接触结构111和第二字线接触结构211的横截面面积，从而减小了第一字线接触结构111和第二字线接触结构211和相应字线之间的接触电阻，提高了半导体存储器的存储单元中开关的打开和关断速度。
69.在本发明的描述中，需要理解的是，术语“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方法或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
70.以上所述实施例的各技术特征可以进列任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进列描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
71.以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。