1.一种集成电路存储器，包括：
存储器阵列，其包括多个存储器单元；
逻辑电路；以及
层，其包括硅并具有至少3000埃的厚度，所述层在所述存储器阵列和所述逻辑电路之间。
2.根据权利要求1所述的集成电路存储器，其中：
所述存储器阵列包括第一侧壁和相对的第二侧壁；以及
所述层从所述第一侧壁延伸到所述第二侧壁。
3.根据权利要求1所述的集成电路存储器，其中，所述层还包括氧或氮中的至少一者。
4.根据权利要求1所述的集成电路存储器，其中，所述逻辑电路包括地址解码器、缓冲器、字线驱动器、位线驱动器、感测放大器、分压器、电荷泵和/或数字逻辑块中的一者或多者。
5.根据权利要求1所述的集成电路存储器，其中，所述逻辑电路包括：
在5伏特(v)到30v的范围内的第一电压处操作的第一一个或多个晶体管；以及
在0.9v到5v的范围内的第二电压处操作的第二一个或多个晶体管。
6.根据权利要求1所述的集成电路存储器，其中，所述逻辑电路包括互补金属氧化物半导体(cmos)逻辑。
7.根据权利要求1所述的集成电路存储器，其中：
所述存储器阵列被包括在第一裸片中，所述第一裸片键合到包括所述逻辑电路的第二裸片；以及
所述层是在所述第一裸片和所述第二裸片之间的键合界面层。
8.根据权利要求1至7中的任一项所述的集成电路存储器，其中，所述存储器阵列是第一存储器阵列，所述层是第一层，所述集成电路存储器还包括：
第二存储器阵列，其中，所述逻辑电路在所述第一存储器阵列和所述第二存储器阵列之间；以及
第二层，其包括硅并具有至少3000埃的厚度，所述第二层在所述第二存储器阵列和所述逻辑电路之间。
9.根据权利要求8所述的集成电路存储器，其中：
所述第一存储器阵列被包括在第一裸片中，所述第一裸片键合到包括所述逻辑电路的第二裸片；
所述第二存储器阵列被包括在键合到所述第二裸片的第三裸片中；
所述第一层是在所述第一裸片和所述第二裸片之间的第一键合界面层；
所述第二层是在所述第三裸片和所述第二裸片之间的第二键合界面层；以及
所述逻辑电路的一个或多个逻辑部件由所述第一存储器阵列和所述第二存储器阵列共享。
10.根据权利要求1至7中任一项所述的集成电路存储器，其中，所述存储器阵列是第一存储器阵列，所述集成电路存储器还包括第二存储器阵列，其中：
所述第一存储器阵列和所述逻辑电路被包括在第一裸片中；
所述第二存储器阵列被包括在键合到所述第一裸片的第二裸片中；
所述层是在所述第一裸片和所述第二裸片之间的键合界面层；以及
所述逻辑电路在所述第一存储器阵列和所述第二存储器阵列之间，以及所述逻辑电路的一个或多个逻辑部件由所述第一存储器阵列和所述第二存储器阵列共享。
11.根据权利要求1至7中任一项所述的集成电路存储器，其中，所述层是第一层，所述集成电路存储器还包括：
与所述第一层直接接触的第二层，所述第二层包括硅，所述第二层在成分上不同于所述第一层。
12.根据权利要求11所述的集成电路存储器，还包括：
穿过所述第一层和所述第二层延伸的互连结构，
其中，所述互连结构具有穿过所述第二层和所述第一层的第一截面延伸的第一部分以及穿过所述第一层的第二截面延伸的第二部分，以及
其中，所述互连结构的所述第一部分相对于所述互连结构的所述第二部分偏移。
13.根据权利要求1至7中任一项所述的集成电路存储器，其中，所述存储器阵列是三维(3d)nand闪速存储器阵列。
14.一种母板，其中，根据权利要求1至7中任一项所述的集成电路存储器附着到印刷电路板。
15.一种集成电路存储器，包括：
第一裸片，其包括第一存储器阵列；
第二裸片，其包括第二存储器阵列；
第三裸片，其包括逻辑电路，所述逻辑电路包括多个逻辑部件，所述第三裸片在所述第一裸片和所述第二裸片之间；
第一键合界面，其将所述第一裸片键合到所述第三裸片；以及
第二键合界面，其将所述第二裸片键合到所述第三裸片。
16.根据权利要求15所述的集成电路存储器，其中：
所述第一键合界面和所述第二键合界面中的至少一者包括硅和氧，并具有至少3000埃的厚度。
17.根据权利要求15或16所述的集成电路存储器，其中：
所述第一裸片具有面向所述第三裸片的第二表面的第一表面；以及
所述第一键合界面实质上在所述第一裸片的整个所述第一表面上。
18.一种形成集成闪速存储器结构的方法，所述方法包括：
在所述存储器阵列的表面上形成具有第一层的存储器阵列；
形成具有第二层的逻辑电路，所述第二层在所述逻辑电路的表面上；以及
使用所述第一层和所述第二层来键合所述存储器阵列和所述逻辑电路。
19.根据权利要求18所述的方法，还包括：
在键合所述存储器阵列和所述逻辑电路之后，形成穿过键合界面的通孔，所述键合界面形成在所述存储器阵列和所述逻辑电路之间；以及
在所述通孔内沉积金属材料。
20.根据权利要求18所述的方法，还包括：
在键合所述存储器阵列和所述逻辑电路之前，形成穿过所述第一层延伸的第一导电结构和穿过所述第二层延伸的第二导电结构，
其中，在键合所述存储器阵列和所述逻辑电路之后，所述第一导电结构和所述第二导电结构被键合以形成集成导电结构。