半导体结构的制作方法
本发明实施例涉及半导体制造技术，特别涉及半导体结构及其形成方法。
背景技术：
半导体集成电路(integratedcircuit，ic)产业已经历了指数型(exponential)成长。集成电路材料和设计上的技术进展已产生了数个世代的集成电路，每一世代皆较前一世代具有更小且更复杂的电路。在集成电路演进的历程中，当几何尺寸(亦即使用生产制程可以产生的最小元件(或线))缩减时，功能密度(亦即单位芯片面积的内连接装置数量)通常也增加。这种尺寸微缩的制程通常通过提高生产效率及降低相关成本而提供一些效益。这样的尺寸微缩也增加了加工和制造上的复杂度，并且要实现这些进展，需要在集成电路加工和制造中进行类似的发展。
举例来说，作为尺寸微缩的可能路径，例如功率栅极或输入/输出(input/output，i/o)装置的周边装置可以从前段(front-end-of-line，feol)级移至更高的互连级，例如后段(back-end-of-line，beol)级中的那些。功率栅极用于在待机状态下关闭逻辑晶体管区块以降低静态功耗。功率栅极可以是设置于前段级中的晶体管。i/o装置作为计算元件(例如中央处理单元(centralprocessingunit，cpu))和外部电路(例如硬盘)之间的接口，并且也可以设置于前段级中。一些研究显示，这样的改变可以节省约5～10％的面积。在前段级制造周边装置的挑战之一是受限的热预算。虽然非晶硅晶体管是众所周知的并且可以在低制程温度下制造，但非晶硅的载子迁移率可能不足以作为后段功率栅极或i/o装置。
虽然传统半导体装置通常已足以满足其预期目的，但它们并非在各个方面皆令人满意。
技术实现要素：
根据本发明实施例中的一些实施例，提供半导体结构。此半导体结构包含互连结构；在互连结构上的氧化铝层；以及在氧化铝层上方形成的晶体管，其中晶体管包含氧化亚铜。
根据本发明实施例中的另一些实施例，提供半导体结构的形成方法。此方法包含在载体基板上方形成铜层；在铜层上方沉积氧化铝层；以及在氧化铝层上方点燃含氧等离子体，以在铜层和氧化铝层之间形成结晶氧化亚铜层。
根据本发明实施例中的又另一些实施例，提供半导体结构的形成方法。此方法包含在载体基板上方形成结晶铜层；在结晶铜层上方沉积介电层；在结晶铜层和介电层之间形成结晶氧化亚铜层；将介电层附接到互连结构；以及移除载体基板和结晶铜层。
附图说明
通过以下的详细描述配合附图，可以更加理解本发明实施例的内容。需强调的是，根据产业上的标准惯例，许多部件并未按照比例绘制，且仅用于说明的目的。事实上，为了能清楚地讨论，各种部件的尺寸可能被任意地增加或减少。
图1根据本发明实施例的各个面向示出用于制造含有氧化亚铜晶体管的集成电路装置的方法的流程图。
图2～图4、图5a、图5b、图6a、图6b、图7a、图7b、图8a-1、图8a-2、图8b、图9a-1、图9a-2、图9b，图10a-1、图10a-2、图10b、图11a-1、图11a-2、图11b和图12是根据本发明实施例的各个面向的在方法(例如图1的方法)的各个制造阶段的载体基板和集成电路装置的局部剖面示意图。
其中，附图标记说明如下：
10：方法
12，14，16，18，20，22：方框
100：载体工件
102：载体基板
104：铜层
106：介电层
108：氧化亚铜层
108-1，108-2：氧化亚铜部件
110，158：绝缘层
112：源极/漏极开口
114：源极/漏极电极
120，122，160：薄膜晶体管
150：栅极介电层
152：栅极电极
154：栅极间隔层
156：源极/漏极接触件
200：含氧等离子体
300，300’：装置工件
302：装置基板
304：第一金属线层
305：第一接触导孔
306：第二金属线层
308：第三金属线层
309：第二金属导孔
310：第四金属线层
312：金属间介电层
320，650：互连结构
400，500：工件
600：集成电路装置
602：基板
604：第一薄膜晶体管
606：第二薄膜晶体管
608：第三薄膜晶体管
具体实施方式
以下内容提供许多不同实施例或范例，用于实施本发明实施例的不同部件。组件和配置的具体范例描述如下，以简化本发明实施例。当然，这些仅仅是范例，并非用于限定本发明实施例。举例来说，叙述中若提及第一部件形成于第二部件上或上方，可能包含形成第一部件和第二部件直接接触的实施例，也可能包含额外的部件形成于第一部件和第二部件之间，使得第一部件和第二部件不直接接触的实施例。另外，本发明实施例在不同范例中可重复使用参考标号及/或字母。此重复是为了简化和清楚的目的，并非代表所讨论的不同实施例及/或组态之间有特定的关系。
此外，本文可能使用空间相对用语，例如“在……之下”、“在……下方”、“下方的”、“在……上方”、“上方的”及类似的用词，这些空间相对用语是为了便于描述如图所示的一个(些)元件或部件与另一个(些)元件或部件之间的关系。这些空间相对用语包含使用中或操作中的装置的不同方位，以及附图中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，则在此所使用的空间相对形容词也将依转向后的方位来解释。
另外，当以“约”、“近似”和类似的用语描述数字或数字范围时，此用语是用以涵盖在包含所述数字的合理范围内的数字，例如在所述数字的+/-10％内或发明所属技术领域中技术人员理解的其他数值。举例来说，用语“约5纳米”涵盖4.5纳米至5.5纳米的尺寸范围。
本发明实施例总体而言涉及氧化物半导体装置及其形成方法。更具体而言，本发明实施例涉及氧化亚铜半导体装置及形成氧化亚铜半导体装置的方法。
传统上，在前段级制造周边装置，例如功率栅极或输入/输出(i/o)装置。功率栅极用于在待机状态下关闭逻辑区块以降低静态功耗。i/o装置作为计算元件(例如中央处理单元(cpu))和外部电路(例如硬盘)之间的接口，并且也可以被设置于前段级中。这些周边装置可能会占用前段级的宝贵空间。在一些情况下，周边装置可能需要额外的接触导孔(vias)以耦合至逻辑区块，并且额外的接触导孔可能占用更大的面积。一般思维是将周边装置移至后段级。就这方面而言，虽然周边装置可能也会占据后段级的空间，但随着前段级的面积变得越来越宝贵，将周边装置移至后段级的好处仍然超过成本(或影响)。一些研究显示，将周边装置从前段级移至后段级可以节省约5～10％的面积。在前段级制造周边装置的挑战之一是受限的热预算。虽然非晶硅晶体管是众所周知的并且可以在低制程温度下制造，但非晶硅的载子迁移率可能不足以作为后段功率栅极或i/o装置。
氧化物半导体装置被认为是后段级的功率栅极或i/o应用的非晶硅半导体装置的替代。在已知的氧化物半导体装置中，ingazno(igzo)薄膜晶体管(thin-filmtransistor，tft)技术是最成熟的，因为igzo薄膜晶体管商业化为高频显示应用的栅极驱动器。具有较高电子迁移率的其他金属氧化物半导体材料较不成熟，包含c轴取向晶体(c-axisalignedcrystal，caac)igzo、zno、in2o3、ga2o3和znon。大多数氧化物半导体因为具有局部极子(localizedpolarons)和深p型能级(deepp-typelevels)，空穴迁移率低。因此，那些金属氧化物半导体材料不适用于p型晶体管。然而，p型薄膜晶体管对于多种应用来说是必需的。举例来说，在功率栅极应用中，逻辑区块经由p型功率栅极薄膜晶体管耦合至vdd(或标头(header))，并经由n型功率栅极薄膜晶体管耦合至vss(或标尾(footer))。在i/o应用中，需要n型和p型薄膜晶体管两者。只有少数氧化物半导体材料适合高迁移率的p型氧化物半导体。具有半导体特性和较高迁移率的少数氧化物之一是氧化亚铜(cu2o)。氧化亚铜装置的效能取决于氧化亚铜层的品质。
然而，工业界一直努力寻找可靠的制程以形成高品质的氧化亚铜并将其整合到后段制程中。在一些传统技术中，可以经由在铜基板上热氧化来形成氧化亚铜。在一些其他传统技术中，氧化亚铜的形成可以经由各种类型的物理气相沉积(physicalvapordeposition，pvd)，例如磁控溅镀(magneticsputtering)或脉冲激光沉积(pulsedlaserdeposition，pld)。在其他传统技术中，氧化亚铜的形成可以经由分子外延(molecularbeanepitaxy，mbe)或化学气相沉积。举例来说，当采用磁控溅镀时，氧和氩的等离子体被电场加速以撞击铜靶，借此在氧化硅或玻璃基板上沉积氧化亚铜和氧化铜(ii)。当采用脉冲激光沉积时，脉冲激光在氧气环境中撞击铜靶，以在由氧化硅、氧化铪或氧化镁形成的基板上沉积氧化亚铜。这些传统技术可能不能一致地产生结晶氧化亚铜，并且可能需要大于500℃的高制程温度才能产生结晶氧化亚铜。举例来说，用于传统热氧化制程的制程温度可以为400℃至1015℃。用于传统磁控溅镀的制程温度可以为约200℃至约850℃。用于传统脉冲激光沉积的制程温度可以为400℃至700℃。高制程温度可能会导致污染物和杂质扩散，造成装置效能或可靠性降低。此外，这些传统技术中的一些需要使用钠作为掺质，而钠长期以来被认为是半导体工业中的污染物。
本发明实施例提供用于形成结晶cu2o层并在后段级使用结晶cu2o层来制造晶体管的方法的实施例。在一些实施例中，可以通过在惰性介电层和形成于载体基板上的高品质结晶铜层之间的氧化来形成具有(111)晶面的高品质氧化亚铜层。在一些实施方式中，惰性介电层可以由氧化铝(al2o3)形成，并且载体基板可以是蓝宝石基板。在一些实施例中，氧化的进行是通过等离子体氧化(或等离子体增强氧化)制程来控制氧气的供应，以在有控制的方式下形成富铜的氧化物相。在一些情况下，等离子体氧化制程可以在约350℃至约450℃的温度下进行，包含400℃。在一些实施例中，氧化亚铜膜可以被转移到工件上以进行进一步处理。
图1根据本发明实施例的各个面向示出用于制造集成电路(ic)装置的方法10的流程图。可以在方法10之前、期间和之后提供其他步骤，并且对于方法10的其他实施例，可以替换或消除所描述的一些步骤。可以结合图2～图4、图5a、图5b、图6a、图6b、图7a、图7b、图8a-1、图8a-2、图8b、图9a-1、图9a-2、图9b、图10a-1、图10a-2、图10b、图11a-1、图11a-2、图11b和图12更好地描述图1的方法10的方框，这些附图是在方法(例如图1的方法10)的各个制造阶段的载体基板102和工件400的局部剖面示意图。由工件400形成的集成电路装置可以被包含在微处理器、存储器及/或其他集成电路装置中。在一些实施方式中，工件400是集成电路芯片的一部分、单芯片系统(systemonchip，soc)或前述的一部分，其包含各种被动和主动微电子装置，例如电阻器、电容器、电感器、二极管、p型场效晶体管(p-typefieldeffecttransistors，pfet)、n型场效晶体管(n-typefieldeffecttransistors，nfet)、金属氧化物半导体场效晶体管(metal-oxidesemiconductorfieldeffecttransistors，mosfets)、互补式金属氧化物半导体(complementarymetal-oxidesemiconductor，cmos)晶体管、双极性接面晶体管(bipolarjunctiontransistors，bjts)、横向扩散金属氧化物半导体(laterallydiffusedmos，ldmos)晶体管、高压晶体管、高频晶体管、其他合适的元件或前述的组合。晶体管可以是平面晶体管或非平面晶体管，例如鳍式场效晶体管(fin-likefets，finfet)或环绕式栅极(gate-all-around，gaa)晶体管。为了清楚起见，已经简化图2～图4、图5a、图5b、图6a、图6b、图7a、图7b、图8a-1、图8a-2、图8b、图9a-1、图9a-2、图9b、图10a-1、图10a-2、图10b、图11a-1、图11a-2、图11b、图12，以更容易理解本发明实施例的发明概念。可以在工件400中添加其他部件，并且在工件400的其他实施例中可以替换、修改或消除以下描述的一些部件。
参照图1和图2，方法10包含方框12，在载体基板102上方形成铜层104。在一些实施例中，选择方框12处的载体基板102和铜层形成技术以形成结晶铜层104。更具体而言，选择方框12处的载体基板102和铜层形成技术，使得铜层104是结晶或单晶的，并且铜层104的(111)晶面在载体基板102的表面上延伸。亦即，载体基板102的表面的法线方向平行于铜层104的[111]方向。为了便于参照，载体基板102和铜层104(以及要在载体基板102上方形成的其他层)可以统称为载体工件100。在一些实施例中，载体基板102可以包含硅(si)、氧化铪(hfo2)、氧化硅(sio2)、玻璃、氧化镁(mgo)、氧化铝(al2o3)、磷化硅(sip)、磷化铟(inp)、砷化镓(gaas)、碳化硅(sic)或其他适合在其上形成铜层104的材料。在一些实施例中，用于形成铜层104的技术可以包含原子层沉积(atomiclayerdeposition，ald)、分子束外延(molecularbeamepitaxy，mbe)、金属有机化学气相沉积(metalorganicchemicalvapordeposition，mocvd)、其他合适的沉积技术或其他外延技术。
现在参照图1和图3，方法10包含方框14，在铜层104上方沉积介电层106。在一些实施例中，介电层106是不与氧或铜反应的惰性介电层。在一些实施方式中，介电层106可以是氧化铝层、氧化铪层、氧化钛层、氧化钽层、氧化锆层、合适的惰性介电层或前述的组合。在一些情况下，介电层106的形成通过原子层沉积或化学气相沉积，并且选择形成介电层106的制程，使得介电层106是非晶的。在需要氧化亚铜(cu2o)层的本发明实施例中，如果允许太多的含氧气体与铜层104反应，则可能形成更富氧的cuo2或cuo，而不是氧化亚铜(cu2o)。因为环境气体物种的分子在到达铜层104之前要扩散穿过介电层106，所以介电层106作为限制物，以控制到达铜层104的环境气体物种的量，并防止过多氧与铜层104反应。接触铜层104的氧的量或速率取决于介电层106的厚度和介电层106的特性。当需要介电层106以控制供应至铜层104的氧时，介电层106的厚度可能不会太厚，太厚会造成氧物种的供应受到过度限制。在一些范例中，介电层106的厚度为约1nm至约5nm。
参照图1和图4，方法10包含方框16，在铜层104和介电层106之间的界面形成氧化亚铜层108。在一些实施例中，可以在方框16采用等离子体氧化制程(或等离子体增强氧化)。在这些实施例中，可以在含氧等离子体200中点燃氧气(o2)和臭氧(o3)，在载体基板102位于的反应腔室局部地或者在等离子体源远距地点燃。含氧等离子体200可以扩散穿过介电层106并在界面氧化铜层104以形成富铜相──氧化亚铜层108。等离子体的使用可以降低氧化温度。在一些情况下，反应腔室的氧化温度可以在约300℃至约450℃，包含约400℃。然而，即使需要较高的温度，也不会对热预算造成任何影响，因为先将氧化亚铜层108形成于载体基板上，然后将氧化亚铜层108转移到装置基板上。在一些实施例中，氧化亚铜层108形成为约5nm至约50nm的厚度。使用本发明实施例的方法形成的氧化亚铜层108可以是结晶或单晶的，并且氧化亚铜层108的(111)晶面在铜层104的表面上延伸。亦即，铜层104的表面的法线方向平行于氧化亚铜层108的[111]方向。
根据本发明实施例的一些实施例，在将氧化亚铜层108形成为薄膜晶体管(tft)之前，将氧化亚铜层108转移至装置基板。薄膜晶体管的形成可以使用背栅极薄膜晶体管(backgatetft)制程或前栅极薄膜晶体管(frontgatetft)制程。为了说明的目的，在图5a、图6a、图7a、图8a-1、图8a-2、图9a-1、图9a-2、图10a-1、图10a-2、图11a-1和图11a-2中示出例示性的背栅极薄膜晶体管制程，并且在图5b、图6b、图7b、图8b、图9b、图10b和图11b中示出例示性的前栅极薄膜晶体管制程。无论选择何种制程，先将氧化亚铜层108转移到互连结构的表面上，以进一步加工成用于i/o或功率栅极应用的薄膜晶体管。从以下的描述可以清楚地看出，背栅极薄膜晶体管制程和前栅极薄膜晶体管制程之间的差异是在氧化亚铜层108被转移到装置工件之前还是之后形成薄膜晶体管的栅极。当采用背栅极薄膜晶体管制程时，薄膜晶体管的栅极已经形成于装置工件的表面上。当采用前栅极薄膜晶体管制程时，装置工件不含用于薄膜晶体管的栅极，并在氧化亚铜层108转移到装置工件之后形成栅极。为了便于参照，在图5a、图6a、图7a、图8a-1、图8a-2、图9a-1、图9a-2、图10a-1、图10a-2、图11a-1和图11a-2中，将具有用于薄膜晶体管的栅极的装置工件称为装置工件300；并且在图5b、图6b、图7b、图8b、图9b、图10b和图11b中，将没有薄膜晶体管的栅极的装置工件称为装置工件300’。
现在参照图1、图5a、图5b、图6a和图6b，方法10包含方框18，翻转载体工件100并将载体工件100接合到装置工件300(或装置工件300’)。在图5a和图6a所示的一些实施例中，装置工件300(或装置工件300’)包含装置基板302以及在装置基板302上形成的互连结构320。应注意的是，简化装置基板302的描绘，并且此描绘不包含本发明实施例所设想的所有部件。举例来说，装置基板302可以包含半导体基板以及各种鳍式场效晶体管、环绕式栅极晶体管和接触件。互连结构320包含一或多个金属线层和一或多个接触导孔。举例来说，图5a中的互连结构320的一部分包含第一金属线层304、第二金属线层306、第三金属线层308和第四金属线层310。在一些情况下，第四金属线层310可以作为薄膜晶体管的栅极。装置工件300中的金属线层可以由一或多个接触导孔电耦合。举例来说，第一接触导孔305可以耦合第一金属线层304与第二金属线层306；以及第二接触导孔309可以耦合第三金属线层308与第四金属线层310。图5b中的装置工件300’的互连结构320的一部分不包含第四金属线层310以作为薄膜晶体管的栅极。类似地，图5b中的装置工件300’的互连结构320的一部分也不包含耦合到第四金属线层310的第二接触导孔309。前述金属线层和接触导孔被嵌于金属间介电层312。虽然未描绘，但金属间介电层312可以代表与每个金属线层一起形成的多个介电层。
在一些实施例中，通过熔融接合或直接接合将载体工件100接合到装置工件300(或装置工件300’)。在这些实施例中，可以在清洁制程中清洁介电层106的平坦顶表面和装置工件300(或装置工件300’)的平坦顶表面以移除污染物和颗粒。在一些实施方式中，清洁制程可以包含等离子体处理、紫外光(uv)/臭氧清洁或湿式清洁。举例来说，清洁制程可以包含使用标准清洁-1(standardclean-1，sc-1)和标准清洁-2(sc-2)以清洁介电层106和装置工件300(或装置工件300’)的平坦顶表面。sc-1包含氨和过氧化氢，并可用于移除有机污染物和颗粒。sc-2包含盐酸和过氧化氢，可用于移除金属离子。在清洁制程之后，可以用去离子水清洗(rinse)介电层106和装置工件300(或装置工件300’)的平坦顶表面。在清洗之后，如图6a或图6b所示，使介电层106和装置工件300(或装置工件300’)的顶表面对准并使其互相接触。一旦介电层106和装置工件300(或装置工件300’)的顶表面的原子接触，就可以开始接合。在一些实施方式中，可以进行退火制程以加速和促进接合制程。在描绘的实施例中，介电层106是由氧化铝形成，并且装置工件300(或装置工件300’)的顶表面包含可以由氧化硅形成的金属间介电层312。在方框18的接合制程接合介电层106的氧化铝和金属间介电层312的氧化硅。在未单独示出于图5a和图5b的实施例中，在翻转载体工件100并将其接合到装置工件300之前，可以在介电层106上方形成高介电常数(介电常数大于3.9)介电层。在那些替代实施例中，高介电常数介电层接合到金属间介电层312的氧化硅表面。为了便于参照，如图6a所示，在翻转载体工件100并将其接合到装置工件300之后，可以将载体工件100和装置工件300统称为工件400。类似地，如图6b所示，在翻转载体工件100并将其接合到装置工件300’之后，可以将载体工件100和装置工件300’统称为工件500。
参照图1、图7a和图7b，方法10包含方框20，移除载体基板102和铜层104。在一些实施例中，可以通过平坦化制程、干式蚀刻制程、湿式蚀刻制程，合适的蚀刻制程或前述的组合来移除载体基板102和铜层104。举例来说，载体基板102和铜层104的移除可以通过化学机械研磨(chemicalmechanicalpolishing，cmp)制程。在一些实施方式中，可以使用两种不同的制程来移除载体基板102和铜层104。在图7a和图7b所示的一些实施例中，在方框20的操作之后，暴露出氧化亚铜层108。
现在参照图1、图8a-1、图8a-2、图8b、图9a-1、图9a-2、图9b、图10a-1、图10a-2、图10b，图11a-1、图11a-2和图11b，方法10包含方框22，进行进一步的制程。在一些实施例中，这样的进一步的制程包含使用氧化亚铜层108制造晶体管的制程。现在参照图8a-1，可以使用微影制程来将工件400上的介电层106和氧化亚铜层108图案化。举例来说，可以在工件400上方沉积硬遮罩，并且可以在硬遮罩上方沉积光阻层。然后可以将光阻层暴露于从遮罩反射或穿过遮罩的辐射。在后烘烤(postbake)制程之后，可以将露出的光阻层显影以形成图案化的光阻层。然后，可以使用图案化的光阻层作为蚀刻遮罩来蚀刻硬遮罩，以形成图案化的硬遮罩。之后，可以使用图案化的硬遮罩作为蚀刻遮罩来蚀刻氧化亚铜层108和介电层106，以形成一或多个氧化亚铜部件，例如图8a-1中的氧化亚铜部件108-1和108-2。一或多个氧化亚铜部件中的每一个都由介电层106与工件400隔开。在图8a-1所示的一些实施例中，介电层106也可以与氧化亚铜层108一起被蚀刻，并且可以与氧化亚铜部件108-1或108-2大致上相接。在图8a-2中所示的一些替代实施例中，在方框22仅蚀刻并图案化氧化亚铜层108，并且大致上不蚀刻未被氧化亚铜部件108-1和108-2覆盖的介电层106。现在参照图8b，当采用前栅极薄膜晶体管制程时，可以使用微影制程类似地将工件500上的氧化亚铜层108和介电层106图案化，例如氧化亚铜部件108-1和108-2。
现在参照图9a-1和图9a-2，可以在工件400上方沉积绝缘层110，包含在氧化亚铜部件108-1和108-2上方。在一些实施例中，绝缘层110可以类似于金属间介电层312。举例来说，绝缘层110可以包含四乙氧基硅烷(tetraethylorthosilicate，teos)氧化物、未掺杂的硅酸盐玻璃、或掺杂的氧化硅，例如硼磷硅酸盐玻璃(borophosphosilicateglass，bpsg)、熔融的石英玻璃(fusedsilicaglass，fsg)、磷硅酸盐玻璃(phosphosilicateglass，psg)、掺杂硼的硅玻璃(borondopedsiliconglass，bsg)、低介电常数(low-k)介电材料、其他合适的介电材料或前述的组合。例示性的低介电常数介电材料包含熔融的石英玻璃(fsg)、碳掺杂的氧化硅、黑钻石(
参照图9b，当采用前栅极薄膜晶体管制程时，可以在氧化亚铜部件108-1和108-2的每一个上形成栅极介电层150和栅极电极152。在一些实施例中，栅极介电层150可以包含氮化硅、氧化铪、氧化铝、合适的高介电常数介电材料或前述的组合。栅极电极152可以包含铂(pt)、铜(cu)、钨(w)、镍(ni)、钴(co)、铝(al)、钌(ru)、钼(mo)或前述的组合。形成栅极介电层150和栅极电极152的范例制程可以包含在工件500上方(包含在氧化亚铜部件108-1和108-2上方)沉积毯覆式栅极介电层，在毯覆式栅极介电层上方沉积光阻层，在光阻层中形成栅极电极开口，在开口中沉积栅极电极材料，移除多余的栅极电极材料，移除光阻层，以及使用栅极电极作为蚀刻遮罩来选择性蚀刻毯覆式栅极介电层。
现在参照图10a-1和图10a-2，可以在绝缘层110中形成源极/漏极开口112。在一些实施例中，可以使用微影制程来将绝缘层110图案化以形成源极/漏极开口112，源极/漏极开口112暴露出氧化亚铜部件108-1或108-2的一部分。图10a-1中的说明图表示介电层106与氧化亚铜层108一起被图案化的实施例。图10a-2中的说明图表示介电层106不与氧化亚铜一起被图案化或大致上不被图案化的实施例。
参照图10b，当采用前栅极薄膜晶体管制程时，在工件500上方沉积栅极间隔层154，包含在栅极电极152和氧化亚铜部件108-1和108-2以及在金属间介电层312的露出表面上方。在一些实施例中，栅极间隔层154可以包含氮化硅、氮氧化硅、氮碳氧化硅、碳氧化硅或前述的组合。
现在参照图11a-1和图11a-2，可以在工件400上方沉积填充金属材料，包含在源极/漏极开口112上方和内部。在一些情况下，填充金属材料可以包含铂(pt)、铜(cu)、钨(w)、镍(ni)、钴(co)、铝(al)、钌(ru)或钼(mo)。在沉积填充金属材料之后，可以使工件400经历平坦化制程以移除绝缘层110上方的多余的填充金属材料。参照图11a-1和图11a-2，平坦化制程可以形成源极/漏极电极114，源极/漏极电极114填充源极/漏极开口112并耦合至氧化亚铜部件108-1或108-2，氧化亚铜部件108-1或108-2各自作为薄膜晶体管的半导体本体或通道部件。图11a-1中的说明图表示介电层106与氧化亚铜层108一起被图案化的实施例。图11a-2中的说明图表示介电层106不与氧化亚铜层一起被图案化或大致上不被图案化的实施例。在本发明实施例中未单独示出的一些实施例中，可以在沉积填充金属材料之前在工件400上方沉积阻障层。阻障层可以由金属氮化物形成，例如氮化钽或氮化钛，并且可以防止填充金属材料的氧化并改善氧化亚铜部件(108-1或108-2)与源极/漏极电极114之间的粘着性。此时，大致形成图11a-1中的薄膜晶体管120，并大致形成图11a-2中的薄膜晶体管122。
参照图11b，当采用前栅极薄膜晶体管制程时，源极/漏极接触件156形成为与栅极电极152相邻，但由栅极间隔层154与栅极电极152隔开。在工件500上方沉积绝缘层158，包含在栅极电极152和氧化亚铜部件108-1和108-2以及金属间介电层312的露出表面上方。在一些实施例中，源极/漏极接触件156可以包含铂(pt)、铜(cu)、钨(w)、镍(ni)、钴(co)、铝(al)、钌(ru)、钼(mo)、金属氮化物。在一些实施方式中，绝缘层158和绝缘层110可以由相似的材料形成。在那些实施方式中，绝缘层158可以包含四乙氧基硅烷(teos)氧化物、未掺杂的硅酸盐玻璃、或掺杂的氧化硅，例如硼磷硅酸盐玻璃(bpsg)、熔融的石英玻璃(fsg)、磷硅酸盐玻璃(psg)、掺杂硼的硅玻璃(bsg)、低介电常数介电材料、其他合适的介电材料或前述的组合。例示性的低介电常数介电材料包含熔融的石英玻璃(fsg)、碳掺杂的氧化硅、黑钻石(
继续参照图11a-1、图11a-2和图11b。在一种配置中，图11a-1中的薄膜晶体管120、图11a-2中的薄膜晶体管122、或图11b中的薄膜晶体管160是功率栅极晶体管或i/o晶体管。在此配置中，图11a-2和图11a-2中的图案化或不图案化的介电层106可以作为栅极介电层或栅极介电层的一部分，并且第四金属线层310(或第四金属线层310的一部分)可以作为薄膜晶体管120或薄膜晶体管122的栅极电极。第四金属线层310可以开启薄膜晶体管120或薄膜晶体管122，以在氧化亚铜部件108-1中形成通道，氧化亚铜部件108-1作为薄膜晶体管120或薄膜晶体管122的半导体主体或通道部件。类似地，氧化亚铜部件108-2也作为类似于薄膜晶体管120或薄膜晶体管122的薄膜晶体管的通道部件。当采用前栅极薄膜晶体管制程时，栅极电极152可以开启薄膜晶体管160以在氧化亚铜部件108-1中形成通道，氧化亚铜部件108-1作为图11b中的薄膜晶体管160的半导体主体或通道部件。类似地，氧化亚铜部件108-2也作为类似于图11b中的薄膜晶体管160的薄膜晶体管的通道部件。
薄膜晶体管，例如图11a-1所示的薄膜晶体管120、图11a-2所示的薄膜晶体管122、或图11b所示的薄膜晶体管160，可置于互连结构中的不同层。现在参照图12，其示出包含基板602和设置在基板602上方的互连结构650的集成电路装置600。应注意的是，简化装置集成电路装置600的描绘，并且此描绘不包含本发明实施例所设想的所有部件。举例来说，集成电路装置600的基板602可以包含半导体基板以及在前段和中段(meol)级制造的各种装置和部件，包含鳍式场效晶体管、环绕式栅极晶体管和各种接触件。类似于图11a-1中的薄膜晶体管120、图11a-2中的薄膜晶体管122或图11b中的薄膜晶体管160的薄膜晶体管可以被设置于互连结构650中的各层。举例来说，图12中的互连结构650的局部剖面图包含三个薄膜晶体管，包含第一薄膜晶体管604、第二薄膜晶体管606和第三薄膜晶体管608。在图12所示的实施例中，第一薄膜晶体管604设置于基板上方的第二金属线层上方、第二薄膜晶体管606设置于基板上方的第五金属线层上方、以及第三薄膜晶体管608设置于第九金属线层上方。在一些实施例中，第一薄膜晶体管604、第二薄膜晶体管606和第三薄膜晶体管608可以各自作为i/o晶体管或功率栅极晶体管。
本发明实施例中的一些实施例提供一些优点。在一些实施例中，本发明实施例的方法包含在结晶铜层上方形成介电层。介电层作为限制物，以控制在等离子体增强的氧化制程中提供给铜层以形成富铜的结晶氧化亚铜层的氧量。一旦形成结晶的氧化亚铜层，就可以将结晶的氧化亚铜层转移并熔融接合到工件的互连结构的不同层。本发明实施例的方法的进一步操作从结晶氧化亚铜层形成薄膜晶体管以用于功率栅极或i/o操作。更具体而言，结晶氧化亚铜层可用于形成p型晶体管，而传统的非晶硅和金属氧化物晶体管更适合n型晶体管。因为先形成氧化亚铜层，然后将氧化亚铜层附接到工件，所以可以在较低的制程温度下在工件表面上形成高品质的结晶氧化亚铜层，借此满足前段制程所需的严格热预算。
本发明实施例提供许多不同的实施例。在一实施例中，提供一种结构。此结构包含互连结构，在互连结构上方的氧化铝层，以及在氧化铝层上方形成的晶体管。晶体管包含氧化亚铜。
在一些实施例中，氧化铝层的厚度为约1nm至约5nm。在一些实施例中，晶体管是p型晶体管。在一些实施例中，此结构还包含多个逻辑晶体管。晶体管与多个逻辑晶体管电连通，并且晶体管被配置为关闭多个逻辑晶体管以降低功耗。在一些实施方式中，晶体管中的氧化亚铜的(111)晶面沿着氧化铝层的表面延伸。
在另一实施例中，提供一种方法。此方法包含在载体基板上方形成铜层，在铜层上方沉积氧化铝层，以及在氧化铝层上方点燃含氧等离子体，以在铜层和氧化铝层之间形成结晶氧化亚铜层。
在一些实施例中，载体基板是蓝宝石基板。在一些实施例中，氧化铝层的厚度为约1nm至约5nm。在一些实施例中，铜层是具有(111)晶面的结晶铜层。在一些实施例中，含氧等离子体的点燃包含约350℃至约450℃的温度。在一些情况下，含氧等离子体包含氧气或臭氧。在一些情况下，此方法还包含将氧化铝层附接到互连结构以及移除载体基板和铜层。在一些实施例中，氧化铝层的附接包含翻转载体基板。在一些实施例中，其中氧化铝层的附接包含使载体基板和互连结构退火。
在又另一些实施例中，提供一种方法。此方法包含在载体基板上方形成结晶铜层，在结晶铜层上方沉积介电层，在结晶铜层和介电层之间形成结晶氧化亚铜层，将介电层附接到互连结构，以及移除载体基板和结晶铜层。
在一些实施例中，此方法还包含将结晶氧化亚铜层图案化以形成通道区，以及在通道区上方形成源极/漏极部件。在一些实施例中，结晶铜层是具有(111)晶面的结晶铜层。在一些实施例中，结晶氧化亚铜层的形成包含在介电层上方点燃含氧等离子体，以在结晶铜层和介电层之间形成结晶氧化亚铜层。在一些情况下，含氧等离子体的点燃包含约350℃至约450℃的温度。在一些实施例中，含氧等离子体包含氧气或臭氧。
以上概述数个实施例的部件，使得本技术领域中技术人员可以更加理解本发明实施例的面向。本技术领域中技术人员应该理解，他们能以本发明实施例为基础，设计或修改其他制程和结构，以达到与在此介绍的实施例相同的目的及/或优点。本技术领域中技术人员也应该理解到，此类等效的结构并未悖离本发明实施例的精神与范围，且他们能在不违背本发明实施例的精神和范围下，做各式各样的改变、取代和调整。
- 还没有人留言评论。精彩留言会获得点赞！