芯片封装结构形成方法与流程

本公开实施例关于一种芯片封装结构形成方法。

背景技术：

在各种电子应用，例如个人电脑、手机、数码相机和其他电子装置中使用了半导体装置。通常是通过在半导体基板上按序沉积绝缘层或介电层、导电层和半导体层，并使用光刻工艺来图案化各种材料层，以在材料层上形成电路部件和元件来制造半导体装置。

通常会在单个半导体晶圆上制造出数十个或数百个集成电路。通过沿着切割道锯切集成电路以单粒化晶粒。然后将各个晶粒分开封装以形成封装体。每个封装体被接合到基板上。在接合工艺中，封装体和基板之间的接合应力会降低接合工艺的良率。因此，提高接合工艺的良率是一种挑战。

技术实现要素：

根据一些实施例，本公开提供一种芯片封装结构形成方法。此方法包括在第一基板中形成导孔结构。此方法包括将芯片接合到第一基板的第一表面。此方法包括在第一基板的第二表面上方形成阻障层。阻障层直接接触第一基板，且阻障层具有露出导孔结构的第一开口。此方法包括在阻障层上方形成第一绝缘层。第一绝缘层具有第二开口以及第三开口，第二开口位在第一开口上方并且露出导孔结构，第三开口部分地露出阻障层，且阻障层比第一绝缘层薄。此方法包括在第一绝缘层上方以及在第一开口、第二开口、第三开口中形成导电垫。导电垫从导孔结构连续地延伸到第三开口中。此方法包括在第三开口中的导电垫上方形成导电凸块。

根据一些实施例，本公开提供一种芯片封装结构形成方法。此方法包括在基板中形成导孔结构。此方法包括将芯片接合基板的第一表面。此方法包括在基板的第二表面上方形成阻障层，阻障层直接接触基板。此方法包括形成部分地位在阻障层上方的第一绝缘层。此方法包括在第一绝缘层上方形成导电垫，导电垫具有第一部分以及第二部分，第一部分穿过阻障层以及第一绝缘层以连接到导孔结构，且第二部分穿过第一绝缘层并直接接触阻障层。此方法包括在第一绝缘层以及导电垫上方形成第二绝缘层。此方法包括在第二绝缘层上方形成导电凸块，导电凸块的第一底部穿过第二绝缘层，以连接导电垫的第二部分。

根据一些实施例，本公开提供一种芯片封装结构。此芯片封装结构包括第一基板。此芯片封装结构包括导孔结构，穿过第一基板。此芯片封装结构包括芯片，位在第一基板的第一表面上方。此芯片封装结构包括阻障层，位在第一基板的第二表面上方，阻障层直接接触第一基板。此芯片封装结构包括第一绝缘层，位在阻障层上方。此芯片封装结构包括导电垫，位在第一绝缘层上方，导电垫具有第一部分以及第二部分，第一部分穿过阻障层以及第一绝缘层以连接导孔结构，且第二部分穿过第一绝缘层并直接接触阻障层。此芯片封装结构包括导电凸块，位在导电垫的第二部分上方。

附图说明

以下将配合说明书附图详述本公开的实施例。应注意的是，依据在业界的标准做法，多种特征并未按照比例示出且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本公开的特征。

根据一些实施例，图1a至图1h是用于形成芯片封装结构的工艺的各个阶段的剖面图。

根据一些实施例，图1e-1是图1e的芯片封装结构的俯视图。

根据一些实施例，图1g-1是图1g的芯片封装结构的俯视图。

根据一些实施例，图2是芯片封装结构的剖面图。

根据一些实施例，图3a至图3c是用于形成芯片封装结构的工艺的各个阶段的剖面图。

根据一些实施例，图4a是芯片封装结构的剖面图。

根据一些实施例，图4b是图4a的芯片封装结构的俯视图。

附图标记说明：

100,200,300,400,500,600：芯片封装结构

110,210：基板

111：半导体基板

111a,111b：表面

112：导孔结构

113,117：阻障层

114：重分布结构

114a,118,212,230,310：绝缘层

114b,214：线路层

114c,216：导孔

114d,167,218：导电垫

115,132,180：导电凸块

116,134：焊接层

117a,118a,118b,164a,172,312：开口

120：芯片

122,152,180a：顶表面

136,190a：焊球

140,220：底部填充层

150：模封层

162,320：晶种层

164：遮罩层

166：导电层

167a：第一部分

167b：第二部分

170：遮罩层

182,322：底部

190：焊接层

d：距离

g1：间隙

sc：切割道

v1：垂直方向

w1,w2,w3：宽度

具体实施方式

以下公开许多不同的实施方法或是范例来实行所提供的标的的不同特征，以下描述具体的元件及其排列的实施例以阐述本公开。当然这些实施例仅用以例示，且不该以此限定本公开的范围。举例来说，在说明书中提到第一特征部件形成于第二特征部件之上，其包括第一特征部件与第二特征部件是直接接触的实施例，另外也包括于第一特征部件与第二特征部件之间另外有其他特征的实施例，亦即，第一特征部件与第二特征部件并非直接接触。此外，在不同实施例中可能使用重复的标号或标示，这些重复仅为了简单清楚地叙述本公开，不代表所讨论的不同实施例及/或结构之间有特定的关系。

此外，其中可能用到与空间相关用词，例如“在下方”、“下方”、＂下＂、＂上方＂、＂上＂及类似的用词，这些空间相关用词为了便于描述图示中一个(些)元件或特征与另一个(些)元件或特征之间的关系，这些空间相关用词旨在涵盖包括特征的装置的不同方向。当设备被转向不同方位时(旋转90度或其他方位)，则其中所使用的空间相关形容词也将依转向后的方位来解释。应理解的是，可以在上述方法前、中、后提供额外的操作，并且对于上述方法的其他实施例来说，可以取代或去除所描述的一些操作。

以下对本公开的一些实施例进行描述。可以在所述实施例中描述的阶段之前、之中及/或之后提供额外的操作。对于不同的实施例，可以更换或去除所述的某些阶段。可以在半导体装置结构中增加额外的特征。对于不同的实施例，可以更换或去除以下描述的某些功能。尽管通过使用特定顺序来执行的操作以讨论一些实施例，但是可以通过其他的逻辑顺序来执行所述操作。

根据一些实施例，图1a至图1h是用于形成芯片封装结构的工艺的各个阶段的剖面图。根据一些实施例，如图1a所示，提供了基板110。在一些实施例中，基板110是中置(interposer)晶圆。根据一些实施例，基板110包括半导体基板111、导孔结构112、阻障层113和重分布结构114。

根据一些实施例，半导体基板111具有表面111a和111b。在一些实施例中，半导体基板111由包括单晶、多晶或非晶结构的硅或锗的元素半导体材料制成。

在一些其他实施例中，半导体基板111由化合物半导体(例如碳化硅、砷化镓、磷化镓、磷化铟或砷化铟)、合金半导体(例如sige或gaasp)、或其组合所形成。半导体基板111还可包括多层半导体(multi-layersemiconductors)、绝缘体上半导体(semiconductoroninsulator，soi)(例如绝缘体上硅或绝缘体上锗)、或其组合。

根据一些实施例，导孔结构112形成在半导体基板111中。导孔结构112可以从表面111a延伸到半导体基板111中。根据一些实施例，阻障层113形成在半导体基板111上方。根据一些实施例，阻障层113位在导孔结构112和半导体基板111之间。

根据一些实施例，阻障层113配置成防止导孔结构112的材料扩散到半导体基板111中。根据一些实施例，阻障层113进一步配置成使导孔结构112与半导体基板111电性绝缘。

根据一些实施例，阻障层113是由如氮化硅、氧化硅、氮氧化硅、碳化硅等的含硅材料或其组合所制成。在一些其他实施例中，阻障层113是由磷硅酸盐玻璃(phosphosilicateglass，psg)、硼硅酸盐玻璃(borosilicateglass，bsg)、硼掺杂磷硅酸盐玻璃(boron-dopedphosphosilicateglass，bpsg)、氟掺杂硅酸盐玻璃(fluorine-dopedsilicateglass，fsg)、四乙氧基硅烷(tetraethylorthosilicate，teos)等所制成。

阻障层113是使用氧化工艺、沉积工艺、旋转涂布工艺或其他合适的工艺来形成。根据一些实施例，所述沉积工艺包括化学气相沉积(chemicalvapordeposition，cvd)工艺，例如可流动化学气相沉积(flowablechemicalvapordeposition，fcvd)工艺、等离子体增强化学气相沉积(plasmaenhancedchemicalvapordeposition，pecvd)工艺、低压化学气相沉积(lowpressurechemicalvapordeposition，lpcvd)工艺等。

在一些实施例中，基板110是包括各种装置元件的装置晶圆。在一些实施例中，各种装置元件形成在半导体基板111内及/或上方。为了简单和清楚起见，未在图中示出装置元件。各种装置元件的范例包括主动装置、被动装置、其他合适的元件或其组合。主动装置可以包括形成在表面111a处的晶体管或二极管(未示出)。被动装置包括电阻、电容或其他合适的被动装置。

举例来说，晶体管可为金属氧化物半导体场效晶体管(metaloxidesemiconductorfieldeffecttransistors，mosfet)、互补金属氧化物半导体(complementarymetaloxidesemiconductor，cmos)晶体管、双极性接面型晶体管(bipolarjunctiontransistors，bjt)、高压晶体管(high-voltagetransistors)、高频晶体管(high-frequencytransistors)、p通道及/或n通道场效晶体管(p-channeland/orn-channelfieldeffecttransistor，pfets/nfets)等。执行各种工艺以形成各种装置元件，例如前端生产线(front-end-of-line，feol)半导体工艺。前端生产线半导体制造工艺可包括沉积、蚀刻、布植、光刻、退火、平坦化、一或多种其他合适的工艺、或其组合。

在一些实施例中，在半导体基板111中形成隔离特征(未示出)。隔离特征用于定义主动区域，并且电性隔离形成在主动区域中的各种装置元件。在一些实施例中，隔离特征包括浅沟槽隔离(shallowtrenchisolation，sti)特征、局部氧化硅(localoxidationofsilicon，locos)特征、其他合适的隔离特征、或其组合。

根据一些实施例，重分布结构114形成在半导体基板111上方。根据一些实施例，重分布结构114包括绝缘层114a、线路层114b、导孔114c、和导电垫114d。根据一些实施例，绝缘层114a形成在表面111a上方。根据一些实施例，线路层114b形成在绝缘层114a中。

根据一些实施例，如图1a所示，导孔114c在不同的线路层114b之间、以及在线路层114b和导电垫114d之间提供电性连接。为了简单起见，根据一些实施例，图1a仅示出一层线路层114b。

根据一些实施例，导孔结构112通过线路层114b和导孔114c与导电垫114d电性连接。根据一些实施例，导电垫114d形成在绝缘层114a上方。根据一些实施例，是由如铜(cu)、铝(al)、钨(w)、钴(co)、镍(ni)或其他合适的材料形成导孔结构112、线路层114b、导孔114c、和导电垫114d。

根据一些实施例，如图1a所示，分别在各个导电垫114d上方形成导电凸块115。根据一些实施例，由导电材料形成导电凸块115，例如铜(cu)、铝(al)、钨(w)、钴(co)、镍(ni)或其他合适的材料。根据一些实施例，如图1a所示，分别在各个导电凸块115上方形成焊接层116。根据一些实施例，由导电材料形成焊接层116，例如锡(sn)或其他合适的材料。

根据一些实施例，如图1a所示，提供了芯片120。根据一些实施例，芯片120包括芯片上系统(systemonchip，soc)。根据一些实施例，芯片120包括各种装置元件。在一些实施例中，各种装置元件形成在芯片120中。

为了简单和清楚起见，并未在图中示出装置元件。各种装置元件的范例包括主动装置、被动装置、其他合适的元件、或其组合。主动装置可以包括形成在表面111a的晶体管或二极管(未示出)。被动装置包括电阻、电容、或其他合适的被动装置。

举例来说，晶体管可为金属氧化物半导体场效晶体管(metaloxidesemiconductorfieldeffecttransistors，mosfet)、互补金属氧化物半导体(complementarymetaloxidesemiconductor，cmos)晶体管、双极性接面型晶体管(bipolarjunctiontransistors，bjt)、高压晶体管(high-voltagetransistors)、高频晶体管(high-frequencytransistors)、p通道及/或n通道场效晶体管(p-channeland/orn-channelfieldeffecttransistor，pfets/nfets)等。执行各种工艺以形成各种装置元件，例如前端生产线(front-end-of-line，feol)半导体工艺。前端生产线半导体制造工艺可包括沉积、蚀刻、布植、光刻、退火、平坦化、一或多种其他合适的工艺、或其组合。

在一些实施例中，隔离特征(未示出)形成在芯片120中。隔离特征用于定义主动区域，并且电性隔离形成在主动区域中的各种装置元件。在一些实施例中，隔离特征包括浅沟槽隔离(shallowtrenchisolation，sti)特征、局部氧化硅(localoxidationofsilicon，locos)特征、其他合适的隔离特征、或其组合。

根据一些实施例，如图1a所示，导电凸块132形成在晶圆120上方。根据一些实施例，如图1a所示，分别在各个导电凸块132上方形成焊接层134。根据一些实施例，由导电材料形成焊接层134，例如锡(sn)或其他合适的材料。

根据一些实施例，如图1a和图1b所示，芯片120设置在基板110上。此后，根据一些实施例，在焊接层134和116上执行回流(reflow)工艺。根据一些实施例，在回流工艺之后，每层焊接层134和在焊接层134下方的焊接层116熔化并混合在一起，以形成焊球136。因此，根据一些实施例，芯片120通过导电凸块132和115以及焊球136结合到基板110。

根据一些实施例，如图1b所示，在基板110和芯片120之间的间隙g1中形成底部填充层140。根据一些实施例，底部填充层140围绕导电凸块132和115、焊球136、和芯片120。根据一些实施例，底部填充层140包括聚合物材料(例如模封化合物材料(moldingcompoundmaterial)、环氧树脂(epoxy)、或树脂(resin))。

根据一些实施例，如图1b所示，在基板110上形成模封层150。根据一些实施例，模封层150围绕芯片120、底部填充层140、导电凸块132和115、以及焊球136。根据一些实施例，模封层150包括聚合物材料(例如模封化合物材料、环氧树脂、或树脂)。根据一些实施例，形成模封层150的步骤包括在基板110、底部填充层140、和芯片120上形成模封材料层，以及在模封材料层上执行平坦化工艺，以去除模封材料层的上部直到露出芯片120的顶表面122。根据一些实施例，芯片120的顶表面122和模封层150的顶表面152实质上共平面。

根据一些实施例，如图1c所示，去除了半导体基板111的下部。根据一些实施例，去除工艺包括化学机械研磨(chemicalmechanicalpolishing，cmp)工艺。根据一些实施例，在去除工艺之后露出导孔结构112和阻障层113。

根据一些实施例，导孔结构112和阻障层113穿过半导体基板111。根据一些实施例，当半导体基板111是硅基板时，导孔结构112也被称为基板穿孔(through-substratevias)或硅穿孔(through-siliconvias，tsv)。

根据一些实施例，如图1d所示，上下翻转半导体基板111。根据一些实施例，如图1d所示，在表面111b上方形成阻障层117。根据一些实施例，阻障层117配置成防止随后形成在阻障层117上方的线路层的材料扩散到半导体基板111中。根据一些实施例，阻障层117进一步配置成电性绝缘随后形成在阻障层117上方的线路层与半导体基板111。

根据一些实施例，阻障层117直接接触半导体基板111。根据一些实施例，阻障层117具有开口117a。根据一些实施例，各个开口117a分别露出下方的导孔结构112。

根据一些实施例，阻障层117是由如氮化硅、氧化硅、氮氧化硅、碳化硅等的含硅材料或其组合所制成。在一些其他实施例中，阻障层113是由磷硅酸盐玻璃(psg)、硼硅酸盐玻璃(bsg)、硼掺杂磷硅酸盐玻璃(bpsg)、氟掺杂硅酸盐玻璃(fsg)、四乙氧基硅烷(teos)等所制成。

阻障层117是使用氧化工艺、沉积工艺、旋转涂布工艺或其他合适的工艺来形成。根据一些实施例，所述沉积工艺包括化学气相沉积(cvd)工艺，例如可流动化学气相沉积(fcvd)工艺、等离子体增强化学气相沉积(pecvd)工艺、低压化学气相沉积(lpcvd)工艺等。根据一些实施例，使用光刻工艺和蚀刻工艺形成开口117a。

根据一些实施例，图1e-1是图1e的芯片封装结构的俯视图。根据一些实施例，图1e是沿着图1e-1中的剖面线i-i’示出的芯片封装结构的剖面图。

根据一些实施例，如图1e和图1e-1所示，在阻障层117上方形成绝缘层118。根据一些实施例，绝缘层118具有开口118a和118b。根据一些实施例，各个开口118a分别位在开口117a上方。

根据一些实施例，各个开口118a分别与下方的开口117a连接。根据一些实施例，开口118a分别露出下方的导孔结构112。根据一些实施例，开口118a进一步露出围绕导孔结构112的阻障层117。

根据一些实施例，开口118b部分地露出接近导孔结构112的阻障层117。根据一些实施例，绝缘层118部分地位在开口118a和118b之间。根据一些实施例，阻障层117比绝缘层118更薄。根据一些实施例，阻障层117的硬度大于绝缘层118的硬度。

根据一些实施例，绝缘层118由如环氧树脂、聚酰亚胺、聚苯并恶唑(polybenzoxazole，pbo)、阻焊剂(solderresist，sr)、abf膜等的聚合物材料制成。在一些实施例中，由光敏感材料形成绝缘层118，并且当曝光时可发生化学反应。

在一些实施例中，由不同的材料形成阻障层117和绝缘层118。根据一些实施例，使用涂布工艺、层压工艺、化学气相沉积工艺等、或其组合来形成绝缘层118。根据一些实施例，使用光刻工艺和蚀刻工艺来形成开口118a和118b。

此后，根据一些实施例，如图1e所示，在阻障层117、绝缘层118和导孔结构112上方形成晶种层162。根据一些实施例，晶种层162共形地(conformally)覆盖阻障层117、绝缘层118、以及导孔结构112。

根据一些实施例，晶种层162直接接触阻障层117、绝缘层118、以及导孔结构112。根据一些实施例，晶种层162的材料包括钛、铜等。根据一些实施例，使用物理气相沉积(pvd)工艺形成晶种层162，例如溅镀工艺。

此后，根据一些实施例，如图1e和图1e-1所示，在晶种层162上方形成遮罩层164。根据一些实施例，遮罩层164具有开口164a。根据一些实施例，每个开口164a露出一部分在开口117a、118a、和118b中的晶种层162。根据一些实施例，由如光刻胶材料的聚合物材料形成遮罩层164。

此后，根据一些实施例，如图1e和图1e-1所示，在开口164a中形成导电层166。根据一些实施例，导电层166共形地覆盖由开口164a露出的晶种层162。根据一些实施例，导电层166比晶种层162厚。根据一些实施例，各个导电层166部分地位在下方的开口117a、118a、和118b中。

根据一些实施例，由如铜、铝、镍、钨、钛等的金属材料或其组合形成导电层166。根据一些实施例，使用电镀(electroplating)工艺、无电镀层(electrolessplating)工艺等形成导电层166。

此后，根据一些实施例，如图1e和图1f所示，去除遮罩层164。根据一些实施例，去除工艺包括灰化工艺及/或清洗工艺。此后，根据一些实施例，如图1f所示，去除原先位在遮罩层164下方的晶种层162。根据一些实施例，去除工艺包括蚀刻工艺，如湿蚀刻工艺或干蚀刻工艺。

根据一些实施例，如图1f所示，在去除最初在遮罩层164下方的晶种层162之后，每个导电层166以及保留在导电层166下方的晶种层162一起形成导电垫167。根据一些实施例，每个导电垫167从下方的导孔结构112(或开口117a)连续地延伸至下方的开口118b。根据一些实施例，如图1f所示，导电垫167具有类似w字形的形状。

根据一些实施例，每个导电垫167具有第一部分167a和第二部分167b。根据一些实施例，第一部分167a穿过阻障层117和绝缘层118以与下方的导孔结构112连接。根据一些实施例，第二部分167b穿过绝缘层118。

根据一些实施例，第二部分167b直接接触阻障层117。根据一些实施例，绝缘层118部分地位在第一部分167a和第二部分167b之间。根据一些实施例，绝缘层118分隔第一部分167a与第二部分167b。

此后，根据一些实施例，如图1f所示，在导电垫167和绝缘层118上方形成遮罩层170。根据一些实施例，遮罩层170直接接触导电垫167和绝缘层118。

根据一些实施例，遮罩层170具有使用适当的光刻和蚀刻工艺所形成的开口172。根据一些实施例，每个开口172部分地露出开口118b中的导电垫167(或导电层166)。根据一些实施例，由聚合物材料形成遮罩层170，例如光刻胶材料。

此后，根据一些实施例，如图1f所示，在各个开口172中分别形成导电凸块180。根据一些实施例，导电凸块180直接位在开口118b上方。根据一些实施例，导电凸块180直接位在导电垫167的第二部分167b上方。根据一些实施例，即在导电凸块180与导电垫167(或导电层166)之间不存在晶种层。根据一些实施例，导电凸块180通过下方的导电垫167电性连接到导孔结构112。

根据一些实施例，导电凸块180比导电垫167厚。根据一些实施例，导电凸块180与导电垫167(或导电层166)直接接触。在一些实施例中，导电凸块180的底部182位在开口118b中。

根据一些实施例，在垂直于表面111b的垂直方向v1上，导电凸块180和导孔结构112错位。因此，根据一些实施例，在随后的接合工艺期间，集中在导电凸块180上的接合应力不传递至导孔结构112。根据一些实施例，因此避免了导孔结构112被接合应力损坏。

根据一些实施例，由如铜(cu)、铝(al)、钨(w)、钴(co)、或镍(ni)的导电材料制成导电凸块180。根据一些实施例，导电凸块包括受控塌陷芯片连接(controlledcollapsechipconnector，c4)铜柱凸块。根据一些实施例，使用如电镀工艺的镀层工艺来形成导电凸块180。

此后，根据一些实施例，如图1f所示，分别在各个导电凸块180上方形成焊接层190。根据一些实施例，由锡(sn)、无铅焊料、或熔点低于导电凸块180的熔点的其他合适的导电材料来形成焊接层190。根据一些实施例，使用如电镀工艺的镀层工艺来形成焊接层190。

根据一些实施例，图1g-1是图1g的芯片封装结构的俯视图。根据一些实施例，图1g是沿着图1g-1中的剖面线i-i’示出的芯片封装结构100的剖面图。根据一些实施例，如图1g和图1g-1所示，去除遮罩层170。根据一些实施例，去除工艺包括灰化工艺及/或清洗工艺。

此后，根据一些实施例，如图1f和图1g所示，在焊接层190上执行回流工艺，以将焊接层190转换成焊球190a。如图1g所示，根据一些实施例，进行切割工艺以沿着预定的切割道sc切割基板110和模封层150，进而形成芯片封装结构100。为了简单起见，图1g-1仅显示了芯片封装结构100的一者。

根据一些实施例，如图1g所示，导电凸块180与导电垫167之间的接触面积大于导电凸块180的顶表面180a的面积。根据一些实施例，如图1g-1所示，导电垫167的宽度w1大于导电凸块180的宽度w2、导孔结构112的宽度w3、以及导电凸块180和导孔结构112之间的距离d的总和。

根据一些实施例，如图1h所示，将芯片封装结构100上下颠倒。如图1h所示，根据一些实施例，芯片封装结构100通过焊球190a接合到基板210。

根据一些实施例，在接合工艺期间，芯片封装结构100和基板210之间的接合应力倾向于集中在导电凸块180上。如果导电层118将导电凸块180下方的导电垫167与阻障层117完全分开，则集中在导电凸块180上的接合应力可能会传递至绝缘层118，并且可能会损坏绝缘层118，这可能会降低接合工艺的良率。

根据一些实施例，由于在导电凸块180下方的导电垫167直接接触阻障层117，因此集中在导电凸块180上的接合应力被直接传递至阻障层117和半导体基板111。根据一些实施例，因此防止了集中在导电凸块180上的接合应力损坏绝缘层118。根据一些实施例，由于阻障层117比绝缘层118更硬且更薄，所以阻障层117能够承受集中在导电凸块180上的接合应力。根据一些实施例，因此提高了接合工艺的良率。

此外，根据一些实施例，由于导电凸块180形成在穿过绝缘层118的导电垫167上方，所以导电凸块180的共面性(coplanarity)不被绝缘层118的共面性影响。因此，根据一些实施例，改善了导电凸块180的共面性。因此，根据一些实施例，提高了接合工艺的良率。

在一些实施例中，开口118a的宽度wl与导电凸块180的宽度w2的比值介于大约0.3至大约1的范围内。在一些实施例中，开口118a的宽度wl与导电凸块180的宽度w2的比值介于大约0.3至大约0.8的范围内。如果开口118a的宽度w1与导电凸块180的宽度w2的比值小于0.3，则接合工艺的良率稍微提升或未提升。

根据一些实施例，基板210包括绝缘层212、线路层214、导孔216、和导电垫218。根据一些实施例，线路层214形成在绝缘层212中。根据一些实施例，导电垫218形成在绝缘层212上方。根据一些实施例，导孔216在不同的线路层214之间以及在线路层214和导电垫218之间提供电性连接。

根据一些实施例，如图1h所示，在基板110和210之间形成底部填充层220。在一些实施例中，底部填充层220的一部分形成在基板210上方并围绕芯片封装结构100。根据一些实施例，由如聚合物材料的绝缘材料形成底部填充层220。根据一些实施例，在此步骤中实质上形成了芯片封装结构200。

根据一些实施例，图2是芯片封装结构的剖面图。根据一些实施例，如图2所示，在图1f的步骤之后，去除遮罩层170，然后在绝缘层118和导电垫167上方形成绝缘层230。

根据一些实施例，绝缘层230覆盖导电垫167未被导电凸块180覆盖的部分。根据一些实施例，即绝缘层230不与导电凸块180垂直地重叠。根据一些实施例，绝缘层230围绕导电凸块180。

根据一些实施例，绝缘层230由如环氧树脂、聚酰亚胺、聚苯并恶唑(pbo)、阻焊剂(sr)、abf膜等的聚合物材料制成。在一些实施例中，由光敏感材料形成绝缘层230，并且当曝光时可发生化学反应。

在一些实施例中，阻障层117和绝缘层230由不同的材料制成。根据一些实施例，使用分配工艺、涂布工艺等、或其组合来形成绝缘层230。根据一些实施例，如图2所示，执行图1g至图1h的步骤以形成芯片封装结构300。

根据一些实施例，图3a至图3c是用于形成芯片封装结构的工艺的各个阶段的剖面图。根据一些实施例，如图3a所示，在图1e的步骤之后去除遮罩层164，然后在绝缘层118和导电垫167上方形成绝缘层310。根据一些实施例，绝缘层310具有开口312。根据一些实施例，开口312露出在绝缘层118的开口118b中的导电垫167。

根据一些实施例，绝缘层310由如环氧树脂、聚酰亚胺、聚苯并恶唑(pbo)、阻焊剂(sr)、abf膜等的聚合物材料制成。在一些实施例中，由光敏感材料形成绝缘层310，并且当曝光时可发生化学反应。在一些实施例中，阻障层117和绝缘层310由不同的材料所制成。

根据一些实施例，使用涂布工艺、层压工艺、化学气相沉积工艺等或其组合来形成绝缘层310。根据一些实施例，使用光刻工艺和蚀刻工艺来形成开口312。

根据一些实施例，如图3a所示，在绝缘层310和导电垫167上方形成晶种层320。在一些实施例中，晶种层320的底部322穿过绝缘层310，以共形地覆盖导电垫167的第二部分167b。

根据一些实施例，晶种层320的底部322部分地位在绝缘层118中。根据一些实施例，由钛、铜等形成晶种层320。晶种层320的材料可以包括其他金属，例如银、金、铝及其组合。

此后，根据一些实施例，如图3a所示，在晶种层320上方形成遮罩层170。根据一些实施例，遮罩层170与晶种层320直接接触。根据一些实施例，遮罩层170具有开口172。根据一些实施例，开口172部分地露出晶种层320。根据一些实施例，由如光刻胶材料的聚合物材料形成遮罩层170。

此后，根据一些实施例，如图3a所示，在开口172中分别形成导电凸块180。根据一些实施例，导电凸块180与晶种层320直接接触。根据一些实施例，导电凸块180直接位在开口118b上方。根据一些实施例，导电凸块180直接位在导电垫167的第二部分167b上方。

根据一些实施例，导电凸块180和导孔结构112在垂直于表面111b的垂直方向vl上错位。在一些实施例中，根据一些实施例，导电凸块180的底部184穿过绝缘层310。绝缘层310部分地位在导电凸块180和导电垫167之间。

根据一些实施例，由如铜(cu)、铝(al)、钨(w)、钴(co)、或镍(ni)的导电材料形成导电凸块180。根据一些实施例，使用如电镀工艺的镀层工艺来形成导电凸块180。

此后，根据一些实施例，如图3a所示，分别在导电凸块180上方形成焊接层190。根据一些实施例，由锡(sn)、无铅焊料或熔点低于导电凸块180的熔点的其他合适的导电材料形成焊接层190。根据一些实施例，使用如电镀工艺的镀层工艺来形成焊接层190。

根据一些实施例，如图3b所示，去除遮罩层170。根据一些实施例，去除工艺包括灰化工艺及/或清洗工艺。此后，根据一些实施例，如图3b所示，去除了一开始位在遮罩层170下方的晶种层320。根据一些实施例，去除工艺包括如湿蚀刻工艺或干蚀刻工艺的蚀刻工艺。

此后，根据一些实施例，如图3b所示，在焊接层190上执行回流工艺，以将焊接层190转换成焊球190a。根据一些实施例，如图3b所示，执行切割工艺以沿着预定的切割道sc切穿绝缘层310、基板110、和模封层150，而形成芯片封装结构400。

根据一些实施例，导电凸块180通过晶种层320和下方的导电垫167电性连接到导孔结构112。根据一些实施例，如图3c所示，执行图1h的步骤以形成芯片封装结构500。

根据一些实施例，图4a是芯片封装结构600的剖面图。根据一些实施例，图4b是图4a的芯片封装结构600的俯视图。根据一些实施例，图4a是沿着图4b中的剖面线i-i’示出的芯片封装结构600的剖面图。

根据一些实施例，如图4a和图4b所示，除了导电凸块180在垂直方向上与导孔结构112重叠以外，芯片封装结构600类似于图3c的芯片封装结构500。

用于形成芯片封装结构300、500和600的工艺和材料可以与用于形成上述芯片封装结构200的工艺和材料相似或相同。

根据一些实施例，本公开提供了一种芯片封装结构及其形成方法。(用于形成芯片封装结构的)此方法包括：在基板上按序形成阻障层和绝缘层、在绝缘层上形成导电垫，其中导电垫具有第一部分和第二部分，第一部分穿过阻障层和第二绝缘层，以与基板中的导孔结构连接，并且第二部分穿过绝缘层、在第二部分上形成导电凸块。当通过导电凸块将基板接合到另一个基板时，接合应力倾向于集中在导电凸块上。由于第二部分穿过绝缘层，因此集中在导电凸块上的接合应力会直接传递到阻障层和基板，而不传递到绝缘层。因此，保护了绝缘层免于被接合应力损坏。因此提高了接合工艺的良率。

根据一些实施例，本公开提供一种芯片封装结构形成方法。此方法包括在第一基板中形成导孔结构。此方法包括将芯片接合到第一基板的第一表面。此方法包括在第一基板的第二表面上方形成阻障层。阻障层直接接触第一基板，且阻障层具有露出导孔结构的第一开口。此方法包括在阻障层上方形成第一绝缘层。第一绝缘层具有第二开口以及第三开口，第二开口位在第一开口上方并且露出导孔结构，第三开口部分地露出阻障层，且阻障层比第一绝缘层薄。此方法包括在第一绝缘层上方以及在第一开口、第二开口、第三开口中形成导电垫。导电垫从导孔结构连续地延伸到第三开口中。此方法包括在第三开口中的导电垫上方形成导电凸块。

在一些实施例中，封装结构形成方法还包括通过导电凸块，将第一基板接合到第二基板。在一些实施例中，导电凸块比导电垫厚，且导电凸块直接接触导电垫。在一些实施例中，导电凸块的底部位在第三开口中。在一些实施例中，第二开口进一步露出阻障层的一部分。在一些实施例中，导电凸块以及导孔结构在垂直第二表面的一垂直方向上错位。在一些实施例中，芯片封装结构形成方法还包括在第三开口中的导电垫上方形成导电凸块之后，在第一绝缘层以及导电垫上方形成第二绝缘层，第二绝缘层围绕导电凸块。在一些实施例中，导电垫的第一宽度大于导电凸块的第二宽度、导孔结构的第三宽度、以及导电凸块和导孔结构间的距离的总和。在一些实施例中，形成导电凸块的操作包括在导电垫以及第一绝缘层上方形成遮罩层，遮罩层直接接触导电垫以及第一绝缘层，且遮罩层具有第四开口，第四开口露出位在第三开口中的导电垫、在第四开口中形成导电凸块、以及去除遮罩层。在一些实施例中，阻障层以及第一绝缘层是由不同的材料所形成。

根据一些实施例，本公开提供一种芯片封装结构形成方法。此方法包括在基板中形成导孔结构。此方法包括将芯片接合基板的第一表面。此方法包括在基板的第二表面上方形成阻障层，阻障层直接接触基板。此方法包括形成部分地位在阻障层上方的第一绝缘层。此方法包括在第一绝缘层上方形成导电垫，导电垫具有第一部分以及第二部分，第一部分穿过阻障层以及第一绝缘层以连接到导孔结构，且第二部分穿过第一绝缘层并直接接触阻障层。此方法包括在第一绝缘层以及导电垫上方形成第二绝缘层。此方法包括在第二绝缘层上方形成导电凸块，导电凸块的第一底部穿过第二绝缘层，以连接导电垫的第二部分。

在一些实施例中，芯片封装结构形成方法还包括在第二绝缘层上方形成导电凸块之前，在第二绝缘层上方形成晶种层，晶种层的第二底部穿过第二绝缘层，以共形地覆盖导电垫的第二部分，且导电凸块形成在晶种层上方。在一些实施例中，晶种层的第二底部是部分地位在第一绝缘层中。在一些实施例中，导电垫在剖面视角中具有类似w字形的形状。在一些实施例中，阻障层比第一绝缘层硬。

根据一些实施例，本公开提供一种芯片封装结构。此芯片封装结构包括第一基板。此芯片封装结构包括导孔结构，穿过第一基板。此芯片封装结构包括芯片，位在第一基板的第一表面上方。此芯片封装结构包括阻障层，位在第一基板的第二表面上方，阻障层直接接触第一基板。此芯片封装结构包括第一绝缘层，位在阻障层上方。此芯片封装结构包括导电垫，位在第一绝缘层上方，导电垫具有第一部分以及第二部分，第一部分穿过阻障层以及第一绝缘层以连接导孔结构，且第二部分穿过第一绝缘层并直接接触阻障层。此芯片封装结构包括导电凸块，位在导电垫的第二部分上方。

在一些实施例中，导电凸块比导电垫厚，且导电凸块直接接触导电垫。在一些实施例中，导电凸块以及导电垫之间的接触面积大于导电凸块的顶表面的面积。在一些实施例中，芯片封装结构还包括第二绝缘层，位在第一绝缘层以及导电垫的第一部分上方。在一些实施例中，芯片封装结构还包括第二绝缘层，位在第一绝缘层以及导电垫上方，导电凸块穿过第二绝缘层以连接导电垫，且第二绝缘层部分地位在导电凸块以及导电垫之间。

上述内容概述许多实施例的特征，因此任何所属技术领域中技术人员，可更加理解本公开的各面向。任何所属技术领域中技术人员，可能无困难地以本公开为基础，设计或修改其他工艺及结构，以达到与本公开实施例相同的目的及/或得到相同的优点。任何所属技术领域中技术人员也应了解，在不脱离本公开的构思和范围内做不同改变、代替及修改，如此等效的创造并没有超出本公开的构思及范围。