自对准双重图形化半导体器件的形成方法与流程

本发明涉及半导体制造技术领域，特别涉及一种自对准双重图形化半导体器件的形成方法。

背景技术：

随着半导体集成电路技术的不断发展，要求将更多的电路器件集成至一个很小的芯片面积上，半导体电路器件尺寸正变得越来越小，即要求光刻工艺能够产生出更小线宽的图形尺寸。然而由于决定器件尺寸的光刻工艺中的光源的波长正在接近其所能减少的技术极限，器件尺寸已经接近曝光机台的极限分辨率而不能无限制缩小。随着半导体工艺的特征尺寸的不断缩小，为了提高半导体器件的集成度，业界已经提出了多种双层图形工艺，其中，自对准双重图形(self-aligneddoublepatterning，sadp)工艺即为其中的一种。

利用双重图形化技术方法可解决光刻工艺分辨率极限问题，来形成更小图形尺寸。此方法是利用光刻工艺分辨率的极限使得电路的集成度提高两倍，即将超出光刻机极限分辨率的设计图形分拆成光刻机能够达到的分辨率的两层图形，并利用两块光刻版，在同一衬底上顺序进行两次光刻工艺使得图形密度提高一倍。现有技术中，对于半导体器件中的同一核心层上形成两种不同尺寸的核心图形层时，其小尺寸的核心图形和大尺寸的核心图形要经过前后两次曝光工艺，即，在形成小尺寸的核心图形和大尺寸的核心图形时，需要先后分开采用两个光罩(mask)形成。

技术实现要素：

本发明的目的在于提供一种自对准双重图形化半导体器件的形成方法，以解决在自对准双重图形化工艺时需要两个光罩的问题。

为解决上述技术问题，本发明提供一种自对准双重图形化半导体器件的形成方法，包括：

提供半导体衬底，在所述半导体衬底上形成有依次堆叠的待刻蚀膜层、核心层和抗反射层；

在所述抗反射层上形成图案化的光刻胶层，所述图案化的光刻胶层定义了第一图形和第二图形；

以所述图案化的光刻胶层为掩膜对所述抗反射层和所述核心层进行刻蚀，以形成第一图形层和第二图形层，所述第一图形层包括部分核心层，所述第二图形层包括部分核心层及覆盖所述部分核心层的部分抗反射层；

分别在所述第一图形层和所述第二图形层两侧形成侧墙；

去除所述第一图形层；

以所述侧墙和所述第二图形层为掩膜对所述待刻蚀膜层进行刻蚀；以及，

去除所述侧墙和所述第二图形层，以形成自对准双重图形。

在所述的自对准双重图形化半导体器件的形成方法中，所述第一图形的尺寸小于所述第二图形的尺寸。

可选的，在所述的自对准双重图形化半导体器件的形成方法中，通过沉积的方法在所述核心层上形成所述抗反射层。

可选的，在所述的自对准双重图形化半导体器件的形成方法中，所述抗反射层的材料为无机氮氧化物或者无机碳氧化物。

可选的，在所述的自对准双重图形化半导体器件的形成方法中，通过沉积的方法在所述待刻蚀膜层上形成所述核心层。

可选的，在所述的自对准双重图形化半导体器件的形成方法中，所述核心层的材料为无定型碳、电介质薄膜和金属薄膜中的任意一种或者任意多种的组合。

可选的，在所述的自对准双重图形化半导体器件的形成方法中，通过对所述核心层进行刻蚀时产生的负载效应，使所述第一图形层包括部分核心层，所述第二图形层包括部分核心层及覆盖所述部分核心层的部分抗反射层。

可选的，在所述的自对准双重图形化半导体器件的形成方法中，通过灰化工艺去除所述第一图形层。

可选的，在所述的自对准双重图形化半导体器件的形成方法中，所述侧墙的形成包括：

分别在所述第一图形层和所述第二图形层的顶面和两侧面形成侧墙介质层；

去除所述第一图形层和所述第二图形层顶面的所述侧墙介质层以形成所述侧墙。

可选的，在所述的自对准双重图形化半导体器件的形成方法中，所述侧墙介质层的材料为氮化硅。

在本发明提供自对准双重图形化半导体器件的形成方法中，通过在所述在所述半导体衬底上形成有依次堆叠的待刻蚀膜层、核心层和抗反射层；在所述抗反射层上形成图案化的光刻胶层，所述图案化的光刻胶层定义了第一图形和第二图形；使所述第一图形和所述第二图形位于同一个光刻胶层上，以所述图案化的光刻胶层为掩膜对所述抗反射层和所述核心层进行刻蚀，以形成第一图形层和第二图形层，所述第一图形层包括部分核心层，所述第二图形层包括部分核心层及覆盖所述部分核心层的部分抗反射层；分别在所述第一图形层和所述第二图形层两侧形成侧墙；去除所述第一图形层；以所述侧墙和所述第二图形层为掩膜对所述待刻蚀膜层进行刻蚀，以及去除所述侧墙和所述第二图形层，以形成自对准双重图形。即，通过一图案化的光刻胶层形成自对准双重图形，进一步的，由于仅采用了一图案化的光刻胶层，由此实现通过一个光罩形成所述自对准双重图形。从而简化自对准双重图形化工艺，进而节约材料，提高效率。

附图说明

图1是本发明实施例提供的自对准双重图形半导体器件的形成方法的流程示意图；

图2至图7是本发明实施例提供的自对准双重图形半导体器件的形成方法中形成的结构示意图；

其中，附图标记说明如下：

100-半导体衬底；110-待刻蚀膜层；120-核心层；130-抗反射层；140-图案化的光刻胶层；150-第一图形层；160-第二图形层；170-侧墙；170a-第一图形层侧墙；170b-第二图形层侧墙。

具体实施方式

以下结合附图和具体实施例对本发明提出的自对准双重图形化半导体器件的形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明的核心在于提供一种自对准双重图形化半导体器件的形成方法，通过在所述在所述半导体衬底上形成有依次堆叠的待刻蚀膜层、核心层和抗反射层；在所述抗反射层上形成图案化的光刻胶层，所述图案化的光刻胶层定义了第一图形和第二图形；使所述第一图形和所述第二图形位于同一个光刻胶层上，以所述图案化的光刻胶层为掩膜对所述抗反射层和所述核心层进行刻蚀，以形成第一图形层和第二图形层，所述第一图形层包括部分核心层，所述第二图形层包括部分核心层及覆盖所述部分核心层的部分抗反射层；分别在所述第一图形层和所述第二图形层两侧形成侧墙；去除所述第一图形层；以所述侧墙和所述第二图形层为掩膜对所述待刻蚀膜层进行刻蚀，以及去除所述侧墙和所述第二图形层，以形成自对准双重图形。即，通过一图案化的光刻胶层形成自对准双重图形，进一步的，由于仅采用了一图案化的光刻胶层，由此实现通过一个光罩形成所述自对准双重图形。从而简化自对准双重图形化工艺，进而节约材料，提高效率。

下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

请参考图1，其为本发明实施例提供的自对准双重图形半导体器件的形成方法的流程示意图。如图1所示，本发明提供一种自对准双重图形半导体器件的形成方法，具体包括：

步骤s1：提供半导体衬底，在所述半导体衬底上形成有依次堆叠的待刻蚀膜层、核心层和抗反射层；

步骤s2：在所述抗反射层上形成有图案化的光刻胶层，所述图案化的光刻胶层定义了第一图形和第二图形；

步骤s3：以所述光刻胶层为掩膜对所述核心层进行刻蚀，以形成第一图形层和第二图形层，所述第一图形层包括部分核心层，所述第二图形层包括部分核心层及覆盖所述部分核心层的部分抗反射层；

步骤s4：分别在所述第一图形层和所述第二图形层两侧形成侧墙；

步骤s5：去除所述第一图形层；

步骤s6：以所述侧墙和所述第二图形层为掩膜刻蚀所述待刻蚀膜层刻蚀；

步骤s7：去除所述侧墙和所述第二图形层以及抗反射层，以形成自对准双重图形。

接着，请参考图2，在步骤s1中，提供半导体衬底100，在所述半导体衬底100上形成依次堆叠的待刻蚀膜层110、核心层120和抗反射层130；其中，所述半导体衬底100的材料可以为硅、锗、硅锗或碳化硅等，也可以是绝缘体上覆硅(soi)或者绝缘体上覆锗(goi)，但不限于此。所述待刻蚀膜层110的材料可以是多晶硅或金属材质或氧化物(oxide)。所述核心层120的材料可以是无定型碳、电介质薄膜和金属薄膜中的任意一种或任意多种的组合。本发明优选的，所述核心层120的材料为无定形碳。可以通过沉积的方法在所述核心层120上形成抗反射层130。优选的，通过化学气相沉积的方法在所述核心层120上形成抗反射层130，以控制所述抗反射层130的密度，由此提高加工工艺的精度。其中，所述抗反射层130的材料可以是无机氮氧化物或者无机碳氧化物。

请继续参考图2，在步骤s2中，所述抗反射层130上形成有图案化的光刻胶层140，所述图案化的光刻胶层140定义了第一图形和第二图形。其中，可以通过光刻工艺在所述抗反射层130上形成包括第一图形和第二图形的光刻胶层140。具体的，形成所述光刻胶层的方法包括：提供一光罩，所述光罩包括第一图形和第二图形，以所述光罩为掩膜，通过光刻工艺将所述第一图形和第二图形转移至光刻胶薄膜上以形成所述图案化的光刻胶层140。

请参考图3，在步骤s3中，以所述图案化的光刻胶层140为掩膜对所述抗反射层130和所述核心层120进行刻蚀，以形成第一图形层150和第二图形层160，所述第一图形层150包括部分核心层120，所述第二图形层160包括部分核心层120及覆盖所述部分核心层120的部分抗反射层130。即经过刻蚀后，暴露出所述第一图形层150的部分核心层，而所述第二图形层160的部分核心层被部分抗反射层130覆盖，也就是说，经过刻蚀后，剩余的所述抗反射层130覆盖所述第二图形层160的部分核心层，即在此，经过刻蚀后的抗反射层仅覆盖经过刻蚀后的核心层的部分。具体的，仅第二图形层160包括部分抗反射层(经过刻蚀后的抗反射层)；第一图形层150仅包括部分核心层(即仅包括经过刻蚀后的核心层的部分)，不包括抗反射层。其中，所述第一图形的尺寸小于所述第二图形的尺寸，即所述第一图形层150的横截面的尺寸小于所述第二图形层160的横截面的尺寸。所述第一图形的尺寸和所述第二图形的尺寸是指形成在所述半导体衬底上的所述第一图形层150和所述第二图形层160的实际尺寸即特征尺寸。具体的，通过所述核心层120进行刻蚀时产生的负载效应，使所述第一图形层150包括部分核心层，所述第二图形层160包括部分核心层及覆盖所述部分核心层的部分抗反射层130。以通过所述部分抗反射层130在后续工艺中保护所述核心层。

请参考图4，在步骤s4中，分别在所述第一图形层150和所述第二图形层160两侧形成侧墙170，所述侧墙包括位于所述第一图形层两侧第一图形层侧墙170a和位于所述第二图形层两侧的所述第二图形层侧墙170b。具体的，所述侧墙170的形成方法包括，在所述半导体衬底100的表面上沉积侧墙介质层(图中未示出)。所述侧墙介质层覆盖所述第一图形层150和第二图形层160的顶面和两侧面，去除所述第一图形层150和所述第二图形层160顶面的侧墙介质层以形成所述侧墙170。可以通过干法刻蚀去除所述第一图形层150和所述第二图形层160顶面的侧墙介质层.优选的，所述侧墙介质层的材料为氮化硅，所述侧墙介质层通过原子层沉积工艺形成。相邻的两个所述侧墙170相互分离。

请参考图5，在步骤s5中，去除所述第一图形层150，优选的，通过灰化工艺的方法去除所述第一图形层150，即去除部分所述核心层。其中，由于部分所述介质抗反层130覆盖部分所述核心层，由此，在去除所述第一图形层150时，能够避免所述第二图形层160被去除。

请参考图6，在步骤s6中，以所述侧墙170和所述第二图形层160为掩膜对所述待刻蚀膜层110进行刻蚀，以形成图案化的待刻蚀膜层110。

请参考图7，在步骤s7中，去除所述侧墙170和所述第二图形层160，以形成自对准双重图形。

综上可见，在本发明实施例提供的自对准双重图形化半导体器件的形成方法中，能够通过一图案化的光刻胶层形成自对准双重图形，由于仅采用了一图案化的光刻胶层，由此仅需要一个光罩形成所述图案化的光刻胶层，进而实现通过一个光罩形成所述自对准双重图形。从而能够简化自对准双重图形化的工艺，以及能够节约材料，提高效率。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。