半导体结构及半导体结构的形成方法与流程

1.本发明涉及半导体技术领域，尤其涉及一种半导体结构及半导体结构的形成方法。


背景技术：

2.随着半导体集成电路制造技术的不断进步，性能不断提升的同时也伴随着器件小型化、微型化的进程。在越来越先进的制程中，要求在尽可能小的区域内实现尽可能多的器件。
3.在先进光刻工艺中，可以使用极紫外(euv)光作为光源，极紫外光的波长短，因此能够形成关键尺寸更小的光刻图形，从而能够在更小的区域内实现更多的器件，提高了半导体器件的集成度。
4.然而，半导体器件的性能仍然需要改善。


技术实现要素：

5.本发明解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以改善半导体器件的性能。
6.为解决上述技术问题，本发明的技术方案提供一种半导体结构，包括：待刻蚀层；位于所述待刻蚀层上的初始第一平坦层，所述初始第一平坦层具有第一厚度；位于所述初始第一平坦层上的初始第一掩膜层，所述初始第一掩膜层具有第二厚度，且所述第二厚度小于所述第一厚度；位于所述初始第一掩膜层上的第二掩膜层，所述第二掩膜层暴露出部分所述初始第一掩膜层表面，所述第二掩膜层具有第三厚度，且所述第三厚度小于所述第一厚度。
7.可选的，所述初始第一平坦层的材料包括含碳有机材料。
8.可选的，所述初始第一掩膜层的材料包括含碳有机材料。
9.可选的，所述第一厚度的范围为150纳米～300纳米。
10.可选的，所述第二厚度的范围为30纳米～100纳米。
11.可选的，所述第三厚度在12纳米以上。
12.可选的，还包括：位于所述初始第一平坦层和所述初始第一掩膜层之间的初始第一停止层。
13.可选的，所述初始第一停止层具有第四厚度，所述第四厚度小于所述第二厚度。
14.可选的，所述初始第一停止层的材料包括金属氧化物。
15.可选的，所述第四厚度的范围为
16.可选的，所述初始第一停止层的材料包括无定型硅。
17.可选的，所述第四厚度的范围为5纳米～10纳米。
18.可选的，所述第二掩膜层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。
19.相应的，本发明的技术方案还提供一种半导体结构的形成方法，包括：提供待刻蚀层；在所述待刻蚀层上形成初始第一平坦层，所述初始第一平坦层具有第一厚度；在所述初始第一平坦层上形成初始第一掩膜层，所述初始第一掩膜层具有第二厚度，且所述第二厚度小于所述第一厚度；在所述初始第一掩膜层上形成第二掩膜层，所述第二掩膜层暴露出部分所述初始第一掩膜层表面，所述第二掩膜层具有第三厚度，且所述第三厚度小于所述第一厚度。
20.可选的，形成所述初始第一掩膜层的工艺包括沉积工艺。
21.可选的，形成所述初始第一平坦层的工艺包括旋涂工艺。
22.可选的，所述旋涂工艺的工艺参数包括：成膜温度在400摄氏度以下。
23.可选的，形成所述第二掩膜层的方法包括：在所述初始第一掩膜层表面形成第二掩膜材料层；在所述第二掩膜材料层表面形成光刻胶图形层，所述光刻胶图形层暴露出部分所述第二掩膜材料层表面；以所述光刻胶图形层为掩膜，刻蚀所述第二掩膜材料层，直至暴露出所述初始第一掩膜层表面。
24.可选的，还包括：以所述第二掩膜层为掩膜，刻蚀所述初始第一掩膜层，直至暴露出所述初始第一平坦层表面，以形成第一掩膜层。
25.可选的，还包括：以所述第一掩膜层为掩膜，刻蚀所述初始第一平坦层，直至暴露出所述待刻蚀层表面，以形成第一平坦层；以所述第一平坦层为掩膜，刻蚀所述待刻蚀层。
26.可选的，还包括：在形成所述初始第一掩膜层前，在所述初始第一平坦层表面形成初始第一停止层。
27.可选的，所述初始第一停止层具有第四厚度，所述第四厚度小于所述第二厚度。
28.可选的，还包括：以所述第二掩膜层为掩膜，刻蚀所述初始第一掩膜层，直至暴露出所述初始第一停止层表面，以形成第一掩膜层；以所述第一掩膜层为掩膜，刻蚀所述初始第一停止层，直至暴露出所述初始第一平坦层表面，以形成第一停止层。
29.可选的，还包括：以所述第一停止层为掩膜，刻蚀所述初始第一平坦层，直至暴露出所述待刻蚀层表面，以形成第一平坦层；以所述第一平坦层为掩膜，刻蚀所述待刻蚀层。
30.可选的，所述初始第一停止层的材料包括金属氧化物。
31.可选的，还包括：在刻蚀所述初始第一停止层前，对所述第一掩膜层的侧壁进行1次以上第一减薄刻蚀。
32.可选的，还包括：在刻蚀所述初始第一平坦层前，对所述第一停止层的侧壁进行1次以上第二减薄刻蚀。
33.可选的，所述初始第一停止层的材料包括无定型硅。
34.可选的，还包括：在形成所述初始第一停止层后，去除部分初始第一平坦层表面的初始第一停止层，以形成第一停止层；在形成所述第一停止层后，在所述第一停止层侧壁表面形成掩膜侧墙；在形成所述掩膜侧墙后，去除所述第一停止层；在去除所述第一停止层后，以所述掩膜侧墙为掩膜，刻蚀所述初始第一平坦层，直至暴露出所述待刻蚀层表面，以形成第一平坦层。
35.可选的，还包括：以所述第一平坦层为掩膜，刻蚀所述待刻蚀层。
36.可选的，所述初始第一停止层的材料包括无定型硅。
37.可选的，形成所述第一停止层的方法包括：去除部分初始第一停止层表面的初始
第一掩膜层，以形成第一掩膜层；在所述第一掩膜层的侧壁面形成第一侧墙；在形成所述第一侧墙后，去除所述第一掩膜层；在去除所述第一掩膜层后，以所述第一侧墙为掩膜，刻蚀所述初始第一停止层，直至暴露出所述初始第一平坦层表面。
38.可选的，形成所述第一掩膜层的方法包括：形成所述第二掩膜层后，在所述第二掩膜层的侧壁面形成第二侧墙；在形成所述第二侧墙后，去除所述第二掩膜层；在去除所述第二掩膜层后，以所述第二侧墙为掩膜，刻蚀所述初始第一掩膜层，直至暴露出所述初始第一停止层表面。
39.可选的，形成所述第二掩膜层的方法包括：在所述初始第一掩膜层表面形成第二掩膜材料层；在所述第二掩膜材料层表面形成光刻胶图形层，所述光刻胶图形层暴露出部分所述第二掩膜材料层表面；在所述光刻胶图形层侧壁形成第三侧墙；在形成所述第三侧墙后，去除所述光刻胶图形层；在去除所述光刻胶图形层后，以所述第三侧墙为掩膜，刻蚀所述第二掩膜材料层，直至暴露出所述初始第一掩膜层表面。
40.与现有技术相比，本发明的技术方案具有以下有益效果：
41.本发明技术方案提供的半导体结构中，所述初始第一平坦层用于修复待刻蚀层表面。所述初始第一掩膜层用于形成第一掩膜层，所述第二掩膜层和所述第一掩膜层用于转移光刻胶层的光刻图形，以提高光刻图形的稳定性。极紫外光作为光源的光刻工艺中，光刻胶层厚度较薄。由于所述第三厚度小于所述第一厚度，因此，在以光刻胶层为掩膜刻蚀第二掩膜层的材料层时，较薄的第二掩膜层的材料层能够在光刻胶层完全损耗前，形成第二掩膜层，实现极紫外光光刻工艺下的光刻图形的转移。由于所述第二厚度小于第一厚度，因此，一方面，在以第二掩膜层为掩膜刻蚀初始第一掩膜层时，较薄的初始第一掩膜层能够在第二掩膜层完全损耗前，形成第一掩膜层，实现第二掩膜层的图形的转移；另一方面，较厚的初始第一平坦层能够使所述半导体结构具有较高的平整度，在以所述初始第一平坦层、初始第一掩膜层和第二掩膜层转移光刻图形至所述待刻蚀层时，有利于提高转移过程中的图形精度。综上，通过所述半导体结构，在应对极紫外光的光刻工艺，以提高集成度的同时，能够增加光刻图形在转移过程中的图形精度，以改善半导体器件的性能。
42.进一步，由于所述半导体结构还包括位于所述初始第一平坦层和所述初始第一掩膜层之间的初始第一停止层，一方面，在刻蚀初始第一掩膜层时，初始第一停止层能够保护初始第一平坦层，减少初始第一平坦层受到刻蚀初始第一掩膜层的刻蚀工艺的影响，从而，能够提高转移至初始第一平坦层的光刻图形的精度；另一方面，当检测出转移至初始第一掩膜层的光刻图形精度较差时，在去除初始第一掩膜层并重新形成新的初始第一掩膜层时，通过初始第一停止层，能够减少去除初始第一掩膜层的工艺对初始第一平坦层的影响，从而改善半导体器件的性能。
43.进一步，由于初始第一停止层具有第四厚度，且所述第四厚度小于所述第二厚度，因此，厚度较小的初始第一停止层形成第一停止层，并且以所述第一停止层作为掩膜时，所述第一停止层的图形具有较小的深宽比，能够增加刻蚀初始第一平坦层的刻蚀工艺的工艺窗口，从而改善半导体器件的性能。
44.相应的，本发明技术方案提供的半导体结构的形成方法中，形成的所述初始第一平坦层用于修复待刻蚀层表面。形成的所述初始第一掩膜层用于后续形成第一掩膜层，所述第一掩膜层以及形成的所述第二掩膜层用于转移光刻胶层的光刻图形，以提高光刻图形
的稳定性。极紫外光作为光源的光刻工艺中，光刻胶层厚度较薄。由于所述第三厚度小于所述第一厚度，因此，在以光刻胶层为掩膜刻蚀第二掩膜层的材料层时，较薄的第二掩膜层的材料层能够在光刻胶层完全损耗前，形成第二掩膜层，实现极紫外光光刻工艺下的光刻图形的转移。由于所述第二厚度小于第一厚度，因此，一方面，在后续以第二掩膜层为掩膜刻蚀初始第一掩膜层时，较薄的初始第一掩膜层能够在第二掩膜层完全损耗前，形成第一掩膜层，实现第二掩膜层的图形的转移；另一方面，较厚的初始第一平坦层能够使所述半导体结构具有较高的平整度，在以所述初始第一平坦层、初始第一掩膜层和第二掩膜层转移光刻图形至所述待刻蚀层时，有利于提高转移过程中的图形精度。综上，通过所述半导体结构的形成方法，在应对极紫外光的光刻工艺，以提高集成度的同时，能够增加光刻图形在转移过程中的图形精度，以改善半导体器件的性能。
45.进一步，由于形成所述初始第一掩膜层的工艺包括沉积工艺，沉积工艺的工艺特点为形成材料层缺陷数量较少，并且所述缺陷数量受到材料层厚度的影响也较小，因此，采用所述沉积工艺，能够在形成厚度较小的初始第一掩膜层时，减少初始第一掩膜层中的缺陷，从而，提高后续以初始第一掩膜层形成的光刻图形的图形精度。
46.进一步，旋涂工艺具有较好的填充性能，由于形成所述初始第一平坦层的工艺包括旋涂工艺，因此，通过旋涂工艺能够更好的填补待刻蚀层上不平整的部分，从而，进一步提高初始第一平坦层的平整度。
47.进一步，由于对第一停止层的侧壁进行第二减薄刻蚀，因此，能够减小第一停止层的图形的关键尺寸，从而，能够在待刻蚀层形成关键尺寸更小的图形，以能够满足关键尺寸更小的设计需求，并且进一步提高半导体器件的集成度。
附图说明
48.图1至图2是一种半导体结构的形成方法各形成步骤的剖面结构示意图；
49.图3至图9是本发明实施例的半导体结构的形成方法各步骤的剖面结构示意图；
50.图10至图16是本发明另一实施例的半导体结构的形成方法各步骤的剖面结构示意图；
51.图17至图22是本发明又一实施例的半导体结构的形成方法各步骤的剖面结构示意图。
具体实施方式
52.如背景技术所述，半导体器件的性能仍然需要改善。现结合具体的实施例进行分析说明。
53.需要注意的是，本说明书中的“表面”，用于描述空间的相对位置关系，并不限定于是否直接接触。
54.图1至图2是一种半导体结构的形成方法各形成步骤的剖面结构示意图。
55.请参考图1，提供待刻蚀层10；采用旋涂工艺在所述待刻蚀层10表面形成初始平坦化层20；在所述初始平坦化层20表面形成掩膜材料层30；在所述掩膜材料层30表面形成光刻胶层40，所述光刻胶层40暴露出部分所述掩膜材料层30的表面。
56.形成所述光刻胶层40的方法包括：在所述掩膜材料层30表面形成光刻胶材料层
(未图示)；对所述光刻胶材料层进行曝光、显影工艺。其中，所述曝光工艺的光源为极紫外光。
57.请参考图2，以所述光刻胶层40为掩膜，刻蚀所述掩膜材料层30，直至暴露出初始平坦化层20表面，以形成掩膜层31；在形成掩膜层31后，去除所述光刻胶层40；在去除所述光刻胶层40后，以所述掩膜层31为掩膜，刻蚀所述初始平坦化层20，直至暴露出所述待刻蚀层10表面，以形成平坦化层21；在形成所述平坦化层21后，以所述平坦化层21为掩膜，刻蚀所述待刻蚀层10。
58.在上述实施例中，一方面，由于对光刻胶材料层进行曝光的光源为极紫外光，极紫外光的光波较短，因此，能够形成具有关键尺寸更小、集成度更高的光刻图形的光刻胶层40，从而，提高了半导体器件的集成度。另一方面，由于采用填充性能好的旋涂工艺形成初始平坦化层20，因此，能够提高半导体结构表面的平整度、改善待刻蚀层10的界面态。
59.为了满足极紫外光的光刻工艺需求，需要采用厚度m3(如图1所示)较小的光刻胶层40。为了避免较小的厚度m3引起过刻蚀问题，导致需要减小掩膜材料层30的厚度m2(如图1所示)以及初始平坦化层20的厚度m1(如图1所示)。
60.然而，由于采用旋涂工艺形成初始平坦化层20，受旋涂工艺的影响，形成的初始平坦化层20中的缺陷数量受到厚度m1的影响较大，即，受旋涂工艺的影响，减小厚度m1较小时，会导致增加初始平坦化层20中的缺陷，从而，导致后续形成的半导体器件性能较差。
61.为解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，通过在初始第一平坦层和第二掩膜层之间形成厚度较小的初始第一掩膜层，从而，不减少所述初始第一平坦层的厚度的同时，能够对应厚度较小的第二掩膜层，使得在提高半导体结构表面的平整度、改善待刻蚀层表面的界面态的同时，不仅能减少初始第一平坦层的缺陷，还能够满足极紫外光的光刻工艺需求。从而，改善了半导体器件的性能。
62.为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
63.图3至图9是本发明实施例的半导体结构的形成方法各步骤的剖面结构示意图。
64.请参考图3，提供待刻蚀层100。
65.所述待刻蚀层100的材料包括半导体材料。
66.在本实施例中，所述待刻蚀层100的材料包括硅。
67.在其他实施例中，所述待刻蚀层的材料包括碳化硅、硅锗、
ⅲ-ⅴ
族元素构成的多元半导体材料、绝缘体上硅(soi)或者绝缘体上锗。其中，
ⅲ-ⅴ
族元素构成的多元半导体材料包括inp、gaas、gap、inas、insb、ingaas或者ingaasp。
68.在本实施例中，所述待刻蚀层100内具有器件层(未图示)。所述器件层可以包括器件结构，例如，pmos晶体管或者nmos晶体管。所述器件层还可以包括与器件结构电连接的互连结构，以及包围所述器件结构与所述互连结构的绝缘层。
69.请参考图4，在所述待刻蚀层100上形成初始第一平坦层110。
70.所述初始第一平坦层110，一方面，用于修复所述待刻蚀层100表面，另一方面，为后续形成第一平坦层提供材料。
71.在垂直于所述待刻蚀层100表面的方向上，所述初始第一平坦层110具有第一厚度h1。
72.在本实施例中，形成所述初始第一平坦层110的工艺包括旋涂工艺。
73.采用旋涂工艺形成所述初始第一平坦层110的原因在于：旋涂工艺具有较好的填充性能，因此，通过旋涂工艺形成的初始第一平坦层110能够更好的填补待刻蚀层100上不平整的部分，从而，改善所述初始待刻蚀层100的界面态，并且使形成的初始第一平坦层110具有较高的平整度，以提高半导体结构的图形精度，改善半导体结构的性能。
74.在本实施例中，所述第一厚度h1的范围为150纳米～300纳米。
75.选择所述第一厚度h1的范围的原因在于：若所述第一厚度h1太大，一方面，会增加形成半导体结构的工艺时间以及材料成本。另一方面，后续刻蚀所述初始第一平坦层110以形成所述第一平坦层时，会导致所述第一平坦层的图形具有较大的深宽比，从而，刻蚀工艺的反应气体较难到达接近待刻蚀层100的初始第一平坦层的部分，不仅提高了刻蚀工艺的难度，同时，造成形成的第一平坦层形貌较差。由于采用旋涂工艺形成初始第一平坦层110，受旋涂工艺的影响，在初始第一平坦层110内的缺陷数量与所述第一厚度h1的大小相关，所述第一厚度h1越小，所述缺陷的数量越多，因此，若所述第一厚度h1太小，会造成初始第一平坦层110中的缺陷数量过多，从而，导致半导体器件的性能较差。因此，通过使所述第一厚度h1的范围为150纳米～300纳米，能够使形成半导体结构的工艺时间以及材料成本在合理的范围内，不仅如此，还能够减小后续刻蚀初始第一平坦层110的刻蚀工艺难度，并且，形成形貌较好的第一平坦层，同时，还能够减少初始第一平坦层110内的缺陷数量，提高半导体器件的性能。
76.在本实施例中，所述旋涂工艺的工艺参数包括：成膜温度在400摄氏度以下。所述成膜温度较高，因此，能够减少所述初始第一平坦层110在后续形成半导体结构的工艺中，受到的温度的影响，从而，提高了半导体结构的性能。
77.在本实施例中，所述初始第一平坦层110的材料包括含碳有机材料。
78.请参考图5，在所述初始第一平坦层110表面形成初始第一停止层120。
79.所述初始第一停止层120为后续形成第一停止层提供材料。
80.后续，在所述初始第一停止层表面形成初始第一掩膜层，所述初始第一停止层120用于作为后续刻蚀所述初始第一掩膜层的刻蚀停止层。
81.由于形成了所述初始第一停止层120，一方面，在刻蚀所述初始第一掩膜层时，初始第一停止层120能够保护所述初始第一平坦层110，减少所述初始第一平坦层110受到刻蚀所述初始第一掩膜层的刻蚀工艺的影响，从而，能够提高转移至所述初始第一平坦层110的光刻图形的精度；另一方面，当检测出转移至所述初始第一掩膜层的光刻图形精度较差时，在去除所述初始第一掩膜层并重新形成新的初始第一掩膜层时，通过初始第一停止层，能够减少去除初始第一掩膜层的工艺对所述初始第一平坦层110的影响，从而改善半导体器件的性能，并且，去除所述初始第一掩膜层时，无需去除所述初始第一平坦层110，简化了半导体结构的形成工艺，减少了半导体结构的形成时间，提高了制造半导体结构的效率。
82.在本实施例中，所述初始第一停止层120的材料包括金属氧化物。
83.由于后续刻蚀所述初始第一掩膜层的刻蚀工艺，对所述初始第一掩膜层的材料和所述初始第一停止层120的材料具有较大的选择刻蚀比，因此，能够减小刻蚀所述初始第一掩膜层的刻蚀工艺对所述初始第一停止层120的影响，进一步提高转移的光刻图形的精度。
84.在本实施例中，在垂直于所述待刻蚀层100表面的方向上，所述初始第一停止层
120具有第四厚度h4。
85.在本实施例中，所述第四厚度h4的范围为
86.选择所述第四厚度h4的范围的原因在于，若所述第四厚度h4太大，则导致增加形成半导体结构的工艺时间和材料成本，并且，当所述第一停止层作为掩膜时，掩膜图形具有较大的深宽比，减小了刻蚀初始第一平坦层110的刻蚀工艺的工艺窗口；若所述第四厚度h4太小，则所述初始第一停止层120作为刻蚀停止层的功能受到影响。因此，采用上述第四厚度h4范围的初始第一停止层120，能在确保作为刻蚀停止层的功能的同时，使作为掩膜的第一停止层的图形具有较小的深宽比，从而，增加刻蚀初始第一平坦层110的刻蚀工艺的工艺窗口，改善半导体器件的性能，并且，能够减小半导体结构的厚度，以及减少形成半导体结构的工艺时间和材料成本。
87.在其他实施例中，不形成所述初始第一停止层。
88.请参考图6，在所述初始第一平坦层110上形成初始第一掩膜层130。
89.具体而言，在本实施例中，在所述初始第一平坦层110上形成初始第一掩膜层130是指，在所述初始第一停止层120表面形成所述初始第一掩膜层130。
90.在其他实施例中，由于不形成初始第一停止层，因此，在初始第一平坦层表面形成初始第一掩膜层。
91.所述初始第一掩膜层130为后续形成第一掩膜层提供材料。
92.在本实施例中，在垂直于所述待刻蚀层100表面的方向上，所述初始第一掩膜层130具有第二厚度h2，所述第二厚度h2小于所述第一厚度h1，并且所述第四厚度h4小于所述第二厚度h2。
93.由于所述第二厚度h2小于第一厚度h1，因此，一方面，在后续形成第二掩膜层，并且以所述第二掩膜层为掩膜刻蚀所述初始第一掩膜层130时，较薄的初始第一掩膜层130能够在所述第二掩膜层完全损耗前，形成所述第一掩膜层，实现所述第二掩膜层的图形的转移；另一方面，较厚的初始第一平坦层110能够使所述半导体结构具有较高的平整度，在以所述初始第一平坦层110、初始第一掩膜层130和第二掩膜层转移光刻图形至所述待刻蚀层100时，有利于提高转移过程中的图形精度。
94.由于所述第四厚度h4小于所述第二厚度h2，因此，所述第一停止层厚度较小，当所述第一停止层作为掩膜时，所述第一停止层的图形具有较小的深宽比，能够增加刻蚀初始第一平坦层110的刻蚀工艺的工艺窗口，从而改善半导体器件的性能。
95.在本实施例中，所述第二厚度h2的范围为30纳米～100纳米。
96.选择所述第二厚度h2的范围的原因在于，若所述第二厚度h2太大，无法在所述第二掩膜层完全损耗前，形成所述第一掩膜层，实现所述第二掩膜层的图形的转移，若所述第二厚度h2太小，则增加了形成初始第一掩膜层的工艺难度，因此，选择所述第二厚度h2，一方面能够实现极紫外光工艺下的光刻图形转移，同时，减少了形成初始第一掩膜层的工艺难度。
97.在本实施例中，形成所述初始第一掩膜层130的工艺包括沉积工艺。
98.采用沉积工艺形成所述第一掩膜层130的原因在于，沉积工艺的工艺特点为形成材料层缺陷数量较少，并且所述缺陷数量受到材料层厚度的影响也较小。因此，通过采用所述沉积工艺形成所述初始第一掩膜层130，能够在形成具有较小的第二厚度h2的所述初始
第一掩膜层130，以应对极紫外光工艺下的光刻图形转移，同时，还能够减小所述初始第一掩膜层130内的缺陷数量，从而，提高第一掩膜层的图形精度。
99.在本实施例中，所述沉积工艺包括化学气相沉积工艺或原子层沉积工艺。
100.在本实施例中，所述初始第一掩膜层130的材料包括含碳有机材料。
101.请参考图7，在所述初始第一掩膜层130表面形成第二掩膜层140，所述第二掩膜层140暴露出部分所述初始第一掩膜层130表面。
102.所述第二掩膜层140和所述第一掩膜层用于转移光刻胶层的光刻图形，以提高光刻图形的稳定性。
103.在本实施例中，在垂直于所述待刻蚀层100表面的方向上，所述第二掩膜层140具有第三厚度h3，且所述第三厚度h3小于所述第一厚度h1。
104.在极紫外光作为光源的光刻工艺中，光刻胶层厚度较薄。由于所述第三厚度h3小于所述第一厚度h1，因此，在以光刻胶层为掩膜刻蚀第二掩膜层140的材料层时，较薄的第二掩膜层140的材料层能够在光刻胶层完全损耗前，形成第二掩膜层140，实现极紫外光光刻工艺下的光刻图形的转移。
105.在本实施例中，所述第三厚度h3在12纳米以上。
106.在本实施例中，所述第二掩膜层140的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。
107.在本实施例中，形成所述第二掩膜层140的方法包括：在所述初始第一掩膜层130表面形成第二掩膜材料层(未图示)；在所述第二掩膜材料层表面形成光刻胶图形层(未图示)，所述光刻胶图形层暴露出部分所述第二掩膜材料层表面；以所述光刻胶图形层为掩膜，刻蚀所述第二掩膜材料层，直至暴露出所述初始第一掩膜层130表面。
108.刻蚀所述第二掩膜材料层的工艺包括干法刻蚀工艺或者湿法刻蚀工艺。
109.在本实施例中，刻蚀所述第二掩膜材料层的工艺包括干法刻蚀工艺。
110.在本实施例中，在形成所述第二掩膜层140后，并且在后续刻蚀所述初始第一掩膜层130之前，去除所述光刻胶图形层。
111.后续，所述半导体结构的形成方法还包括：形成第一平坦层，并且以所述第一平坦层为掩膜，刻蚀所述待刻蚀层。具体形成所述第一平坦层，并刻蚀所述待刻蚀层的步骤请参考图8和图9。
112.请参考图8，在形成所述第二掩膜层140后，以所述第二掩膜层140为掩膜，刻蚀所述初始第一掩膜层130，直至暴露出所述初始第一停止层120表面，以形成第一掩膜层131；以所述第一掩膜层131为掩膜，刻蚀所述初始第一停止层120，直至暴露出所述初始第一平坦层110表面，以形成第一停止层121。
113.在其他实施例中，由于不形成第一停止层，因此，形成第一掩膜层的方法包括：以第二掩膜层为掩膜，刻蚀初始第一掩膜层，直至暴露出所述第一平坦层表面。
114.刻蚀所述初始第一掩膜层130的工艺包括干法刻蚀工艺或者湿法刻蚀工艺。
115.在本实施例中，刻蚀所述初始第一掩膜层130的工艺包括干法刻蚀工艺。
116.刻蚀所述初始第一停止层120的工艺包括干法刻蚀工艺或者湿法刻蚀工艺。
117.在本实施例中，刻蚀所述初始第一停止层120的工艺包括干法刻蚀工艺。
118.在本实施例中，形成第一停止层121后，并且在后续刻蚀所述初始第一平坦层110
之前，去除所述第一掩膜层131。
119.在其他实施例中，形成第一停止层后，并且在后续刻蚀所述初始第一平坦层之前，不去除所述第一掩膜层。
120.请参考图9，以所述第一停止层121为掩膜，刻蚀所述初始第一平坦层110，直至暴露出所述待刻蚀层100表面，以形成第一平坦层111；以所述第一平坦层111为掩膜，刻蚀所述待刻蚀层100。
121.在其他实施例中，由于不形成第一停止层，或者，在形成第一停止层后，并且在刻蚀初始第一平坦层之前，不去除第一掩膜层，因此，形成第一平坦层的方法包括：在形成第二掩膜层后，以第一掩膜层为掩膜，刻蚀初始第一平坦层，直至暴露出待刻蚀层表面。
122.综上，通过所述半导体结构的形成方法，在应对极紫外光的光刻工艺，以提高集成度的同时，能够增加光刻图形在转移过程中的图形精度，以改善半导体器件的性能。
123.相应的，本发明实施例还提供一种上述形成方法所形成的半导体结构，请参考图7，包括：待刻蚀层100；位于所述待刻蚀层100上的初始第一平坦层110；位于所述初始第一平坦层110上的初始第一掩膜层130；位于所述初始第一掩膜层130上的第二掩膜层140，所述第二掩膜层140暴露出部分所述初始第一掩膜层130表面。
124.所述初始第一平坦层110用于修复所述待刻蚀层100表面，并且为形成第一平坦层提供材料。
125.所述初始第一掩膜层130用于形成第一掩膜层。
126.所述第二掩膜层140和所述第一掩膜层用于转移光刻胶层的光刻图形，以提高光刻图形的稳定性。
127.在垂直于所述待刻蚀层100表面的方向上，所述初始第一平坦层110具有第一厚度h1，所述初始第一掩膜层130具有第二厚度h2，所述第二掩膜层140具有第三厚度h3，且所述第二厚度h2小于所述第一厚度h1，所述第三厚度h3小于所述第一厚度h1。
128.由于所述第二厚度h2小于第一厚度h1，因此，一方面，以所述第二掩膜层140为掩膜刻蚀所述初始第一掩膜层130，以形成第一掩膜层时，较薄的初始第一掩膜层130能够在所述第二掩膜层140完全损耗前，形成第一掩膜层，实现所述第二掩膜层140的图形的转移；另一方面，较厚的初始第一平坦层110能够使所述半导体结构具有较高的平整度，在以所述初始第一平坦层110、初始第一掩膜层130和第二掩膜层140转移光刻图形至所述待刻蚀层100时，有利于提高转移过程中的图形精度。
129.在极紫外光作为光源的光刻工艺中，光刻胶层厚度较薄。由于所述第三厚度h3小于所述第一厚度h1，因此，在以光刻胶层为掩膜刻蚀第二掩膜层140的材料层时，较薄的第二掩膜层140的材料层能够在光刻胶层完全损耗前，形成第二掩膜层140，实现极紫外光光刻工艺下的光刻图形的转移。
130.综上，通过所述半导体结构，在应对极紫外光的光刻工艺，以提高集成度的同时，能够增加光刻图形在转移过程中的图形精度，以改善半导体器件的性能。
131.所述待刻蚀层100的材料包括半导体材料。
132.在本实施例中，所述待刻蚀层100的材料包括硅。
133.在其他实施例中，所述待刻蚀层的材料包括碳化硅、硅锗、
ⅲ-ⅴ
族元素构成的多元半导体材料、绝缘体上硅(soi)或者绝缘体上锗。其中，
ⅲ-ⅴ
族元素构成的多元半导体材
料包括inp、gaas、gap、inas、insb、ingaas或者ingaasp。
134.在本实施例中，所述待刻蚀层100内具有器件层(未图示)。所述器件层可以包括器件结构，例如，pmos晶体管或者nmos晶体管。所述器件层还可以包括与器件结构电连接的互连结构，以及包围所述器件结构与所述互连结构的绝缘层。
135.在本实施例中，所述第一厚度h1的范围为150纳米～300纳米。
136.选择所述第一厚度h1的范围的原因在于：若所述第一厚度h1太大，一方面，会增加形成半导体结构的工艺时间以及材料成本。另一方面，在刻蚀所述初始第一平坦层110以形成第一平坦层时，会导致所述第一平坦层的图形具有较大的深宽比，从而，刻蚀工艺的反应气体较难到达接近待刻蚀层100的初始第一平坦层的部分，不仅提高了刻蚀工艺的难度，同时，造成形成的第一平坦层形貌较差。不仅如此，当采用旋涂工艺形成初始第一平坦层110时，受旋涂工艺的影响，在初始第一平坦层110内的缺陷数量与所述第一厚度h1的大小相关，所述第一厚度h1越小，所述缺陷的数量越多，因此，若所述第一厚度h1太小，会造成初始第一平坦层110中的缺陷数量过多，从而，导致半导体器件的性能较差。因此，通过使所述第一厚度h1的范围为150纳米～300纳米，能够使形成半导体结构的工艺时间以及材料成本在合理的范围内，同时，还能够减小刻蚀初始第一平坦层110的刻蚀工艺难度，并且，形成形貌较好的第一平坦层，以及减少初始第一平坦层110内的缺陷数量，提高半导体器件的性能。
137.在本实施例中，所述第二厚度h2的范围为30纳米～100纳米。
138.选择所述第二厚度h2的范围的原因在于，若所述第二厚度h2太大，无法在所述第二掩膜层140完全损耗前，形成第一掩膜层，实现所述第二掩膜层140的图形的转移，若所述第二厚度h2太小，则增加了形成初始第一掩膜层130的工艺难度，因此，选择所述第二厚度h2，一方面能够实现极紫外光工艺下的光刻图形转移，同时，减少了形成初始第一掩膜层130的工艺难度。
139.在本实施例中，所述第三厚度h3在12纳米以上。
140.在本实施例中，所述初始第一平坦层110的材料包括含碳有机材料。
141.在本实施例中，所述初始第一掩膜层130的材料包括含碳有机材料。
142.在本实施例中，所述第二掩膜层140的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。
143.在本实施例中，所述半导体结构还包括：位于所述初始第一平坦层110和所述初始第一掩膜层130之间的初始第一停止层120。
144.所述初始第一停止层120为形成第一停止层提供材料，并且，所述初始第一停止层120用于作为刻蚀所述初始第一掩膜层130时的刻蚀停止层。
145.由于所述半导体结构还包括所述初始第一停止层120，一方面，在刻蚀所述初始第一掩膜层130时，初始第一停止层120能够保护所述初始第一平坦层110，减少所述初始第一平坦层110受到刻蚀所述初始第一掩膜层130的刻蚀工艺的影响，从而，能够提高转移至所述初始第一平坦层110的光刻图形的精度；另一方面，当检测出转移至所述初始第一掩膜层130的光刻图形精度较差时，在去除所述初始第一掩膜层130并重新形成新的初始第一掩膜层时，通过初始第一停止层120，能够减少去除初始第一掩膜层130的工艺对所述初始第一平坦层110的影响，从而改善半导体器件的性能，并且，去除所述初始第一掩膜层130时，无需去除所述初始第一平坦层110，简化了半导体结构的形成工艺，减少了半导体结构的形成
时间，提高了制造半导体结构的效率。
146.在其他实施例中，所述半导体结构不包括所述初始第一停止层。
147.在本实施例中，所述初始第一停止层120的材料包括金属氧化物。
148.由于刻蚀所述初始第一掩膜层130，以形成第一掩膜层的刻蚀工艺，对所述初始第一掩膜层130的材料和所述初始第一停止层120的材料具有较大的选择刻蚀比，因此，能够减小刻蚀所述初始第一掩膜层130的刻蚀工艺对所述初始第一停止层120的影响，进一步提高转移的光刻图形的精度。
149.在本实施例中，在垂直于所述待刻蚀层100表面的方向上，所述初始第一停止层120具有第四厚度h4，并且所述第四厚度h4小于所述第二厚度h2。
150.由于所述第四厚度h4小于所述第二厚度h2，因此，以初始第一停止层120形成的第一停止层厚度较小，当所述第一停止层作为掩膜时，所述第一停止层的图形具有较小的深宽比，能够增加刻蚀初始第一平坦层110的刻蚀工艺的工艺窗口，从而改善半导体器件的性能。
151.在本实施例中，所述第四厚度h4的范围为
152.选择所述第四厚度h4的范围的原因在于，若所述第四厚度h4太大，则导致增加形成半导体结构的工艺时间和材料成本，并且，当所述第一停止层作为掩膜时，掩膜图形具有较大的深宽比，减小了刻蚀初始第一平坦层110的刻蚀工艺的工艺窗口；若所述第四厚度h4太小，则所述初始第一停止层120作为刻蚀停止层的功能受到影响。因此，采用上述第四厚度h4范围的初始第一停止层120，能在确保作为刻蚀停止层的功能的同时，使作为掩膜的第一停止层的图形具有较小的深宽比，从而，增加刻蚀初始第一平坦层110的刻蚀工艺的工艺窗口，改善半导体器件的性能，并且，能够减小半导体结构的厚度，以及减少形成半导体结构的工艺时间和材料成本。
153.图10至图16是本发明另一实施例的半导体结构的形成方法各步骤的剖面结构示意图。
154.请参考图10，提供待刻蚀层200。
155.所述待刻蚀层200的材料包括半导体材料。
156.在本实施例中，所述待刻蚀层200的材料包括硅。
157.在其他实施例中，所述待刻蚀层的材料包括碳化硅、硅锗、
ⅲ-ⅴ
族元素构成的多元半导体材料、绝缘体上硅(soi)或者绝缘体上锗。其中，
ⅲ-ⅴ
族元素构成的多元半导体材料包括inp、gaas、gap、inas、insb、ingaas或者ingaasp。
158.在本实施例中，所述待刻蚀层200内具有器件层(未图示)。所述器件层可以包括器件结构，例如，pmos晶体管或者nmos晶体管。所述器件层还可以包括与器件结构电连接的互连结构，以及包围所述器件结构与所述互连结构的绝缘层。
159.请参考图11，在所述待刻蚀层200上形成初始第一平坦层210。
160.所述初始第一平坦层210，一方面，用于修复所述待刻蚀层200表面，另一方面，为后续形成第一平坦层提供材料。
161.在垂直于所述待刻蚀层200表面的方向上，所述初始第一平坦层210具有第一厚度t1。
162.在本实施例中，形成所述初始第一平坦层210的工艺包括旋涂工艺。
163.采用旋涂工艺形成所述初始第一平坦层210的原因在于：旋涂工艺具有较好的填充性能，因此，通过旋涂工艺形成的初始第一平坦层210能够更好的填补待刻蚀层200上不平整的部分，从而，改善所述初始待刻蚀层200的界面态，并且使形成的初始第一平坦层210具有较高的平整度，以提高半导体结构的图形精度，改善半导体结构的性能。
164.在本实施例中，所述第一厚度t1的范围为150纳米～300纳米。
165.选择所述第一厚度t1的范围的原因在于：若所述第一厚度t1太大，一方面，会增加形成半导体结构的工艺时间以及材料成本。另一方面，后续刻蚀所述初始第一平坦层210以形成所述第一平坦层时，会导致所述第一平坦层的图形具有较大的深宽比，从而，刻蚀工艺的反应气体较难到达接近待刻蚀层200的初始第一平坦层的部分，不仅提高了刻蚀工艺的难度，同时，造成形成的第一平坦层形貌较差。由于采用旋涂工艺形成初始第一平坦层210，受旋涂工艺的影响，在初始第一平坦层210内的缺陷数量与所述第一厚度t1的大小相关，所述第一厚度t1越小，所述缺陷的数量越多，因此，若所述第一厚度t1太小，会造成初始第一平坦层210中的缺陷数量过多，从而，导致半导体器件的性能较差。因此，通过使所述第一厚度t1的范围为150纳米～300纳米，能够使形成半导体结构的工艺时间以及材料成本在合理的范围内，不仅如此，还能够减小后续刻蚀初始第一平坦层210的刻蚀工艺难度，并且，形成形貌较好的第一平坦层，同时，还能够减少初始第一平坦层210内的缺陷数量，提高半导体器件的性能。
166.在本实施例中，所述旋涂工艺的工艺参数包括：成膜温度在400摄氏度以下。所述成膜温度较高，因此，能够减少所述初始第一平坦层210在后续形成半导体结构的工艺中，受到的温度的影响，从而，提高了半导体结构的性能。
167.在本实施例中，所述初始第一平坦层210的材料包括含碳有机材料。
168.请参考图12，在所述初始第一平坦层210表面形成初始第一停止层220。
169.所述初始第一停止层220为后续形成第一停止层提供材料。
170.后续，在所述初始第一停止层表面形成初始第一掩膜层，所述初始第一停止层220用于作为后续刻蚀所述初始第一掩膜层的刻蚀停止层。
171.由于形成了所述初始第一停止层220，一方面，在刻蚀所述初始第一掩膜层时，初始第一停止层220能够保护所述初始第一平坦层210，减少所述初始第一平坦层210受到刻蚀所述初始第一掩膜层的刻蚀工艺的影响，从而，能够提高转移至所述初始第一平坦层210的光刻图形的精度；另一方面，当检测出转移至所述初始第一掩膜层的光刻图形精度较差时，在去除所述初始第一掩膜层并重新形成新的初始第一掩膜层时，通过初始第一停止层，能够减少去除初始第一掩膜层的工艺对所述初始第一平坦层210的影响，从而改善半导体器件的性能，并且，去除所述初始第一掩膜层时，无需去除所述初始第一平坦层210，简化了半导体结构的形成工艺，减少了半导体结构的形成时间，提高了制造半导体结构的效率。
172.在本实施例中，所述初始第一停止层220的材料包括无定型硅。
173.选择无定形硅的原因在于：当在后续对以初始第一停止层220形成的第一停止层的侧壁进行减薄刻蚀时，能够采用较为简单且工艺窗口较大的制造工艺，从而，更好的形成关键尺寸较小的图形。当在后续将所述第一停止层作为牺牲层，并在所述第一停止层的侧壁面形成侧墙时，刻蚀侧墙的材料层的刻蚀工艺所采用的刻蚀剂，或者，去除第一停止层的刻蚀工艺所采用的刻蚀剂，对第一停止层的材料和侧墙的材料具有较高的选择刻蚀比，从
而减少刻蚀工艺对第一停止层或侧墙的影响，提高半导体结构的图形形貌。
174.在本实施例中，在垂直于所述待刻蚀层200表面的方向上，所述初始第一停止层220具有第四厚度t4。
175.在本实施例中，所述第四厚度t4的范围为5纳米～10纳米。
176.选择所述第四厚度t4的范围的原因在于，若所述第四厚度t4太大，则导致增加形成半导体结构的工艺时间和材料成本，并且，当所述第一停止层作为掩膜时，掩膜图形具有较大的深宽比，减小了刻蚀初始第一平坦层210的刻蚀工艺的工艺窗口。若所述第四厚度t4太小，一方面，所述初始第一停止层220作为刻蚀停止层的功能受到影响，另一方面，以所述第一停止层为掩膜刻蚀初始第一平坦层210，以形成第一平坦层时，容易在形成第一平坦层前，将所述第一停止层损耗完，从而无法实现第一停止层的图形的转移。因此，采用上述第四厚度t4范围的初始第一停止层220，一方面，不仅能确保作为刻蚀停止层的功能，并且，实现第一停止层的图形的转移，另一方面，能够使作为掩膜的第一停止层的图形具有较小的深宽比，从而，增加刻蚀初始第一平坦层210的刻蚀工艺的工艺窗口，改善半导体器件的性能，并且，能够减小半导体结构的厚度，以及减少形成半导体结构的工艺时间和材料成本。除此以外，当后续对第一停止层的侧壁进行第二减薄刻蚀时，所述第四厚度t4的范围，还能够为第二减薄刻蚀后的第一停止层具有合适的厚度提供减薄刻蚀的余地。
177.请参考图13，在所述初始第一平坦层210上形成初始第一掩膜层230。
178.具体而言，在本实施例中，在所述初始第一平坦层210上形成初始第一掩膜层230是指，在所述初始第一停止层220表面形成所述初始第一掩膜层230。
179.所述初始第一掩膜层230为后续形成第一掩膜层提供材料。
180.在本实施例中，在垂直于所述待刻蚀层200表面的方向上，所述初始第一掩膜层230具有第二厚度t2，所述第二厚度t2小于所述第一厚度t1，并且所述第四厚度t4小于所述第二厚度t2。
181.由于所述第二厚度t2小于第一厚度t1，因此，一方面，在后续形成第二掩膜层，并且以所述第二掩膜层为掩膜刻蚀所述初始第一掩膜层230时，较薄的初始第一掩膜层230能够在所述第二掩膜层完全损耗前，形成所述第一掩膜层，实现所述第二掩膜层的图形的转移；另一方面，较厚的初始第一平坦层210能够使所述半导体结构具有较高的平整度，在以所述初始第一平坦层210、初始第一掩膜层230和第二掩膜层转移光刻图形至所述待刻蚀层200时，有利于提高转移过程中的图形精度。
182.由于所述第四厚度t4小于所述第二厚度t2，因此，所述第一停止层厚度较小，当所述第一停止层作为掩膜时，所述第一停止层的图形具有较小的深宽比，能够增加刻蚀初始第一平坦层210的刻蚀工艺的工艺窗口，从而改善半导体器件的性能。
183.在本实施例中，所述第二厚度t2的范围为30纳米～100纳米。
184.选择所述第二厚度t2的范围的原因在于，若所述第二厚度t2太大，无法在所述第二掩膜层完全损耗前，形成所述第一掩膜层，实现所述第二掩膜层的图形的转移，若所述第二厚度t2太小，则增加了形成初始第一掩膜层的工艺难度，因此，选择所述第二厚度t2，一方面能够实现极紫外光工艺下的光刻图形转移，同时，减少了形成初始第一掩膜层的工艺难度。
185.在本实施例中，形成所述初始第一掩膜层230的工艺包括沉积工艺。
186.采用沉积工艺形成所述第一掩膜层230的原因在于，沉积工艺的工艺特点为形成材料层缺陷数量较少，并且所述缺陷数量受到材料层厚度的影响也较小。因此，通过采用所述沉积工艺形成所述初始第一掩膜层230，能够在形成具有较小的第二厚度t2的所述初始第一掩膜层230，以应对极紫外光工艺下的光刻图形转移，同时，还能够减小所述初始第一掩膜层230内的缺陷数量，从而，提高第一掩膜层的图形精度。
187.在本实施例中，所述沉积工艺包括化学气相沉积工艺或原子层沉积工艺。
188.在本实施例中，所述初始第一掩膜层230的材料包括含碳有机材料。
189.请参考图14，在所述初始第一掩膜层230表面形成第二掩膜层240，所述第二掩膜层240暴露出部分所述初始第一掩膜层230表面。
190.所述第二掩膜层240和所述第一掩膜层用于转移光刻胶层的光刻图形，以提高光刻图形的稳定性。
191.在本实施例中，在垂直于所述待刻蚀层200表面的方向上，所述第二掩膜层240具有第三厚度t3，且所述第三厚度t3小于所述第一厚度t1。
192.在极紫外光作为光源的光刻工艺中，光刻胶层厚度较薄。由于所述第三厚度t3小于所述第一厚度t1，因此，在以光刻胶层为掩膜刻蚀第二掩膜层240的材料层时，较薄的第二掩膜层240的材料层能够在光刻胶层完全损耗前，形成第二掩膜层240，实现极紫外光光刻工艺下的光刻图形的转移。
193.在本实施例中，所述第三厚度t3在12纳米以上。
194.在本实施例中，所述第二掩膜层240的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。
195.在本实施例中，形成所述第二掩膜层240的方法包括：在所述初始第一掩膜层230表面形成第二掩膜材料层(未图示)；在所述第二掩膜材料层表面形成光刻胶图形层(未图示)，所述光刻胶图形层暴露出部分所述第二掩膜材料层表面；以所述光刻胶图形层为掩膜，刻蚀所述第二掩膜材料层，直至暴露出所述初始第一掩膜层230表面。
196.刻蚀所述第二掩膜材料层的工艺包括干法刻蚀工艺或者湿法刻蚀工艺。
197.在本实施例中，刻蚀所述第二掩膜材料层的工艺包括干法刻蚀工艺。
198.在其他实施例中，形成第二掩膜层的方法包括：在所述初始第一掩膜层表面形成第二掩膜材料层；在所述第二掩膜材料层表面形成光刻胶图形层，所述光刻胶图形层暴露出部分所述第二掩膜材料层表面；在所述光刻胶图形层侧壁形成第三侧墙；在形成所述第三侧墙后，去除所述光刻胶图形层；在去除所述光刻胶图形层后，以所述第三侧墙为掩膜，刻蚀所述第二掩膜材料层，直至暴露出所述初始第一掩膜层表面。
199.在本实施例中，在形成所述第二掩膜层240后，并且在后续刻蚀所述初始第一掩膜层230之前，去除所述光刻胶图形层。
200.后续，所述半导体结构的形成方法还包括：形成第一平坦层，并且以所述第一平坦层为掩膜，刻蚀所述待刻蚀层。具体形成所述第一平坦层，并刻蚀所述待刻蚀层的步骤请参考图15和图16。
201.请参考图15，在形成所述第二掩膜层240后，以所述第二掩膜层240为掩膜，刻蚀所述初始第一掩膜层230，直至暴露出所述初始第一停止层220表面，以形成第一掩膜层231；以所述第一掩膜层231为掩膜，刻蚀所述初始第一停止层220，直至暴露出所述初始第一平
坦层210表面，以形成第一停止层221。
202.刻蚀所述初始第一停止层220的工艺包括干法刻蚀工艺或者湿法刻蚀工艺。
203.在本实施例中，刻蚀所述初始第一停止层220的工艺包括干法刻蚀工艺。
204.刻蚀所述初始第一掩膜层230的工艺包括干法刻蚀工艺或者湿法刻蚀工艺。
205.在本实施例中，刻蚀所述初始第一掩膜层230的工艺包括干法刻蚀工艺。
206.在本实施例中，在刻蚀所述初始第一停止层220前，对所述第一掩膜层231的侧壁进行1次以上第一减薄刻蚀。
207.由于对所述第一掩膜层231的侧壁进行1次以上第一减薄刻蚀，因此，能够减小所述第一掩膜层231的图形的关键尺寸，从而，能够在待刻蚀层形成关键尺寸更小的图形，以能够满足关键尺寸更小的设计需求，并且进一步提高半导体器件的集成度。
208.在本实施例中，对所述第一掩膜层231的侧壁进行1次所述第一减薄刻蚀的方法包括：对所述第一掩膜层231进行第一改性处理，将所述第一掩膜层231的侧壁表面转化为第一待去除层；刻蚀所述第一待去除层，直至去除所述第一待去除层。
209.在本实施例中，所述第一改性处理的工艺包括热氧化工艺。
210.刻蚀所述第一待去除层的工艺包括干法刻蚀工艺或者湿法刻蚀工艺。
211.在本实施例中，刻蚀所述第一待去除层的工艺包括干法刻蚀工艺。
212.在其他实施例中，不进行所述第一减薄刻蚀处理。
213.在本实施例中，形成第一停止层221后，并且在后续刻蚀所述初始第一平坦层210之前，去除所述第一掩膜层231。
214.请参考图16，以所述第一停止层221为掩膜，刻蚀所述初始第一平坦层210，直至暴露出所述待刻蚀层200表面，以形成第一平坦层211；以所述第一平坦层211为掩膜，刻蚀所述待刻蚀层200。
215.在本实施例中，在刻蚀所述初始第一平坦层210前，对所述第一停止层221的侧壁进行1次以上第二减薄刻蚀。
216.由于对所述第一停止层221的侧壁进行1次以上第二减薄刻蚀，因此，能够减小所述第一停止层221的图形的关键尺寸，从而，能够在待刻蚀层形成关键尺寸更小的图形，以能够满足关键尺寸更小的设计需求，并且进一步提高半导体器件的集成度。
217.在本实施例中，对所述第一停止层221的侧壁进行1次所述第二减薄刻蚀的方法包括：对所述第一停止层221进行第二改性处理，将所述第一停止层221的侧壁表面转化为第二待去除层；刻蚀所述第二待去除层，直至去除所述第二待去除层。
218.在本实施例中，所述第二改性处理的工艺包括热氧化工艺。
219.刻蚀所述第二待去除层的工艺包括干法刻蚀工艺或者湿法刻蚀工艺。
220.在本实施例中，刻蚀所述第二待去除层的工艺包括干法刻蚀工艺。
221.相应的，本发明另一实施例还提供一种上述形成方法所形成的半导体结构，请参考图14，包括：待刻蚀层200；位于所述待刻蚀层200上的初始第一平坦层210；位于所述初始第一平坦层210上的初始第一掩膜层230；位于所述初始第一掩膜层230上的第二掩膜层240，所述第二掩膜层240暴露出部分所述初始第一掩膜层230表面。
222.所述初始第一平坦层210用于修复所述待刻蚀层200表面，并且为形成第一平坦层提供材料。
223.所述初始第一掩膜层230用于形成第一掩膜层。
224.所述第二掩膜层240和所述第一掩膜层用于转移光刻胶层的光刻图形，以提高光刻图形的稳定性。
225.在垂直于所述待刻蚀层200表面的方向上，所述初始第一平坦层210具有第一厚度t1，所述初始第一掩膜层230具有第二厚度t2，所述第二掩膜层240具有第三厚度t3，且所述第二厚度t2小于所述第一厚度t1，所述第三厚度t3小于所述第一厚度t1。
226.由于所述第二厚度t2小于第一厚度t1，因此，一方面，以所述第二掩膜层240为掩膜刻蚀所述初始第一掩膜层230，以形成第一掩膜层时，较薄的初始第一掩膜层230能够在所述第二掩膜层240完全损耗前，形成第一掩膜层，实现所述第二掩膜层240的图形的转移；另一方面，较厚的初始第一平坦层210能够使所述半导体结构具有较高的平整度，在以所述初始第一平坦层210、初始第一掩膜层230和第二掩膜层240转移光刻图形至所述待刻蚀层200时，有利于提高转移过程中的图形精度。
227.在极紫外光作为光源的光刻工艺中，光刻胶层厚度较薄。由于所述第三厚度t3小于所述第一厚度t1，因此，在以光刻胶层为掩膜刻蚀第二掩膜层240的材料层时，较薄的第二掩膜层240的材料层能够在光刻胶层完全损耗前，形成第二掩膜层240，实现极紫外光光刻工艺下的光刻图形的转移。
228.综上，通过所述半导体结构，在应对极紫外光的光刻工艺，以提高集成度的同时，能够增加光刻图形在转移过程中的图形精度，以改善半导体器件的性能。
229.所述待刻蚀层200的材料包括半导体材料。
230.在本实施例中，所述待刻蚀层200的材料包括硅。
231.在其他实施例中，所述待刻蚀层的材料包括碳化硅、硅锗、
ⅲ-ⅴ
族元素构成的多元半导体材料、绝缘体上硅(soi)或者绝缘体上锗。其中，
ⅲ-ⅴ
族元素构成的多元半导体材料包括inp、gaas、gap、inas、insb、ingaas或者ingaasp。
232.在本实施例中，所述待刻蚀层200内具有器件层(未图示)。所述器件层可以包括器件结构，例如，pmos晶体管或者nmos晶体管。所述器件层还可以包括与器件结构电连接的互连结构，以及包围所述器件结构与所述互连结构的绝缘层。
233.在本实施例中，所述第一厚度t1的范围为150纳米～300纳米。
234.选择所述第一厚度t1的范围的原因在于：若所述第一厚度t1太大，一方面，会增加形成半导体结构的工艺时间以及材料成本。另一方面，在刻蚀所述初始第一平坦层210以形成第一平坦层时，会导致所述第一平坦层的图形具有较大的深宽比，从而，刻蚀工艺的反应气体较难到达接近待刻蚀层200的初始第一平坦层的部分，不仅提高了刻蚀工艺的难度，同时，造成形成的第一平坦层形貌较差。不仅如此，当采用旋涂工艺形成初始第一平坦层210时，受旋涂工艺的影响，在初始第一平坦层210内的缺陷数量与所述第一厚度t1的大小相关，所述第一厚度t1越小，所述缺陷的数量越多，因此，若所述第一厚度t1太小，会造成初始第一平坦层210中的缺陷数量过多，从而，导致半导体器件的性能较差。因此，通过使所述第一厚度t1的范围为150纳米～300纳米，能够使形成半导体结构的工艺时间以及材料成本在合理的范围内，同时，还能够减小刻蚀初始第一平坦层210的刻蚀工艺难度，并且，形成形貌较好的第一平坦层，以及减少初始第一平坦层210内的缺陷数量，提高半导体器件的性能。
235.在本实施例中，所述第二厚度t2的范围为30纳米～100纳米。
236.选择所述第二厚度t2的范围的原因在于，若所述第二厚度t2太大，无法在所述第二掩膜层240完全损耗前，形成第一掩膜层，实现所述第二掩膜层240的图形的转移，若所述第二厚度t2太小，则增加了形成初始第一掩膜层230的工艺难度，因此，选择所述第二厚度t2，一方面能够实现极紫外光工艺下的光刻图形转移，同时，减少了形成初始第一掩膜层230的工艺难度。
237.在本实施例中，所述第三厚度t3在12纳米以上。
238.在本实施例中，所述初始第一平坦层210的材料包括含碳有机材料。
239.在本实施例中，所述初始第一掩膜层230的材料包括含碳有机材料。
240.在本实施例中，所述第二掩膜层240的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。
241.在本实施例中，所述半导体结构还包括：位于所述初始第一平坦层210和所述初始第一掩膜层230之间的初始第一停止层220。
242.所述初始第一停止层220为形成第一停止层提供材料，并且，所述初始第一停止层220用于作为刻蚀所述初始第一掩膜层230时的刻蚀停止层。
243.由于所述半导体结构还包括所述初始第一停止层220，一方面，在刻蚀所述初始第一掩膜层230时，初始第一停止层220能够保护所述初始第一平坦层210，减少所述初始第一平坦层210受到刻蚀所述初始第一掩膜层230的刻蚀工艺的影响，从而，能够提高转移至所述初始第一平坦层210的光刻图形的精度；另一方面，当检测出转移至所述初始第一掩膜层230的光刻图形精度较差时，在去除所述初始第一掩膜层230并重新形成新的初始第一掩膜层时，通过初始第一停止层220，能够减少去除初始第一掩膜层230的工艺对所述初始第一平坦层210的影响，从而改善半导体器件的性能，并且，去除所述初始第一掩膜层230时，无需去除所述初始第一平坦层210，简化了半导体结构的形成工艺，减少了半导体结构的形成时间，提高了制造半导体结构的效率。
244.在本实施例中，所述初始第一停止层220的材料包括无定型硅。
245.选择无定形硅的原因在于：当对以初始第一停止层220形成的第一停止层的侧壁进行减薄刻蚀时，能够采用较为简单且工艺窗口较大的制造工艺，从而，更好的形成关键尺寸较小的图形。当将所述第一停止层作为牺牲层，并在所述第一停止层的侧壁面形成侧墙时，刻蚀侧墙的材料层的刻蚀工艺所采用的刻蚀剂，或者，去除第一停止层的刻蚀工艺所采用的刻蚀剂，对第一停止层的材料和侧墙的材料具有较高的选择刻蚀比，从而减少刻蚀工艺对第一停止层或侧墙的影响，提高半导体结构的图形形貌。
246.在本实施例中，在垂直于所述待刻蚀层200表面的方向上，所述初始第一停止层220具有第四厚度t4，，并且所述第四厚度t4小于所述第二厚度t2。
247.由于所述第四厚度t4小于所述第二厚度t2，因此，以初始第一停止层220形成的第一停止层厚度较小，当所述第一停止层作为掩膜时，所述第一停止层的图形具有较小的深宽比，能够增加刻蚀初始第一平坦层210的刻蚀工艺的工艺窗口，从而改善半导体器件的性能。
248.在本实施例中，所述第四厚度t4的范围为5纳米～10纳米。
249.选择所述第四厚度t4的范围的原因在于，若所述第四厚度t4太大，则导致增加形成半导体结构的工艺时间和材料成本，并且，当所述第一停止层作为掩膜时，掩膜图形具有
较大的深宽比，减小了刻蚀初始第一平坦层210的刻蚀工艺的工艺窗口。若所述第四厚度t4太小，一方面，所述初始第一停止层220作为刻蚀停止层的功能受到影响，另一方面，以所述第一停止层为掩膜刻蚀初始第一平坦层210，以形成第一平坦层时，容易在形成第一平坦层前，将所述第一停止层损耗完，从而无法实现第一停止层的图形的转移。因此，采用上述第四厚度t4范围的初始第一停止层220，一方面，不仅能确保作为刻蚀停止层的功能，并且，实现第一停止层的图形的转移，另一方面，能够使作为掩膜的第一停止层的图形具有较小的深宽比，从而，增加刻蚀初始第一平坦层210的刻蚀工艺的工艺窗口，改善半导体器件的性能，并且，能够减小半导体结构的厚度，以及减少形成半导体结构的工艺时间和材料成本。除此以外，当对第一停止层的侧壁进行第二减薄刻蚀时，所述第四厚度t4的范围，还能够为第二减薄刻蚀后的第一停止层具有合适的厚度提供减薄刻蚀的余地。
250.图17至图22是本发明又一实施例的半导体结构的形成方法各步骤的剖面结构示意图，本实施例和图10至图16所示实施例的主要不同点在于，在形成形第二掩膜层240后，形成第一掩膜层、第一停止层、第一平坦层的形成方法及结构，以及刻蚀带刻蚀层200的方法和结构不同，因此本实施例在上述实施例的基础上继续对半导体结构的形成过程进行说明。
251.请在图14的基础上参考图17，形成所述第二掩膜层240后，在所述第二掩膜层240的侧壁面形成第二侧墙242；在形成所述第二侧墙242后，去除所述第二掩膜层240。
252.在本实施例中，形成所述第二侧墙242的方法包括：在所述第二掩膜层240表面以及所述初始第一掩膜层230表面，沉积第二侧墙材料层(未图示)；回刻蚀所述第二侧墙材料层，直至暴露出所述第二掩膜层240的顶部表面以及所述初始第一掩膜层230表面。
253.在本实施例中，去除所述第二掩膜层240的工艺包括干法刻蚀工艺或者湿法刻蚀工艺。
254.请参考图18，在去除所述第二掩膜层240后，以所述第二侧墙242为掩膜，刻蚀所述初始第一掩膜层230，直至暴露出所述初始第一停止层220表面，以形成第一掩膜层250。
255.刻蚀所述初始第一掩膜层230的工艺包括干法刻蚀工艺或者湿法刻蚀工艺。
256.在本实施例中，在形成第一掩膜层250后，去除所述第二侧墙242。
257.请参考图19，在去除所述第二侧墙242后，在所述第一掩膜层250的侧壁面形成第一侧墙251；在形成所述第一侧墙251后，去除所述第一掩膜层250。
258.在本实施例中，形成所述第一侧墙251的方法包括：在所述第一掩膜层250表面以及所述初始第一停止层220表面，沉积第一侧墙材料层(未图示)；回刻蚀所述第一侧墙材料层，直至暴露出所述第一掩膜层250的顶部表面以及所述初始第一停止层220表面。
259.在本实施例中，去除所述第一掩膜层250的工艺包括干法刻蚀工艺或者湿法刻蚀工艺。
260.请参考图20，在去除所述第一掩膜层250后，以所述第一侧墙251为掩膜，刻蚀所述初始第一停止层220，直至暴露出所述初始第一平坦层210表面，以形成第一停止层260。
261.刻蚀所述初始第一停止层220的工艺包括干法刻蚀工艺或者湿法刻蚀工艺。
262.在本实施例中，在形成第一停止层260后，去除所述第一侧墙251。
263.请参考图21，在去除所述第一侧墙251后，在所述第一停止层260的侧壁面形成掩膜侧墙261；在形成所述掩膜侧墙261后，去除所述第一停止层260。
264.在本实施例中，去除所述第一停止层260的工艺包括干法刻蚀工艺或者湿法刻蚀工艺。
265.请参考图22，在去除所述第一停止层260后，以所述掩膜侧墙261为掩膜，刻蚀所述初始第一平坦层210，直至暴露出所述待刻蚀层200表面，以形成第一平坦层211。
266.刻蚀所述初始第一平坦层210的工艺包括干法刻蚀工艺或者湿法刻蚀工艺。
267.在本实施例中，在形成所述第一平坦层211后，去除所述掩膜侧墙261；在去除所述掩膜侧墙261后，以所述第一平坦层211为掩膜，刻蚀所述待刻蚀层200。
268.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。