一种阵列基板及其制造方法、显示面板与流程

本申请涉及显示技术领域，具体涉及一种阵列基板及其制造方法、显示面板。

背景技术：

随着显示面板的发展，对显示面板的像素要求越来越高，像素尺寸越来越小，非显示区占比越来越大，开口区越来越小，像素的开口率降低，进而导致显示面板需要更高亮度的背光，会造成功耗增加的问题。

技术实现要素：

本申请的目的在于提供一种阵列基板及其制造方法、显示面板，以提高像素开口率，进而降低背光功耗。

为了解决上述问题，本申请实施例提供了一种阵列基板，包括沿行方向设置的多条扫描线、沿列方向设置的多条数据线、以及由扫描线和数据线定义的呈行列排布的多个像素单元；

其中，每两条相邻扫描线之间设置有两行像素单元，每条扫描线和位于其两侧且相邻的两行像素单元电连接。

其中，任意相邻两列像素单元之间设置有一条数据线。

其中，同一列像素单元和位于其两侧且相邻的两条数据线电连接，且同一列像素单元中相邻两个像素单元电连接于不同的数据线，同一行像素单元中相邻两个像素单元连接于不同的数据线。

其中，相邻两条数据线上的驱动电压极性相反。

其中，多个像素单元沿行方向上划分为周期性排列且依次相邻设置的第一基色光像素列、第二基色光像素列、以及第三基色光像素列。

其中，像素单元包括薄膜晶体管和像素电极。

其中，薄膜晶体管包括低温多晶硅层、以及在低温多晶硅层上依次设置的栅绝缘层、栅极、层间介质层、源漏极层和平坦层。

进一步地，本申请实施例还提供了一种阵列基板的制造方法，该阵列基板的制造方法，包括：在基体上形成沿行方向设置的多条扫描线、沿列方向设置的多条数据线、以及由扫描线和数据线定义的呈行列排布的多个像素单元，其中，每两条相邻扫描线之间设置有两行像素单元，每条扫描线和位于其两侧且相邻的两行所述像素单元电连接。

其中，在基体上形成由扫描线和数据线定义的呈行列排布的多个像素单元，具体包括：

在基体上形成薄膜晶体管；

在基体上形成所述像素电极。

进一步地，本申请实施例还提供了一种显示面板，该显示面板包括上述任一项的阵列基板。

本申请的有益效果是：本申请提供的阵列基板及其制造方法、显示面板，包括沿行方向设置的多条扫描线、沿列方向设置的多条数据线、以及由扫描线和数据线定义的呈行列排布的多个像素单元，其中，每两条相邻扫描线之间设置有两行像素单元，每条扫描线和位于其两侧且相邻的两行像素单元电连接，从而一条扫描线同时为位于该扫描线两侧且相邻的两行像素单元提供扫描信号，通过减少扫描线的数量，进而能够增大阵列基板中像素单元的开口率，以及降低背光功耗。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术中阵列基板的结构示意图；

图2是现有技术中阵列基板的另一结构示意图；

图3是本申请实施例提供的阵列基板的结构示意图；

图4是本申请实施例提供的阵列基板的另一结构示意图；

图5是图4中像素单元上输入的驱动电压极性示意图；

图6是本申请实施例提供的像素单元的排布结构示意图；

图7是本申请实施例提供的像素驱动电路示意图；

图8为本申请实施例提供的阵列基板的制造方法的流程示意图。

具体实施方式

下面结合附图和实施例，对本申请作进一步的详细描述。特别指出的是，以下实施例仅用于说明本申请，但不对本申请的范围进行限定。同样的，以下实施例仅为本申请的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

如图1所示，在传统的阵列基板中，每行像素单元连接于同一条扫描线g1/g2/g3，每列像素单元连接于同一条数据线d1/d2/d3，随着像素分辨率越来越高，也即像素单元越来越多，会导致单个像素单元的充电时间越来越小。为了解决这种问题，现有技术中提出了一些新的像素单元排列结构，例如，采用如图2所示的像素结构，通过增加数据线的数量来增加充电时间，解决背光亮度低和功耗高的问题，然而，由于数据线不透光，会使开口率进一步降低。

为了增大阵列基板中像素的开口率，本申请采用的技术方案是通过采用一条扫描线为两行像素单元提供扫描信号，以减少不透光的扫描线的数量，进而提高开口率，降低背光功耗。

请参阅图3，图3是本申请实施例提供的阵列基板的结构示意图，如图3所示，阵列基板10包括沿行方向设置的多条扫描线11、沿列方向设置的多条数据线12、以及由扫描线和数据线定义的呈行列排布的多个像素单元13。

其中，每两条相邻扫描线11之间设置有两行像素单元，每条扫描线11与和位于其两侧且相邻的两行像素单元电连接，即第一行和第二行像素单元电连接与g1，第三行和第四行像素单元电连接于g2，第五行和第六行像素单元电连接于g3。

需要说明的是，图3所列的像素单元13可以为红光像素单元r或绿光像素单元g或蓝光像素单元b中的一种，一共有六行三列，共包括扫描线g1～g3及数据线d1～d6，图3中仅为示意图，不受像素单元的数量、扫描线和数据线数量的限制。

其中，扫描线11与其上下两行的像素单元13电连接，也即每两行像素单元上输入的扫描信号是相同的，如此，与图2中的阵列基板相比，减少了扫描线11的数量，且同时增大了充电时间，有利于提高阵列基板的像素开口率，以及降低背光功耗。

请参阅图4，图4是本申请实施例提供的阵列基板的另一结构示意，如图4所示，在阵列基板20中，一共有六行三列，共包括扫描线g1～g3及数据线d1～d4。其中，任意相邻两列像素单元13之间设置有一条数据线12，在第二列像素单元和第三列像素单元之间设置数据线d2，在第三列像素单元和第四列像素单元之间设置数据线d3，如此，进一步减少了数据线的数量，且由于数据线不透光，所以数据线减少有助于进一步提高像素开口率，以及降低背光功耗。

其中，同一列像素单元13和位于其两侧且相邻的两条数据线12电连接，且同一列像素单元13中相邻两个像素单元13电连接于不同的数据线12，同一行像素单元13中相邻两个像素单元12连接于不同的数据线12。本实施例中，第一列像素单元13连接于数据线d1和数据线d2，第二列像素单元13连接于数据线d2和数据线d3，第三列像素单元13连接于数据线d3和数据线d4。进一步，在第一列像素单元13中，第一、三、五行像素单元13电连接于d1，第二、四、六行像素单元13电连接于d2；在第二列像素单元13中，位于第一、三、五行的像素单元13电连接于d2，位于第二、四、六行的像素单元13电连接于d3；在第二列像素单元13中，第一、三、五行像素单元电连接于d3，第二、四、六行像素单元电连接于d4。

其中，相邻两条数据线12上的驱动电压极性相反，d1上输入正性电压，d2上输入负性电压，d3上输入正性电压，d4上输入负性电压，因此每个像素单元的极性如图5所示，图5所示的为点翻转模式，即每个像素单元的极性与其上下左右相邻的像素单元的电压极性相反，此模型相对于行和帧翻转模型的优点在于增加像素电压的稳定速度，从而减少水平的交叉串扰。

其中，如图6所示，多个像素单元13可以沿行方向上划分为周期性排列且依次相邻设置的第一基色光像素列r、第二基色光像素列g、以及第三基色光像素列b，其中，第一基色光像素列、第二基色光像素列和第三基色光像素列的排列顺序可以随机组合，且基色光子像素的颜色除了红光、绿光和蓝光这三种基色光之外，还可以为其他颜色，比如黄色，其中，每一行像素单元13中相邻设置的第一基色光像素列r、第二基色光像素列g、以及第三基色光像素列b构成一个最小的重复像素单元组1。

请参阅图7，像素单元13包括薄膜晶体管21和像素电极22，该像素电极22与公共走线24之间形成存储电容23，此外，扫描线11和数据线12之间会形成寄生电容cgd(图中未示出)，扫描线11和公共走线24之间会形成寄生电容cgc(图中未示出)，寄生电容会产生干扰，因此本申请实施例中减少扫描线和数据线的数量，寄生电容也会减少，从而提高面板的质量。

具体而言，数据线12与薄膜晶体管的源极211连接，扫描线11与薄膜晶体管21的栅极212连接，像素电极22与薄膜晶体管的漏极213连接。

其中，薄膜晶体管21包括低温多晶硅层、以及在低温多晶硅层上依次设置的栅绝缘层、栅极212、层间介质层、源漏极层和平坦层。

区别于现有技术，本申请实施例中的阵列基板，通过一条扫描线同时为位于该扫描线两侧且相邻的两行像素单元提供扫描信号，能够减少扫描线的数量，进而能够增大阵列基板中像素单元的开口率，降低背光功耗。

请参阅图8，图8为本申请实施例提供的阵列基板的制造方法的流程示意图。如图8所示，该阵列基板的制造方法可以包括以下步骤：

s10：提供基板。

其中，该基板可以为玻璃或者硬质的树脂，也可以为聚酰亚胺、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚醚砜基板等有机聚合物中的一种。

s20：在基体上形成沿行方向设置的多条扫描线、沿列方向设置的多条数据线、以及由扫描线和数据线定义的呈行列排布的多个像素单元，该多个像素单元呈矩阵排列，每个像素单元连接到一条扫描线和一条数据线，其中，每两条相邻扫描线之间设置有两行像素单元，也即每两行像素单元被一条扫描线限定为一组，每条扫描线和位于其两侧且相邻的两行所述像素单元电连接，即扫描线上下两侧的像素单元都电连接于中间的同一条扫描线。

其中，上述s20可以具体包括：

s21：在基体上形成薄膜晶体管。

该薄膜晶体管包括低温多晶硅层、以及在低温多晶硅层上依次设置的栅绝缘层、栅极、层间介质层、源漏极层和平坦层。扫描线与薄膜晶体管的栅极连接，数据线与薄膜晶体管的源极连接。

s22：在基体上形成像素电极。

通过沉积、曝光和刻蚀工艺形成该像素电极，该像素电极通过钝化层过孔与薄膜晶体管中源漏电极层的漏极连接，

区别于现有技术，本申请实施例提供了一种阵列基板的制造方法，通过一条扫描线同时为位于该扫描线两侧且相邻的两行像素单元提供扫描信号，能够减少扫描线的数量，进而能够增大阵列基板中像素单元的开口率，降低背光功耗。

进一步地，本申请实施例还提供了一种显示面板，该显示面板可以包括上述任一实施例中的阵列基板，其中，该阵列基板可以包括沿行方向设置的多条扫描线、沿列方向设置的多条数据线、以及由扫描线和数据线定义的呈行列排布的多个像素单元；其中，每两条相邻扫描线之间设置有两行像素单元，每条扫描线和位于其两侧且相邻的两行像素单元电连接。

区别于现有技术，本申请实施例提供了一种显示面板，通过一条扫描线同时为位于该扫描线两侧且相邻的两行像素单元提供扫描信号，能够减少扫描线的数量，进而能够增大阵列基板中像素单元的开口率，降低背光功耗。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。