反熔丝单元及反熔丝阵列的制作方法

1.本发明涉及半导体技术领域，特别是涉及一种反熔丝单元及反熔丝阵列。


背景技术：

2.在dram芯片上通常会有冗余存储单元，这些冗余存储单元可以在dram芯片产生缺陷存储单元时替换缺陷存储单元以达到修复dram的目的。在对dram芯片进行修复时，会借助到一次性编程(otp，one timeprogram)器件，如反熔丝单元。
3.随着技术的发展，半导体尺寸进一步的减小，栅氧化层越来越薄，在进行dram芯片修复时利用高编程电压击穿栅氧化层从而使反熔丝单元达到编程状态。现有的反熔丝单元包括反熔丝器件和选择晶体管，由于编程电压是高电压，在击穿反熔丝器件的同时，会对选择晶体管产生损伤，为了确保选择晶体管的可靠性，相比反熔丝器件，选择晶体管往往使用更厚的栅氧化层，且选择晶体管的尺寸也要更大。


技术实现要素：

4.基于此，有必要针对上述技术问题，提供一种反熔丝单元及反熔丝阵列，以确保反熔丝器件被击穿时，整个反熔丝单元具有更高的可靠性，且进一步减小反熔丝单元和反熔丝阵列的面积大小。
5.本发明提供了一种反熔丝单元，所述反熔丝单元包括反熔丝器件和二极管；
6.所述反熔丝器件的正极与位线电连接，所述反熔丝器件的负极与所述二极管的正极电连接，所述二极管的负极与字线电连接。
7.在其中一个实施例中，所述反熔丝器件包括：
8.栅极层，位于衬底上，所述栅极层为所述反熔丝器件的正极；
9.反熔丝注入层，位于所述衬底中，所述反熔丝注入层为所述反熔丝器件的负极；
10.栅氧化层，位于所述栅极层和所述反熔丝注入层之间。
11.在其中一个实施例中，所述反熔丝器件还包括：浅槽隔离区和第一导电类型阱区，所述栅氧化层覆盖所述浅槽隔离区的部分区域，所述反熔丝器件位于所述第一导电类型阱区内，所述第一导电类型阱区位于所述衬底中。
12.在其中一个实施例中，所述反熔丝器件还包括：第二导电类型重掺杂区，所述第二导电类型重掺杂区位于所述反熔丝注入层中。
13.在其中一个实施例中，所述二极管包括：
14.第二导电类型阱区，位于所述衬底中，作为所述二极管的负极；
15.第一导电类型掺杂区，位于所述第二导电类型阱区中，作为所述二极管的正极。
16.在其中一个实施例中，所述第一导电类型为p型，所述第二导电类型为n型。
17.本发明还提供了一种反熔丝阵列，包括多个上述反熔丝单元，多个所述反熔丝单元形成m行n列的阵列，位于同一列的所述m个反熔丝单元的反熔丝器件的正极与同一所述位线电连接，位于同一行的所述n个反熔丝单元的二极管的负极与同一所述字线电连接。
18.在其中一个实施例中，所述同一列的位线还串接一开关，用于控制对应的所述同一列的位线的连接或断开。
19.在其中一个实施例中，所述m、所述n均为正偶数。
20.在其中一个实施例中，所述位线与所述字线的电压差小于所述二极管的导通电压。
21.本发明具有以下有益效果：
22.通过上述技术方案，去除了反熔丝单元中晶体管的部分，使得在考虑编程效率时不需要再考虑选择晶体管宽度与尺寸小型化之间的矛盾，二极管的使用使得反熔丝单元的结构变得简单，且尺寸能够达到更小的程度。
附图说明
23.图1为本发明一个实施例展示反熔丝单元的结构示意图；
24.图2为本发明另一个实施例展示反熔丝单元的电路图；
25.图3为本发明的一个实施例展示反熔丝阵列编程状态的电路图；
26.图4为本发明的另一个实施例展示反熔丝阵列读取状态的电路图；
27.图5为本发明的一个实施例展示包括开关的反熔丝阵列编程状态的电路图；
28.图6为本发明的一个实施例展示包括开关的反熔丝阵列读取状态的电路图。
29.元件标号说明：10、反熔丝器件；101、浅槽隔离区；102、第一导电类型阱区；103、栅极层；104、反熔丝注入层；105、栅氧化层；106、第二导电类型重掺杂区；20、二极管；201、第二导电类型阱区；202、第一导电类型掺杂区；30、开关。
具体实施方式
30.为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
31.除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
32.在本发明的描述中，需要理解的是，术语“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方法或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
33.如图2所示，本发明提供了一种反熔丝单元，包括反熔丝器件10和二极管20，其中，反熔丝器件10的正极与位线电连接，反熔丝器件10的负极与二极管20的正极电连接，且二极管20的负极与字线电连接。
34.在一个可选的实施例中，提供有衬底，衬底可以为半导体衬底，如单晶硅衬底、单晶锗衬底等。
35.如图1所示，在一个可选的实施例中，反熔丝器件10形成于衬底上，衬底内还包括
浅槽隔离区101，浅槽隔离区101的材质可以为氧化物，如二氧化硅。衬底内形成有第一导电类型阱区102，因此第一导电类型阱区102位于衬底内部。第一导电类型可以为p型，当然，在其他示例中，第一导电类型也可以为n型。
36.在一个可选的实施例中，反熔丝器件10包括栅极层103、反熔丝注入层104和栅氧化层105，其中，栅氧化层105位于衬底上表面，栅氧化层105覆盖浅沟槽隔离区101的部分区域和第一导电类型阱区102的部分区域。栅氧化层105的材料可以为氧化硅、氮化硅、氮氧化硅或氧化锆、氧化铪等高k介质材料中的一种或组合，但实际实施例中栅氧化层105的材料并不以此为限。
37.在一个可选的实施例中，栅极层103形成于栅氧化层105的上表面，栅极层103即为反熔丝器件10的正极，栅极层103的材质可以为多晶硅、钛、钨、金属硅化物等导电材料中的至少一种，但在实际实施例中，栅极层103的材料可以并不以此为限。
38.具体的，可以首先采用热氧化工艺或沉积工艺于衬底表面形成栅氧化材料层；其次在栅氧化材料层的表面形成栅极材料层；然后在栅极材料层表面形成掩膜层，并对掩膜层进行图形化处理，图形化处理后的掩膜层定义出栅极层103及栅氧化层105的形状及位置；最后基于图形化处理后的掩膜层对栅极材料层及栅氧化材料层进行刻蚀以形成栅极层103及栅氧化层105。
39.反熔丝注入层104位于第一导电类型阱区102内，反熔丝注入层104即为反熔丝器件10的负极，栅氧化层105位于栅极层103与反熔丝注入层104之间，反熔丝注入层104的掺杂类型与第一导电类型阱区102的掺杂类型相反，可以为n型掺杂，通过离子注入的方式形成。
40.在一个可选的实施例中，反熔丝器件10还包括第二导电类型重掺杂区106，第二导电类型重掺杂区106形成于反熔丝注入层104内，且第二导带类型重掺杂区106位于栅极层103与所述二极管20之间；第二导电类型重掺杂区106的掺杂类型与反熔丝注入层104的掺杂类型相同。当第一导电类型为p型时，第二导电类型可以为n型；当然，在其他示例中，当第一导电类型为n型时，第二导电类型也可以为p型。
41.在一个可选的实施例中，二极管20包括第二导电类型阱区201和第一导电类型掺杂区202，第二导电类型阱区201作为二极管20的负极，而第一导电类型掺杂区202作为二极管20的正极。其中，第二导电类型阱区201位于衬底内，且第二导电类型阱区201与反熔丝注入层104之间为浅槽隔离区101所隔离，第二导电类型阱区201的掺杂类型与第一导电类型阱区102的掺杂类型不同，可以为n型掺杂，通过离子注入的方式形成。第一导电类型掺杂区202位于第二导电类型阱区201内部，且第一导电类型掺杂区202的掺杂类型与第二导电类型阱区201的掺杂类型不同，可以为p型重掺杂区。
42.由于使用二极管20替换了选择晶体管，因此在考虑用高电压进行编程时不需要再考虑选择晶体管栅氧化层厚度和选择晶体管尺寸对器件可靠性的影响，二极管20的使用使得反熔丝单元的结构变得简单，可靠性得到增强，且尺寸能够达到更小。
43.如图3所示，本发明还提供一种反熔丝阵列，包括多个上述任一实施例中的反熔丝单元，多个反熔丝单元形成m行n列的阵列。位于同一列的m个反熔丝单元的反熔丝器件10的正极与同一位线电连接，位于同一行的n个反熔丝单元10的负极与同一字线电连接。例如，当bl0所在列的反熔丝器件10所连接的位线接到编程电压vpp，此时若wl0所在行的反熔丝
单元所连接的字线电压vwl与编程电压vpp之间的压差能够击穿反熔丝器件10，则bl0列wl0行的反熔丝单元处于编程状态，编程电压vpp可以为6v，此时，反熔丝单元处于编程状态的字线电压vwl可以为0v，其他行反熔丝单元所连接的字线电压vwl可以为vpp-0.4v，位线与字线的电压差小于二极管20的导通电压；此时，可以实现只对位于bl0列wl0行的反熔丝单元进行编程。
44.如图4所示，同理，当需要读取bl0列wl0行的反熔丝单元时，令bl0所在列的反熔丝器件10所连接的位线接读取电压vread，并令wl0所在行的反熔丝器件10所连接的字线电压vwl为0v，则bl0列wl0行的反熔丝单元处于读取状态。读取电压vread可以为1v，其他行反熔丝单元所连接的字线电压vwl可以为vread-0.4v，位线与字线的电压差小于二极管20的导通电压；此时，可以实现只对位于bl0列wl0行的反熔丝单元进行读取。
45.在一个可选的实时中，其中n与m均为正整数，在另一个可选的实施例中，n与m均为正偶数。
46.如图5和图6所示，在一个可选的实施例中，同一列的位线还串联有一开关30，用于控制开关30所在列的反熔丝器件10的连接和断开，开关30可以为nmos管，nmos管的漏极接位线电压，源极与反熔丝器件10的正极电连接，nmos管的栅极接控制电压，用于控制nmos管的关断与导通。
47.通过上述的反熔丝整列，工作人员能够有效的控制阵列中反熔丝单元的编程与读取，紧凑的排布也能够令反熔丝阵列进一步的小型化。
48.以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
49.以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。