一种降低导通电阻和增加安全工作区的功率半导体器件结构的制作方法

本发明涉及电力电子技术领域，尤其涉及平面功率半导体器件中降低导通电阻和寄生晶闸管作用的方法。

背景技术：

功率半导体器件是实现电能转换和控制的关键器件，绝缘栅双极型晶体管(insulatedgatebipolartransistor，igbt)是其中的一种典型半导体器件，它的结构跟晶闸管类似，也是一种四层三结结构，只是igbt结构中加入了栅电极，通过栅电极来控制器件的开通与关断，从而实现电路的电能转换。igbt被广泛应用于直流电压为600v及以上的变流系统，如交流电机、变频器、开关电源、照明电路、牵引传动等领域。根据控制信号的指示，igbt工作时会处在导通或关断状态。在导通时，igbt的开通损耗与它的导通电压息息相关，而导通电压与器件的导通电阻是一个正向关系，所以，要降低器件的开通损耗，就应该降低器件导通电阻。其次，因为igbt器件内部总有一个寄生晶闸管，要保持igbt正常安全的工作，必须要避免寄生晶闸管的开通，否则会导致器件导通电流上升且不受栅电极控制，也会增加igbt的开通损耗，最终导致器件的损坏。

传统的n沟道平面igbt如图1，参看图1，器件是由n+源区11、p-body区12、p+接触层13、n漂移区14、n缓冲区15、p+集电区16、集电极17、栅电极18、发射极19构成的4层三结npnp结构，这种结构与晶闸管的结构类似。n+源区和p-body接触形成j1(junction1)结，而p-body与n漂移区接触形成j2(junction2)结。

当igbt导通时，栅极信号导致p-body表面沟道处(p-body表面被栅电极覆盖的区域)被反型，电流从p-body的沟道传输进入到下面的pnp晶体管t1。根据电流的流通路径，导通电阻主要包含以下几个部分：rch(沟道区电阻)，racc(积累区电阻)，rjfet(jfet区电阻)，rdrift(漂移区电阻)等。导通时，racc因为电流流通截面较小，所以对导通电阻贡献较大；同时，因为器件导通时j2(junction2)反偏产生耗尽层，j2耗尽层会压缩导通时电流在n漂移区的流通横截面，导致rjfet导通电阻增加，也增加igbt的导通损耗；可见racc和rjfet对导通电阻的贡献都是不可忽略的。那么，能够降低这两个区域的导通电阻，将对减少器件的能量损耗有十分重要的意义。另外，当p-body中不可避免的流过较大电流时，因为p-body区域寄生电阻rp的存在杂散电流会在rp上产生δv的压降，当此压降超过j1(junction1)结的导通电压时，就会触发npn寄生晶体管(t2)导通，从而导致寄生晶闸管的开启。常规方法是在p-body中加入高掺杂的p+接触层，将电流从p+接触层引流出去，但当有大电流流通时仍有可能触发j1结开通。

技术实现要素：

本发明所要解决的技术问题是提供一种可降低导通电阻和增加安全工作区的功率性半导体器件结构，通过在p-body区内设置p+埋层及在p-body区外围设置n+掺杂区来实现，使功率型半导体器件的电气性能更优良。

为解决上述技术问题，本发明提供的技术方案是一种降低导通电阻和增加安全工作区的功率半导体器件结构，包括n漂移区，在n漂移区内设置的p-body区，在p-body区内的表面设置有p+接触层，在p-body区内p+接触层外围设置有n+源区，其特征在于在p+接触层下方的p-body区内设置有收集杂散电流的p+埋层；在p-body区外围的n漂移区表面设置有n+掺杂区；p+埋层的浓度比p-body区掺杂浓度高1-5个量级；n+掺杂区的浓度应低于p-body区的浓度，且高于n漂移区的浓度。

所述p+埋层为横向直条结构或弧形长条结构。所述p+埋层的弧形长条结构最大长度可覆盖p-body区与n漂移区的接触面。

n+掺杂区为均匀掺杂或渐变掺杂；当为渐变掺杂时，n+掺杂区浓度从p-body区外侧边缘向外的浓度依次增高。

本发明的优点在于：在igbt及vdmos管中的p-body外围引入n+掺杂区域，可以减缓j2结的耗尽层扩展，增加工作电流传输通过rjfet区时的导通横截面积，降低导通电阻；在p-body外围引入n+掺杂区域，可以增加n漂移区中racc(积累区)的局部载流子浓度，进一步减少导通电阻；n+掺杂区的注入过程可以通过设计n+源区的光刻版，在n+源区注入时一并实现，所以并不会增加额外的工艺成本。在p-body内引入横向直条或者弧形p+埋层，可以降低p-body区域的横向传输电阻，抑制寄生晶闸管的开通，增加器件的安全工作区。

附图说明

图1，传统的平面igbt器件结构示意图，图中给出了器件内的导通电阻组成及它的内部寄生晶闸管结构示意图。

图2，本发明以igbt为例的器件结构示意图，其中，p+埋层为横向长条状结构。

图3，本发明以igbt为例的器件结构示意图，其中，p+埋层为弧形长条状结构。

图4，n+掺杂区的点状n+注入版图结构。

图5，n+掺杂区的条状n+注入版图结构。

图6，n+掺杂区的六角结构n+注入版图结构。

图7，本发明以vdmos为例的器件结构示意图，其中，p+埋层为横向长条状结构。

图8，本发明以vdmos为例的器件结构示意图，其中，p+埋层为弧形长条状结构。

具体实施方式

针对上述技术方案，现举较佳实施例进行具体说明。

以igbt器件为例，参看图2及图3，在p+集电区16上设置有n缓冲层15，在n缓冲层上生长有n漂移区14。p+集电区厚度范围为1-5um，浓度范围为10¹⁷-10²⁰cm^-3；n+缓冲层厚度范围为2-15um，浓度范围为10¹⁵-10¹⁷cm^-3，n漂移区的厚度范围为20-200um，浓度范围为10¹³-10¹⁶cm^-3。n+缓冲层也可以不设置，但是igbt的n漂移区厚度必须足够承受高耐压时的电场扩展。在n+漂移区中设置有p-body区12，在p-body区内的表面设置有n+源区11。p-body区的深度为3-30um，浓度范围为10¹⁵-10¹⁸cm^-3；n+源区的深度为1-5um，浓度范围为10¹⁷-10²⁰cm^-3。在p-body区内、n+源区中间设置有p+接触层13，p+接触层的深度为1-10um，浓度范围为10¹⁷-10²⁰cm^-3。此结构中，n+源区和p-body接触形成j1结，而p-body与n漂移区接触形成j2结。

由于igbt导通时，根据电流的流通路径，导通电阻主要包含以下几个部分：rch，racc，rjfet，rdrift等。导通时，racc因为电流流通截面较小，所以对导通电阻贡献较大；同时，因为导通时j2反偏产生耗尽层，耗尽层会压缩导通时电流在n-漂移区的流通横截面，导致rjfet导通电阻增加，也增加igbt的导通损耗；为了能降低这两个区域的导通电阻，能减少导通压降，从而降低器件的导通能量。在本发明中，在p-body区外的n漂移区表面设置有n+掺杂区2。通过n+掺杂区的引入，可以增加racc区域的载流子浓度，那么可以降低racc电阻，减少总的导通电阻；

n+掺杂区的存在，可以减少器件导通时j2结耗尽层的扩展，那么就不会压缩电流在n漂移区的流通横截面，也可以进一步降低rjfet电阻，减少总的导通电阻。

其中，n+掺杂区的浓度应低于p-body区的浓度，且高于n漂移区的浓度。n+的浓度必须低于p-body的空穴浓度，是因为这样才能在器件工作时、j2结反偏时电场还是主要往在n+掺杂区及n漂移区扩展，确保p-body区不会被穿通击穿。在此原则基础上可以尽量增加n+掺杂区的浓度，如此可以降低n+掺杂区的电阻率，降低导通电阻；n+掺杂区的浓度一般可以为10¹²-10¹⁶cm^-3范围。n+掺杂区的浓度可以根据igbt器件的实际耐压或导通电阻的要求，进行相应的调整。

n+掺杂区的掺杂可以是均匀掺杂也可以是变掺杂。如果是变掺杂的方式，则以随着p-body区边缘向外，n+的浓度逐渐增高为宜，即靠近p-body区边缘的浓度为最低，这样能够增加n+掺杂区与p-body区连结时的耐压能力。变掺杂的浓度范围一般可以为10¹²-10¹⁵cm^-3。

n+掺杂区掺杂浓度的控制，不受工艺方法的限制，采用目前常规的工艺方法即可。但是可以采取较简单的方法，即将n+掺杂区的注入和推进兼并入n+源区的注入和推进工序中，通过控制光刻版上n+掺杂区的注入范围来实现掺杂浓度的控制，具体光刻版的图形可见图4、图5及图6，上述三种版图给出了当n+掺杂区和n+源区掺杂在同一步工艺生成时，通过控制版图(即注入面积)的大小来有效控制n+掺杂区的浓度。版图中n+掺杂区的注入可以是条状或者圆/点状，并通过改变注入区的大小、间距来有效控制n+的有效注入浓度，以及控制浓度的变化(如果注入区域大小、间距不变，则可以实现n+掺杂区的均匀掺杂)；图4及图5为针对条形元胞结构分别使用点状、条状n+注入，图6是针对六边形结构使用条状n+注入结构(点状结构也可，此处不再给出)。需要说明的是，浓度渐变掺杂的n+掺杂区版图设计结构不仅限于上述例子，只要符合沿着从p-body边缘往n+掺杂区外围方向，使n+的有效注入面积不断增大的版图结构都是适用于本发明的合理的版图设计结构。通过控制光刻版/掩蔽膜来控制n+离子的有效注入范围，可以控制n+掺杂区的有效杂质注入量，就可以控制n+掺杂区域的浓度，那么就可以在n+掺杂区实现比n+源区更低的均匀浓度或者变化的浓度。

igbt器件工作时，通过给栅电极施加电压，在栅电极以下的p-body表面形成反型层，也即沟道，那么n+源区的载流子就通过可以反型层/沟道传输到n-漂移区，导通电流。但是当p-body中不可避免的流过较大电流时，会有杂散电流流过p-body内部区域，而这个区域存在rp的寄生电阻会在p-body中产生δv的压降，当此压降超过j1(junction1)结的导通电压时，就会触发npn寄生晶体管t2导通，从而导致寄生晶闸管的开启。常规方法是在p-body表面处的n+源区之间加入高掺杂的p+接触层，将杂散电流从p+接触层引流出去，但当有大电流流通时仍有可能触发j1结开通，导致器件的寄生晶闸管开通。为了避免大电流可能导致的晶闸管导通，同时在p-body区内部区域设置横向或弧形结构的p+埋层3，来改善杂散电流在p-body中的传输，从而避免寄生晶闸管的开通，增加器件的安全工作区。

常规结构在p-body区域引入p+接触层，主要减少的是p-body区域里电流传输路径中由内部往表面的纵向导通电阻，促进杂散电流从p-body内部往表面流出，杂散电流不会通过j1，也就不会触发t2管导通，所以p+接触层的存在促进了杂散电流沿着p-body纵向路径上的收集及导出。在此基础上，在p-body中引入高浓度横向p+埋层，p+埋层位于p+接触层的下面。在p-body内部横向方向上，因为高浓度p+埋层的存在，杂散电流都会被更有效的收集，因为p+埋层截断了杂散电流从n漂移区经过p-body到达n+源区的路径。当杂散电流碰到p+埋层后，在p-body内部沿着p+埋层从侧面往中间传输，到达p+接触层底部后，再沿着p+接触层往表面流出。p+埋层的存在进一步减少在p-body区域内侧面往中心的传输电阻，也减少了总的寄生电阻rp，那么就显著降低压降δv，进而避免j1结正向导通和寄生晶闸管的开通，增加igbt的安全工作区。

剖面结构中p+埋层的形状可以是横向直线长条状结构，也可以是近似平行于j2结的弧形长条状结构，因为它的目的是尽量收集p-body中杂散电流，因此，p+埋层在p-body内部的覆盖面越大越好。弧形p+埋层因为长度可以设计的更长，覆盖面更广，能更有效截断杂散电流从n漂移区往n+源区的通道，所以能够更有效收集杂散电流，效果更佳。

p+埋层的浓度要求比所在区域的p-body掺杂浓度要高1-5个量级，才能达到有效引导杂散电流的目的。p+埋层的存在范围，出于尽量收集杂散电流的目的，希望它能够覆盖p-body的底部。

使用此方法的器件范围不受特别限制，本领域常用的应用于igbt的制备材料均可，技术人员可以针对使用状况进行选择。可以使用以si材料为基础的上述结构来制备igbt，稳定性更好，适应性更强；也可以使用以sic材料为基础的上述结构来制备igbt，耐电压性更好，电流更大。

上述方法是以igbt为对象进行的阐述，实际上纵向场效应晶体管(vdmos，verticaldoublediffusedmetal-oxide-semiconductorfield-effecttransistor)，因为结构与igbt类似，也适用于上述发明方法。参看图7及图8，为vdmos的结构，包括漏极91、n+漏极92、n漂移区93，有p-body区94，n+源区95、p+接触层96，栅电极97和源极98。在vdmos的p-body区内的p+接触层下方设置有p+埋层5，在p-body区外围的n漂移区的表面处设置有n+掺杂区6。p+埋层为横向直条状结构或弧形直条状结构；n+掺杂区可以是均匀掺杂或变掺杂。

由于vdmos与igbt结构类似，区别仅在于集电极有无，其他的n漂移区、p-body区、p+接触层、n+源区结构均未改变。而本发明的技术方案是针对p-body区内及n漂移区内的结构进行改变，不涉及其他区结构，因此，在vdmos结构的p-body区内设置p+埋层及在p-body区外围的n漂移区中设置n+掺杂区的目的和作用与在igbt器件结构中设置的目的和作用完全相同。在vdmos器件中，p+埋层和n+掺杂区的浓度要求也与igbt器件中的要求相同，即，p+埋层的浓度要求比所在区域的p-body掺杂浓度要高1-5个量级；n+掺杂区的浓度应低于p-body区的浓度，且高于n漂移区的浓度。

本发明技术方案的优势如下：

在igbt及vdmos管中的p-body外围引入n+掺杂区域，可以减缓j2结的耗尽层扩展，增加工作电流传输通过rjfet区时的导通横截面积，降低导通电阻；

在p-body外围引入n+掺杂区域，可以增加n漂移区中racc(积累区)的局部载流子浓度，进一步减少导通电阻；

n+掺杂区的注入过程可以通过设计n+源区的光刻版，在n+源区注入时一并实现，所以并不会增加额外的工艺成本。

在p-body内引入横向直条或者弧形p+埋层，可以降低p-body区域的横向传输电阻，抑制寄生晶闸管的开通，增加器件的安全工作区。