用于沟槽器件的栅极多晶硅馈送结构的制作方法

相关申请

本申请要求于2019年10月1日提交的美国临时申请号16/589,479的优先权和权益，该美国临时申请要求于2019年4月16日提交的美国临时申请号62/834,642的优先权和权益，这两份申请全文以引用方式并入本文。

本发明整体涉及用于沟槽器件的栅极多晶硅馈送结构。

背景技术：

诸如金属氧化物半导体场效应晶体管(mosfet)器件的半导体器件的特性可能会以不利的方式影响器件性能。一些mosfet器件可具有设置在电介质填充沟槽内的至少一个栅极电极，该电介质填充沟槽用作栅极电介质。具有例如由于制造工艺和/或器件布局而在一些区域中变薄的栅极电介质层的mosfet器件对于至少一些器件应用可能是有问题的。因此，需要系统、方法和装置来解决现有技术的不足并提供其它新颖且创新的特征。

技术实现要素：

在一般方面，一种装置可包括设置在衬底的半导体区内的沟槽。该沟槽可衬有栅极电介质，并且包括设置在沟槽内的电极。该装置可包括设置在沟槽上方的多晶硅层。该沟槽可具有设置在多晶硅层中的开口下方的末端部分。该沟槽的末端部分可设置在开口的第一侧和开口的第二侧之间。

附图说明

图1a和图1b是根据本文所述的实施方式的晶体管器件的视图。

图2至图5示出了晶体管器件，其为图1a和图1b所示的晶体管器件的变型形式。

图6是示出了制备本文所述的晶体管器件的方法的图。

图7a至图9d示出了图6所示的方法的各部分。

图10a、图10b、图10c和图11示出了图1a和图1b所示的晶体管器件的附加的晶体管器件变型形式。

图12a至图14d示出了本文所述的晶体管器件的变型形式。

图15为示出了沿着可结合本文所述的实施方式实现的垂直mosfet结构的沟槽的剖视图的图。

具体实施方式

沟槽晶体管器件(例如，金属氧化物半导体场效应晶体管(mosfet)器件、低压(lv)mosfet器件)可具有设置在衬有栅极电介质层(例如，栅极氧化层、高k电介质层)的沟槽内的栅极电极。本文所述的晶体管器件的布局解决了沟槽内的栅极电介质层的各部分在某些区域可能较弱(例如，较薄)的问题。例如，本文所述的晶体管器件布局解决了栅极电介质层在沟槽的顶部部分和/或沟槽的底部部分中可能特别弱的潜在问题。具体地，本文所述的沟槽晶体管器件的栅极多晶硅馈送布局可被配置为解决栅极电介质层中的弱点的潜在问题。

作为特定示例，本文所述的沟槽晶体管器件避免了由于制造工艺和/或器件布局而可能发生的栅极电介质层的变薄，这对于至少某些器件应用(例如，电池应用)可能是有问题的。沟槽顶部部分和/或底部部分上的栅极电介质层的变薄可能会导致栅极氧化物完整性(goi)问题。具有条纹状沟槽图案布局的晶体管器件可能容易在沟槽(例如，沟槽底部和/或小面(在沟槽的两侧))的末端部分(例如，尖端)处发生栅极电介质层变薄。沟槽图案(例如，梯形沟槽图案)较宽可缓解沟槽末端部分处的变薄。然而，这些较宽的沟槽图案设计可能会导致在沟槽内的其他位置处诸如沿着沟槽的顶角(例如，沿着沟槽的顶部侧壁)发生栅极变薄。本文所述的沟槽晶体管器件的栅极多晶硅馈送布局可被配置为解决沟槽的末端部分处和/或沟槽内的其他位置(包括沟槽的顶角)处的栅极变薄问题。

图1a示出了根据至少一种实施方式的晶体管器件100的一部分的布局的平面图。在图1a中(以及在许多附图中)，一些电介质层未示出以简化平面图并突出元件。

如图1a所示，晶体管器件100包括沟槽110a(来自多个平行沟槽110或沟槽组110)，其中电极112a(例如，栅极电极)衬有沟槽电介质114a(例如，栅极电介质、栅极氧化物)。沟槽110a的末端部分111a(例如，尖端)终止于多晶硅层120内的开口124(例如，开口区域)内(例如，在开口的下方、垂直下方)。多晶硅层120围绕沟槽110a的末端部分111a限定多晶硅环122(例如，虚线所描绘的栅极多晶硅环)。多晶硅层120直接耦接(例如，电耦接)到沟槽110a中的电极112a(该电极也可由多晶硅制成)。示出了接触开口130b，金属层191(如图1b所示)(例如，金属层的一部分)通过该接触开口耦接(例如，直接耦接)到多晶硅层120(经由多晶硅接触件(未标记))。因此，接触开口130b经由多晶硅环122(或其一部分)与电极112a流体连通。在一些实施方式中，多晶硅环122可被配置为使与栅极(例如，栅极切换)相关联的电阻(例如，rg增量)最小化。尽管该描述是关于沟槽组110中的沟槽110a，但本文所述的原理可应用于沟槽110中的一个或多个沟槽。

如图1a所示，沟槽110a的末端部分111a终止于多晶硅环122(或多晶硅层120内的开口124)的两侧之间。具体地，如图1a所示，多晶硅环122的第一侧122-1(或第一边缘)设置在沟槽110a的末端部分111a的第一侧上，而多晶硅环122的第二侧122-2设置在末端部分111a的第二侧上。在一些实施方式中，末端部分111a可在多晶硅环122的第一侧122-1和第二侧122-2之间居中。多晶硅环122的第一侧122-1可耦接到(例如，电耦接到)电极112a(例如，栅极电极)。

如图1a所示，多晶硅环122的第一侧122-1设置在沟槽110a的一部分之上(例如，上方)，而第二侧122-2未设置在沟槽110a的任何部分之上。多晶硅环122的剩余侧(未标记，第三侧、第四侧)(在侧122-1和122-2之间)与沟槽110a平行地对准。

尽管多晶硅环122如图1a所示具有矩形轮廓(或大致矩形轮廓)。在一些实施方式中，多晶硅环122可具有不同的形状或轮廓。例如，在一些实施方式中，多晶硅环122可具有正方形轮廓、可具有带圆角的矩形轮廓等等。在一些实施方式中，多晶硅环122可具有圆形形状、椭圆形形状等。

在一些实施方式中，沟槽110中的一个或多个沟槽的长度(纵向连杆)可以是不同的。在此类实施方式中，沟槽110中的一个沟槽可终止于多晶硅环122的第一侧122-1和第二侧122-2之间，与沟槽110中的另一个沟槽不同的距离(或位置)处。

在一些实施方式中，沟槽110的至少一部分可设置在晶体管器件100的有源区域内。在一些实施方式中，沟槽110的至少一部分(例如，末端部分)可设置在晶体管器件100的终止区域内。例如，多晶硅环122和沟槽110a的末端部分111a可设置在晶体管器件100的终止区域内。在一些实施方式中，源极区的至少一部分(例如，有源部分)可设置在沟槽对110之间(例如，在它们之间的台面区内)。

在一些实施方式中，沟槽110中的每一个沟槽的宽度可为大约几微米(例如，5μm、10μm、16μm、20μm)。宽度可以是垂直于沟槽110的纵向长度的尺寸。如图1a所示，接触开口130b可具有纵向长度(从图的顶部到底部)，该纵向长度垂直于沟槽组110的纵向长度(从图的左侧到右侧(并且正交于宽度))对准。

图1b是图1a所示的晶体管器件100沿着线a1切割的侧剖视图。如图1b所示，沟槽110a的末端部分111a终止于多晶硅层120内的开口124的下方(在下方投影的区域内)。换句话讲，沟槽110a的末端部分111a设置在与多晶硅环122的底部对准的平面的下方。因此，沟槽110a的拐角113a在多晶硅层120内的开口124的下方(例如，垂直下方)。多晶硅环122围绕沟槽110a的末端部分111a设置(但设置在末端部分上方的层上)。如图1b所示，多晶硅环122(或多晶硅层120内的开口124)的第一侧122-1(或第一边缘)设置在沟槽110a的末端部分111a的第一侧上，而多晶硅环122的第二侧122-2设置在末端部分111a的第二侧上。

如图1b所示，接触开口130b耦接到多晶硅层120。在该实施方式中，多晶硅层120通过电介质层150(也可称为多晶硅绝缘电介质层)与衬底170绝缘。在一些实施方式中，电介质层150可使用硅局部氧化来形成(例如，可以是locos层)。在一些实施方式中，电介质层150可以是相对厚的电介质，以避免由于制造期间的接触蚀刻损伤而引起静电放电(esd)和/或可靠性风险。

在该实施方式中，示出了有源区130a(其可以是到沟槽110的接触开口区域)，并且金属层191(其可以是同一金属层在接触开口130b上方的一部分)通过电介质140与电极112a绝缘。在一些实施方式中，金属层191可以是或者可具有与晶体管器件100的有源区130a内的有源部分的沟槽110之间的台面区(未示出)内的源极区的金属接触。在所有附图中均未明确示出栅极电介质，但在本文所述的实施方式中的每一个中，栅极电介质都为沟槽加衬。

图2示出了晶体管器件200，其为图1a和图1b所示的晶体管器件100的变型形式。结合图2所述的原理可应用于本文所述的实施方式中的任一个。

图2所示的晶体管器件200包括沟槽组110，该沟槽组具有梯形部分117，该梯形部分具有梯形图案。沟槽的梯形部分117设置在多晶硅层120内的开口124内。梯形部分117包括横向沟槽110t(例如，横向沟槽110t-1和横向沟槽110t-2)，这些横向沟槽耦接在沟槽110之间(例如，具有与电极电耦接的电极)。例如，横向沟槽110t-1设置并且耦接在沟槽110c和110a之间。沟槽110c包括电极112c，该电极经由横向沟槽110t-1电耦接到沟槽110a的电极112a。

在该实施方式中，横向沟槽110t垂直于(正交于)平行沟槽110的纵向长度对准。为了限定梯形图案，横向沟槽110t沿着沟槽110的纵向长度偏移。例如，第一沟槽对110a、110c之间的第一横向沟槽110t-1处于沿着沟槽110的第一纵向距离或第一长度处。第二沟槽对(包括沟槽110c)之间的第二横向沟槽110t-2处于沿着沟槽110的第二纵向距离或长度处。换句话讲，第一沟槽对110a、110c之间的第一横向沟槽110t-1处于离沟槽110a、110c的末端的第一距离b1处。第二沟槽对(包括沟槽110c)之间的第二横向沟槽110t-2处于离第二沟槽对(包括沟槽110c)的末端的第二距离b2处。横向沟槽110t-1和110t-2可被称为是凹入的(例如，从沟槽110的末端缩进)。

如图2所示，沟槽组110中的每个沟槽的末端区段延伸(例如，远离有源区130a，朝向接触开口130b)超出横向沟槽110t。换句话讲，横向沟槽110t中的一个或多个横向沟槽可从沟槽110中的一个或多个沟槽的末端凹入。例如，沟槽110a的末端区段(具有长度c1)延伸超出横向沟槽110t-1，并且沟槽110c的末端区段(长度未标记)延伸超出横向沟槽110t-2。沟槽110a的延伸超出横向沟槽110t-1的末端区段的长度与沟槽110c的延伸超出横向沟槽110t-2的末端区段的长度不同。

在一些实施方式中，横向沟槽110t可对准，使得距离b1和b2对准或相同(或相等)。在此类实施方式中，沟槽组110的延伸超出横向沟槽110t的末端区段将相同或相等。横向沟槽110t-1和110t-2可被称为是非凹入的(例如，不从沟槽110的末端缩进或对准)。

在一些实施方式中，横向沟槽110t中的一个或多个横向沟槽可与沟槽110中的一个或多个沟槽的一个或多个末端对准，使得不包括末端区段。换句话讲，横向沟槽110t中的一个或多个横向沟槽可不从沟槽110中的一个或多个沟槽的一个或多个末端凹入。

另外，如图2所示，沟槽110包括终止于有源区130a下方的沟槽110b。沟槽110b比沟槽110a更短(例如，沿纵向更短)。沟槽110b终止于多晶硅层120之前。换句话讲，沟槽110b终止于多晶硅层120(或多晶硅图案)的外部(例如，其区域的外部)。尽管图2中未示出，但与沟槽110b的连接在多晶硅层120(或多晶硅图案)的外部。沟槽110b经由横向沟槽110t-3耦接(例如，相应电极电耦接)到沟槽110a。沟槽110b(其终止于多晶硅层120的区域的外部)经由横向沟槽110t-3电耦接，而沟槽110的其余部分(其终止于多晶硅层120的区域内)经由多晶硅层120电耦接。横向沟槽110t-3可从沟槽110b凹入。因此，沟槽110b可具有延伸超出沟槽110t-3(朝向多晶硅层120)的末端区段。

诸如沟槽110b的沟槽(其比平行沟槽110的终止于多晶硅层120内的其余部分更短)可被称为交错沟槽。沟槽110b与剩余沟槽110(其可称为全长沟槽)的末端以距离x1交错。尽管在该实施方式中未示出，但交错沟槽可设置在比交错沟槽更长的平行沟槽组之间。

尽管在图2中未示出，但晶体管器件200可包括多晶硅电介质。另外，尽管未示出，但耦接在110a和110b之间的横向沟槽110t-3可处于沟槽110b的末端处。换句话讲，沟槽110b可不从沟槽110t-3凹入。在此类实施方式中，横向沟槽110t-3可被称为末端沟槽(或称为末端横向沟槽)。尽管在本文的所有实施方式中未示出，但在实施方式中的任一个中，横向沟槽可被实现为末端沟槽。

图3示出了晶体管器件300，其为图1a和图1b所示的晶体管器件100的变型形式。结合图3所述的原理可应用于本文所述的实施方式中的任一个。

图3所示的晶体管器件300包括沟槽组110，该沟槽组具有h形部分118，该h形部分具有h形图案。例如，沟槽110a和110c经由横向沟槽110t-4耦接以限定h形图案，并且沟槽110d和110e经由横向沟槽110t-5耦接以限定h形图案。h形图案(以及其中的横向沟槽110t-4、110t-5)设置在多晶硅层120内的开口124的区域(例如，多晶硅环122)内。在该实施方式中，横向沟槽110t-4、110t-5对准(例如，沿着同一条线对准)。在一些实施方式中，横向沟槽110t-4、110t-5可能不沿着同一条线对准。

在该实施方式中，限定h形形状的沟槽对不经由横向沟槽耦接。换句话讲，在沟槽对之间不包括横向沟槽。在该实施方式中，在沟槽110c和110d(其为相邻的沟槽)之间不包括横向沟槽。这些h形沟槽对经由多晶硅层120(例如，多晶硅环122)电耦接。尽管在图3中未示出，但晶体管器件300可包括多晶硅电介质和/或不同类型的横向沟槽。

图4示出了晶体管器件400，其为图1a和图1b所示的晶体管器件100的变型形式。结合图4所述的原理可应用于本文所述的实施方式中的任一个。

图4所示的晶体管器件400包括具有梯形部分417-1的第一沟槽组410-1和具有梯形部分417-2的第二沟槽组410-2。第一沟槽组410-1的梯形部分417-1与多晶硅层120中的第一开口424-1相关联(例如，设置在该第一开口下方)，并且第二沟槽组410-1的梯形部分417-2与多晶硅层120中的第二开口424-2相关联(例如，设置在该第二开口下方)。梯形部分417-1内的一些横向沟槽沿着同一条线对准并且平行于至少一个其他横向沟槽。梯形部分417-2内的横向沟槽以与梯形部分417-1中的横向沟槽相同的方式配置。

在该实施方式中，第三沟槽组410-3经由横向沟槽(例如，梯形图案)耦接。第三沟槽组410-3可以是交错沟槽。在该实施方式中，所有第三沟槽组410-3经由横向沟槽耦接到第三沟槽组410-3内的其他沟槽，或者经由横向沟槽耦接到第一沟槽组410-1或第二沟槽组410-2。因此，第三沟槽组410-3(或交错沟槽)设置在沟槽组410-1和410-2之间。与第三沟槽组相关联的横向沟槽设置在有源区130a的下方。尽管在图4中未示出，但晶体管器件400可包括多晶硅电介质和/或不同类型的横向沟槽(例如，末端沟槽)。

在该实施方式中，所有沟槽410-1、410-2和410-3都经由横向沟槽耦接。在一些实施方式中，至少一些相邻沟槽对可能不经由横向沟槽耦接。例如，沟槽410-1中的至少一些可能不经由开口424-1内的横向沟槽耦接，和/或沟槽410-2中的至少一些可能不经由开口424-2内的横向沟槽耦接。

如图4所示，接触开口130b具有长度d1。接触开口130b跨越开口424-1和424-2之间。换句话讲，接触开口130b的长度d1比开口424-1和424-2之间的间距更长。接触开口130b的长度d1允许更好地电连接到与开口424-1和424-2相关联的器件。

图5示出了晶体管器件500，其为图1a和图1b所示的晶体管器件100的变型形式。晶体管器件500包括图4所示的许多特征。

图5所示的晶体管器件500包括具有h形部分517-1的第一沟槽组510-1和具有h形部分517-2的第二沟槽组510-2。第一沟槽组510-1的h形形状517-1与多晶硅层120中的第一开口524-1相关联(例如，设置在该第一开口下方)，而第二沟槽组510-1的h形形状517-2与多晶硅层120中的第二开口524-2相关联(例如，设置在该第二开口下方)。在该实施方式中，第三沟槽组510-3(例如，交错沟槽510-3)经由横向沟槽510t(其为末端沟槽(例如，横向末端沟槽))耦接。尽管在图5中未示出，但晶体管器件500可包括多晶硅电介质和/或不同类型的横向沟槽。

图6是示出了制备本文所述的晶体管器件的方法的图。如图6所示，可在衬底内形成沟槽组(框610)。在一些实施方案中，可使用硬掩模(也可称为硬掩模电介质层)形成沟槽组。

图7a至图7d示出了图6的框610中的沟槽模块工艺。具体地，图7a示出了包括h形部分、交错沟槽、横向末端沟槽等的沟槽结构710(也可称为沟槽或沟槽组)的平面图。图7b至图7d分别是沟槽结构710沿着线7b至7d切割的剖视图。在该实施方式中，在衬底700内使用硬掩模711形成沟槽结构710。

如图6所示，可形成一个或多个电介质层(框615)。电介质层可包括例如牺牲氧化物层、栅极氧化物层等。电介质层中的一个或多个电介质层可为沟槽组的表面加衬。

如图6所示，可在沟槽组中形成多晶硅电极(框620)。电极可以是例如栅极电极。如图6所示，也可形成齐纳二极管部件(或模块)(框625)。如框630所示，可执行多晶硅光蚀刻工艺。

图8a至图8d示出了图6的框630中的多晶硅光/蚀刻工艺。具体地，图8a示出了其中栅极多晶硅810和栅极氧化物(或电介质)820为沟槽结构710加衬的沟槽结构710的平面图。图8b至图8d分别是沟槽结构沿着线8b至8d切割的剖视图。如图8a至图8d所示，在硬掩模850(或电介质层)上形成多晶硅环822(例如，栅极多晶硅环)。图8d示出了与栅极多晶硅810形成接触(例如，多晶硅接触)的多晶硅环822。如图8d所示，在位置880处没有栅极多晶硅810设置在沟槽(例如，沟槽结构组710中的沟槽)的尖端上。

如图6所示，可使用多种工艺形成多个附加结构。例如，可对沟道进行注入(框635)，对漏极进行注入(例如，轻掺杂漏极、n型轻掺杂漏极)(框640)，可形成层间电介质(ild)(例如，金属间电介质层)(框645)，可形成接触(例如，接触光蚀刻)(框650)，可形成源极区和漏极区(例如，第二n型源极注入和漏极注入、第二源极注入和漏极注入(框655)，可形成主体区(框660)，可形成一个或多个金属层(例如，图1a和图1b所示的金属层191，图9b、图9d所示的金属层991a、991b)(框665)，和/或可形成焊盘氮化硅(sin)和/或聚酰亚胺(框670)。

图9a至图9d示出了与框635至框665的工艺相关联的结构中的至少一些。具体地，图9a示出了沟槽结构710上的金属层的平面图。图9b至图9d分别是该结构沿着线9b至线9d切割的剖视图。

图9a示出了有源区域930a。图9b至图9d示出了使特征与金属层991a、991b(在图9b和图9d中示出)绝缘的层间电介质层960。金属层991b经由接触开口930b中的多晶硅接触件931b与多晶硅环822接触。至少在图9b中示出了沟道970和源极区/漏极区975。如图9d所示，在位置980处没有栅极多晶硅设置在沟槽(例如，沟槽结构组710中的沟槽)的尖端上。如图9d所示，沟道注入物970渗透硬掩模850，然后经由热过程扩散。

在至少一个实施方式中，一种形成本文所述的器件的方法可包括例如形成设置在衬底的半导体区内的沟槽，其中该沟槽衬有栅极电介质并且包括设置在沟槽内的电极。该方法可包括形成设置在沟槽上方的多晶硅层，其中沟槽具有设置在多晶硅层中的开口下方的末端部分，并且沟槽的末端部分设置在开口的第一侧和开口的第二侧之间。

在另一个实施方式中，一种形成本文所述的器件的方法可包括例如形成设置在衬底的半导体区内的沟槽对，其中该沟槽对中的每一个沟槽都衬有栅极电介质并且包括设置在沟槽对中的每一个沟槽内的电极。该方法可包括形成设置在沟槽对上方的多晶硅层，其中该沟槽对中的每一个沟槽都具有设置在多晶硅层中的开口下方的末端部分，并且该沟槽对通过设置在开口内的横向沟槽接合。

在又一个实施方式中，一种形成本文所述的器件的方法可包括形成设置在衬底的半导体区内的沟槽，其中该沟槽可衬有栅极电介质并且可包括设置在沟槽内的电极。该方法可包括形成设置在沟槽上方的多晶硅层并且限定环，其中该环具有设置在沟槽上方并与沟槽绝缘的第一部分。环的第一部分可设置在沟槽的末端的第一侧上。该方法还可包括形成与环的第二部分直接接触的金属接触件(通过接触开口)，其中该环的第二部分设置在与沟槽的末端的第一侧相对的沟槽的末端的第二侧上。

图10a至图10c示出了晶体管器件1000，其为图1a和图1b所示的晶体管器件100的变型形式。该晶体管器件1000包含和/或可包含以上结合其他实施方式所述的许多特征。

在该实施方式中，沟槽1010的末端部分1011a延伸超出多晶硅层1020并且不设置在多晶硅层的下方(例如，设置在多晶硅层的外部)。图10a不包括多晶硅环结构。示出了接触开口1030b(可通过其接触金属层1091b)和有源区1030a(可通过其接触金属层1091a)。在该实施方式中，沟槽1010包括h形部分。平行沟槽中的一个平行沟槽中不包括h形部分。在一些实施方式中，可在沟槽1010的末端部分1011a处实现其他类型的结构(例如，梯形、u形(未示出))。在图10a中示出金属层1091a和1091b。在图10a中以实线示出多晶硅层1020，即使沟槽1020在多晶硅层1020的下方(图11至图14d中的视图以类似的方式示出)。

图10a示出了：线10b，其对应于图10b中的剖视图；以及线10c，其对应于图10c中的剖视图。图10b示出了与多晶硅层1020接触(即，经由接触开口1030b电连接到沟槽1010中的多晶硅)的金属层1091b。图10b还示出了电介质层1040和硬掩模1050。图10c示出了沿着沟槽1010中的一个沟槽的长度的剖视图。在图10c中示出沟道注入物1070(例如，沟道区)。

图11示出了晶体管器件1100，其为图1a和图1b所示的晶体管器件100的变型形式。该晶体管器件1100包含和/或可包含以上结合其他实施方式所述的许多特征。

在该实施方式中，沟槽1110的末端部分1111a延伸超出多晶硅层1120并且不设置在多晶硅层的下方。图11不包括多晶硅环结构。示出了接触开口1130b和有源区1130a(可通过其接触一个或多个金属层)。接触开口1130b向多晶硅层1120敞开(并且可包括多晶硅接触件)。接触开口1130b设置在沟槽1110的相对侧上。在该实施方式中，沟槽1110包括梯形部分。在一些实施方式中，可在沟槽1110的末端部分1111a处实现其他类型的结构。尽管在图10a至图10c和图11中未示出，但在图10a至图10c的晶体管器件1000中或在图11的晶体管器件1100中可包括交错沟槽诸如110b(在图2至图3中示出)、410-3(在图4中示出)和510-3(在图5中示出)。

图12a示出了晶体管器件1200，其为图1a和图1b所示的晶体管器件100的变型形式。该晶体管器件1200包含和/或可包含以上结合其他实施方式所述的许多特征。在该实施方式中，沟槽1210的末端部分1211a延伸超出多晶硅层1220并且不设置在多晶硅层的下方。因此，图12a不包括多晶硅环结构(沟槽1210终止于其中)。该实施方式在多晶硅层1220的延伸超出沟槽1210的末端的部分1223上方包括接触开口1230b(可通过其接触金属层1291b)。还示出了有源区1230a(可通过其接触金属层1291a)。在该实施方式中，沟槽1210不包括诸如在梯子部分中的连接横向沟槽。

如图12a所示，不包括完整的多晶硅环结构，但通过多晶硅流道1221、颈缩部分1222和部分1223形成部分环。这些元件形成c形或者限定沟槽1210的末端终止于其中的凹入形状。

在一些实施方式中，可在沟槽1210的末端部分1211a处实现其他类型的结构(例如，梯形部分)。如图12a所示，晶体管器件1200包括具有末端横向沟槽的交错沟槽1210-1。在一些实施方式中，交错沟槽1210-1可具有与图12a所示不同的配置。

如图12a所示，多晶硅层1220的多晶硅流道1221被配置为耦接到沟槽1210的电极。另外，颈缩部分1222连续地耦接在多晶硅流道1221和部分1223之间。在一些实施方式中，多晶硅层1220的部分1223可比多晶硅层1220的其他部分(例如，颈缩部分1222、多晶硅流道1221)更厚。

尽管接触开口1230b设置在多晶硅层1220的延伸超出沟槽1210的末端的部分1223的上方，但在一些实施方式中，接触开口可设置在多晶硅层1220的介于沟槽1210之间(例如，不延伸超出沟槽1210的末端)的部分的上方。例如，接触开口可设置在多晶硅层1220的颈缩部分1222上方。

图12b示出了沿着图12a所示的线12b的剖视图。图12b示出了与多晶硅层1220接触(即，经由接触开口1230b电连接到沟槽1210中的多晶硅)的金属层1291b。图12b还示出了电介质层1240和硬掩模1250。在图12b中示出了沟道注入物1270(例如，沟道区)和源极区/漏极区1275。

图13示出了晶体管器件1300，其为图1a和图1b所示的晶体管器件100的变型形式。该晶体管器件1300包含和/或可包含以上结合其他实施方式所述的许多特征。图13中未示出以类似于与其他实施方式相关联的金属层的方式包括在内的金属层。

在该实施方式中，沟槽1310的末端部分1311a-1、1311a-2设置在多晶硅环1322-1和1322-2中。该实施方式在多晶硅层1320(其可设置在硬掩模(未示出)上)的延伸超出沟槽1310的末端的部分上包括接触开口1330b。还示出了有效区1330a。

在该实施方式中，沟槽1310经由交错沟槽1310-1、1310-2、1310-3连接在金属区域中，使得终止于多晶硅环1322-1和1322-2中的沟槽的数量相对较小(例如，是平行沟槽1310的数量的一半或更少、是平行沟槽1310的数量的一半以上)。具体地，平行沟槽(例如，沟槽1310a、1310b)通过交错沟槽(例如，交错沟槽1310-1)分开。由于例如平行沟槽(或全长沟槽)1310a、1310b通过交错沟槽1310-1分开，因此平行沟槽1310中的全长沟槽可具有沿着方向p1(正交于沟槽1310的纵向长度)更宽的末端并且可避免上述问题(例如，goi问题)。

在一些实施方式中，交错沟槽1310-1至1310-3可具有在一些实施方式中，与图13所示不同的配置。在一些实施方式中，可在沟槽1310的末端1311a-1、1311a-2处实现其他类型的结构。

图14a至图14d示出了晶体管器件1400，其为图1a和图1b所示的晶体管器件100的变型形式。图14a至图14d的变型形式可以任何组合来实现和/或可与上述实施方式(或特征)组合。该晶体管器件1400包含和/或可包含以上结合其他实施方式所述的许多特征。图14a至图14d中示出了有源区1440a。在图14a至图14d中未示出以类似于与其他实施方式相关联的金属层的方式包括在内的金属层。

在图14a所示的实施方式中(以及在许多变型形式中)，沟槽1410(其包括沟槽1410-1、1410-2、1410-3)的末端部分1411a设置在多晶硅环中，这些多晶硅环在多晶硅层1320内偏移(沿着纵向长度或方向(从图的左侧到右侧))。因此，沟槽1410的末端部分1411a以不同的长度终止(例如，沟槽1410-1、1410-3较长或被推出去(全长)，而沟槽1410-2为较短或交错的沟槽)。该实施方式包括在多晶硅层1420的一部分上方的接触开口1430b。接触开口1430b与多晶硅层1420接触(经由多晶硅接触件)，该多晶硅层可设置在硬掩模(未示出)上。接触开口1430b设置在沟槽1410-2的相对侧上。在该实施方式中，沟槽1410-1、1410-2、1410-3中的每一者都终止于不同的(和相应的)多晶硅环1422-1、1422-2、1422-3内。

在该实施方式中，沟槽对1410的末端部分1411a与横向沟槽(呈u形，使用了横向末端沟槽)连接。在一些实施方式中，沟槽对1410的末端部分1411a不与横向沟槽连接。该实施方式可解决在一些实施方式中容易出现不对准问题的区域(诸如圆圈q1所示)。在该实施方式中，避免t形连接(例如，与全长沟槽之间的交错沟槽相关联)，这可能导致沟槽具有不同的深度并且在一些实施方式中可能导致性能问题。在一些实施方式中，可在沟槽1410的末端部分1411a处实现其他类型的结构。

图14b示出了图14a所示的晶体管器件1400的变型形式。在该变型形式中，(一个或多个)多晶硅环在不终止于多晶硅环内的相邻沟槽上方延伸(如箭头所示)。例如，沟槽1410-2中的至少一个沟槽(其可称为直通沟槽)在多晶硅环1422-1下方延伸。沟槽1410-2中的至少一个沟槽相反终止于多晶硅环1422-2内。沟槽1410-1终止于多晶硅环1422-1内。该实施方式还可解决在一些实施方式中容易出现未对准问题的区域(如r1处的小双向箭头所示)。

图14c示出了图14a和图14b所示的晶体管器件1400的变型形式，其中不包括横向沟槽。在该实施方式中，接触开口1430b被设置在沟槽1410的末端之外，而不是被分成多个接触件。接触开口1430b跨越多晶硅环1422-1至1422-3的距离。尽管未示出，但在一些实施方式中，该变型形式可能不包括一个或多个直通沟槽。

图14d示出了图14a至图14c所示的晶体管器件1400的变型形式，其中不包括横向沟槽并且其中沟槽中的至少一些不终止于多晶硅环内(例如，去除了其他实施方式中的多晶硅环1422-2)。相反，沟槽1410-2终止于多晶硅层1420的凹部1422b或腔体内。在一些实施方式中，可在沟槽1410中的至少一些的末端部分1411a处实现其他类型的结构(例如，梯形、u形形状、h形形状)。尽管未示出，但在一些实施方式中，该变型形式可能不包括一个或多个直通沟槽。

图15为示出了沿着可结合本文所述的实施方式实现的垂直mosfet结构1500的沟槽的剖视图的图。

本文所公开的具体结构和功能细节仅仅是代表性的，只是为了描述示例实施方案的目的。然而，示例性实施方案以许多替代形式体现，并且不应该被解释为仅限于本文阐述的实施方案。

一些实施方式可使用各种半导体处理和/或封装技术来实现。一些实施方式可使用与半导体衬底相关联的各种类型的半导体处理技术来实现，该半导体衬底包括但不限于例如硅(si)、砷化镓(gaas)、氮化镓(gan)等等。

本文所用的术语仅用于描述特定实施方式的目的，而并非旨在对这些实施方式进行限制。如本文所用，单数形式“一个”、“一种”和“该”旨在还包括复数形式，除非语境中另外明确地指出其他情况。还应当理解，当在本说明书中使用术语“包含”和/或“包括”时，规定了所述特征、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、步骤、操作、元件、部件和/或它们的组的存在或添加。

还应当理解，当元件诸如层、区域或衬底被提及在另一个元件上、连接到另一个元件、电连接到另一个元件、耦接到另一个元件、或电耦接到另一个元件时，该元件可直接在另一个元件上、连接另一个元件、或耦接到另一个元件，或可存在一个或多个中间元件。相反，当元件被提及直接在另一个元件或层上、直接连接到另一个元件或层、或直接耦接到另一个元件或层时，不存在中间元件或层。虽然在整个具体实施方式中可能不会使用术语直接在…上、直接连接到…、或直接耦接到…，但是被示为直接在元件上、直接连接或直接耦接的元件能以此类方式提及。本申请的权利要求书可被修订以叙述在说明书中描述或者在附图中示出的示例性关系。

如在本说明书中所使用的，除非根据上下文明确地指出特定情况，否则单数形式可包括复数形式。除了附图中所示的取向之外，空间相对术语(例如，在…上方、在…上面、在…之上、在…下方、在…下面、在…之下、在…之以下等)旨在涵盖器件在使用或操作中的不同取向。在一些实施方式中，在…上面和在…下面的相对术语可分别包括竖直地在…上面和竖直地在…下面。在一些实施方式中，术语邻近能包括横向邻近或水平邻近。

本文参考截面图描述了本发明的发明构思的示例性实施方式，该截面图是示例性实施方式的理想化实施方式(和中间结构)的示意图。因此，可以预期由于例如制造技术和/或公差导致的图示形状的变化。因此，本发明的发明构思的示例性实施方式不应理解为限于本文所示的区域的特定形状，而是应理解为包括例如由制造而导致的形状偏差。因此，附图中所示的区域实质上是示意性的，它们的形状并非旨在示出器件区域的精确形状，也并非旨在限制示例性实施方式的范围。

应当理解，尽管本文可使用术语“第一”、“第二”等来描述各种元件，但这些元件不应受这些术语限制。这些术语只是用于将一个元件与另一元件区分开。因此，“第一”元件可被称作“第二”元件，而不脱离本发明实施方式的教导。

除非另外定义，否则本文所用的所有术语(包括技术和科学术语)具有与本发明构思所属领域的普通技术人员通常理解的含义相同的含义。还应当理解，诸如在常用词典中定义的那些术语之类的术语应被解释为具有与其在相关领域和/或本说明书的上下文中的含义一致的含义，并且将不被解释为理想化或过于正式的意义，除非在本文明确定义。

虽然所描述的实施方式的某些特征已经如本文所述进行了说明，但是本领域技术人员现在将想到许多修改形式、替代形式、变化形式和等同形式。因此，应当理解，所附权利要求书旨在涵盖落入具体实施的范围内的所有此类修改形式和变化形式。应当理解，这些修改形式和变化形式仅仅以举例而非限制的方式呈现，并且可以进行形式和细节上的各种变化。除了相互排斥的组合以外，本文所述的装置和/或方法的任何部分可以任意组合进行组合。本文所述的实施方式能包括所描述的不同实施方式的功能、部件和/或特征的各种组合和/或子组合。