一种半导体结构及其制造方法与流程

本发明涉及半导体技术领域，特别涉及一种半导体结构及其制造方法。

背景技术：

随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的信息存储量以及更多的功能，半导体芯片向更高集成度方向发展。栅氧化层为通过将衬底表层的硅氧化为二氧化硅形成，是用作隔离的氧化介质层。在大规模集成电路中，栅氧化层的性能直接决定了集成电路的性能、可靠性以及成品率。栅极氧化层的质量对于最后形成的半导体器件的性能和良率是至关重要的。如果栅极氧化层的表面上具有大量的缺陷，当在栅极氧化层上形成栅极结构后，由于栅极氧化层与栅极结构接触的表面上有大量的缺陷，导致半导体器件的可靠性降低，进而导致最终器件的良率和性能的损失。

技术实现要素：

鉴于上述现有技术的缺陷，本发明提出一种半导体结构及其制造方法，以改善栅极氧化层的质量，从而提高半导体器件的可靠性。

为实现上述目的及其他目的，本发明提出一种半导体结构的制造方法，包括：

提供一半导体衬底；

依次形成氧化层和牺牲层于所述半导体衬底上，其中，所述氧化层的厚度为第一厚度；

形成多个沟槽于所述半导体衬底上，所述沟槽从所述牺牲层延伸至所述半导体衬底中；

形成隔离介质层于所述多个沟槽及所述牺牲层上，并移除位于所述牺牲层上的所述隔离介质层，以形成多个隔离结构；

形成阱区于所述半导体衬底中；

通过刻蚀工艺对所述氧化层进行处理，以使所述氧化层的厚度等于第二厚度，所述第一厚度大于所述第二厚度；

形成多晶硅栅极于刻蚀后的所述氧化层上。

进一步地，所述第一厚度为450-500埃，所述牺牲层的厚度为1400-1600埃。

进一步地，所述沟槽的深度为2000-9000埃。

进一步地，形成所述阱区之前，还包括移除所述牺牲层。

进一步地，所述阱区包括第一阱区和第二阱区。

进一步地，所述第一阱区的深度为1.4-1.6微米，所述第二阱区的深度为1.4-1.6微米。

进一步地，所述隔离结构位于所述第一阱区和所述第二阱区之间。

进一步地，使用稀氢氟酸溶液刻蚀所述氧化层，所述稀氢氟酸溶液中氢氟酸与去离子水的比例为1:300-1:400，刻蚀时间为300-400秒。

进一步地，所述第二厚度为380-400埃。

进一步地，本发明还提出一种半导体结构，包括：

半导体衬底；

氧化层，位于所述半导体衬底上；

多个隔离结构，位于所述半导体衬底中，且其顶面高于所述半导体衬底表面；

第一阱区，位于所述半导体衬底中；

第二阱区，位于所述半导体衬底中，其中，所述多个隔离结构位于所述第一阱区和所述第二阱区之间；

栅极结构，位于所述氧化层上。

综上所述，本发明提出一种半导体结构及其制造方法，该制造方法在形成氧化层时增加氧化层的厚度，当通过离子注入的方式在衬底中形成第一阱区和第二阱区时，注入离子过程会对氧化层的结构造成损伤，会在氧化层的表面形成缺陷，通过刻蚀工艺去除一定厚度的氧化层，从而可以有效去除氧化层表面上的缺陷，改善氧化层的质量，然后在氧化层上形成栅极结构，从而可以提高最终形成的半导体器件的可靠性。

附图说明

图1：本实施例中半导体结构的制造方法流程图。

图2a：半导体衬底的结构示意图。

图2b：氧化层的结构示意图。

图3：在牺牲层上形成光阻层的结构示意图。

图4：形成沟槽的结构示意图。

图5：形成隔离介质层的结构示意图。

图6：移除位于牺牲层上的隔离介质层的结构示意图。

图7：形成隔离结构的结构示意图。

图8：形成第一阱区的结构示意图。

图9：形成第二阱区的结构示意图。

图10：氧化层刻蚀前的结构示意图。

图11：对氧化层进行湿法刻蚀后的结构示意图。

图12：形成多晶硅层的结构示意图。

图13：在多晶硅层上形成光阻层的结构示意图。

图14：半导体结构的结构示意图。

符号说明

101半导体衬底

102氧化层

102a第一氧化层

102b第二氧化层

1021第一部分

1022第二部分

103牺牲层

104光阻层

104a开口

105沟槽

106隔离介质层

106a隔离结构

1061填充部

1062凸起部

107第一阱区

108第二阱区

109多晶硅层

109a栅极结构

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

如图1所示，本实施例提出一种半导体结构的制造方法，该制造方法可以用于制造半导体结构，例如用于制造各种存储器，例如非挥发性存储器，可程式只读存储器，可擦拭可程式只读存储器及闪存存储器。通过该半导体结构的制造方法制造的半导体结构可靠性强，该制造方法可以包括：

s1：提供一半导体衬底；

s2：依次形成氧化层和牺牲层于所半导体述衬底上，其中，所述氧化层的厚度为第一厚度；

s3：形成多个沟槽于所述半导体衬底上，所述沟槽从所述牺牲层延伸至所述半导体衬底中；

s4：形成隔离介质层于所述多个沟槽及所述牺牲层上，并移除位于所述牺牲层上的所述隔离介质层，以形成多个隔离结构；

s5：形成阱区于所述半导体衬底中；

s6：通过刻蚀工艺对所述氧化层进行处理，以使所述氧化层的厚度等于第二厚度，所述第一厚度大于所述第二厚度；

s7：形成多晶硅层于刻蚀后的所述氧化层上。

如图2a所示，在步骤s1中，首先提供一半导体衬底101，半导体衬底101可以是单晶硅，多晶硅，非晶硅中的一种。该半导体衬底101也可以是硅锗化合物，硅镓化合物中的一种，所述半导体衬底101可以包括外延层或绝缘层上硅(silicononinsulator，soi)结构。

如图2a所示，在步骤s2中，首先对半导体衬底101表面进行清洗，去除半导体衬底101表面的杂质颗粒或其它污染物。然后在所述半导体衬底101上形成氧化层102，形成所述氧化层102的方法可以是高温炉管氧化，快速热氧化，原位水蒸气产生氧化法中的一种。在本实施例中，通过延长氧化时间，增加氧化层102的厚度，并将氧化层102的厚度定义为第一厚度，所述第一厚度可以为450-500埃，例如470埃，480埃。

如图2b所示，在本实施例中，可例如通过高温炉管氧化工艺形成氧化层102，氧化层102的形成过程包括，先将半导体衬底101放置在管式炉内，通入氧气，在800-900℃的温度下将半导体衬底102表面氧化生成一层薄氧化物介质层，即第一氧化层102a。第一氧化层102a的厚度可以为150埃，第一氧化层102a的生长时间可以在5分钟以内。在本实施例中，第一氧化层102a的生长曲线呈线性形状，此时第一氧化层102a的生长效率快，第一氧化层102a的厚度均一性较差。在形成第一氧化层102a之后，还可以在1000-1200℃的温度下，在氮气或惰性气体的保护下，对具有第一氧化层102a的半导体衬底101进行退火处理，在退火过程中，氮气或惰性气体被通入管式炉中，将管式炉中的氧气全部置换，以避免第一氧化层102a继续生长。所述氮气或惰性气体的流量可以为6-10l/min。在退火完成后，在800-900℃的温度下，在氯化氢的存在下，在第一氧化层102a表面形成第二氧化层102b，所述第二氧化层102b的厚度可以在300-350埃，在第二氧化层102b的生长过程中通入少量的氯化氢可以减少氧化层102中可移动金属离子电荷的含量。所述氯化氢的流量可以为0.1-0.2l/min，所述氧气的流量可以为8-12l/min。在本实施例中，第二氧化层102b的生长曲线为抛物线状，第二氧化层102b的生长速率缓慢，第二氧化层102b的厚度均一性较好，第二氧化层102b的厚度在300-350埃，第二氧化层102b的生长时间可以在30分钟以内。第二氧化层102b生长达到设定厚度之后，使用氮气或惰性气体置换管式炉中的氧气，以避免第二氧化层102b继续生长，然后降温完成氧化层102的制造。

如图2a所示，在步骤s2中，在形成氧化层102后，在氧化层102上形成牺牲层103。该牺牲层103的材料可以是氮化硅，该牺牲层103可以通过低压化学气相沉积，次大气压化学气相沉积，常压化学气相沉积，离子体增强化学气相沉积或高密度等离子体化学气相淀积中的一种实施的。在本实施例中，该牺牲层103的厚度可例如在1400-1600埃，例如为1500埃，牺牲层103同时作为化学机械研磨平坦化沟槽中填充的介质材料的停止层。

如图3-4所示，在步骤s2中，在牺牲层103上形成光阻层104，光阻层104包括多个开口104a，开口104a暴露出牺牲层103的表面。在本实施例中，通过开口104a定义出沟槽的位置，也就是通过开口104a向下刻蚀，也就是依次移除位于开口104a下方的牺牲层103，氧化层102和部分半导体衬底101，以在半导体衬底101中形成多个沟槽105。在本实施例中，可以通过干法刻蚀依次移除牺牲层103，氧化层102和部分半导体衬底101，也就是以光阻层104为掩膜层，依次刻蚀牺牲层103和氧化层102，然后去除光阻层104，然后以牺牲层103和氧化层102为掩膜层，刻蚀半导体衬底101。从图4中可以看出，在半导体衬底101中形成多个沟槽105，图4中显示出三个沟槽105。沟槽105从牺牲层103延伸至半导体衬底101中，也就是沟槽105的上端位于牺牲层103和氧化层102中，沟槽105的下端位于半导体衬底101中，沟槽105的上端呈矩形状，沟槽105的下端呈倒梯形状。沟槽105的深度可以在2000-9000埃之间，例如为3000埃，6000埃或8000埃。

如图3-4所示，形成沟槽105的方法可以为等离子体干法刻蚀，所述等离子体干法刻蚀选用的刻蚀气体要使所述沟槽105的侧壁较为光滑，具有较少的晶格缺陷，且使所述沟槽105的底部边角较为平滑，所述刻蚀气体还要使所述沟槽105侧壁具有较为倾斜的轮廓。所述刻蚀气体可以是cl2、hbr或hbr与其它气体的混合气体，例如可以是hbr与o2和cl2的混合气体，或hbr与nf3和he的混合气体。刻蚀形成沟槽105的深度可以通过刻蚀的时间控制。

图3中的箭头表示刻蚀方向。

如图5所示，在步骤s4中，在形成沟槽105之后，可以先对沟槽105的侧壁及顶角进行热氧化，以在所述沟槽105中形成热氧化侧壁及热氧化圆化顶角，以提高隔离性能。然后例如通过等离子体增强化学气相沉积工艺于所述沟槽105和牺牲层103上形成隔离介质层106。所述隔离介质层106的材料包括二氧化硅，氮化硅，氮氧化硅等。

如图6-7所示，在形成隔离介质层106之后，可以通过化学机械研磨工艺去除位于牺牲层103上的隔离介质层106，以平坦化隔离介质层106，并停留在牺牲层103上。在化学机械研磨工艺完成之后，可以使用湿法刻蚀去除牺牲层103。例如，使用加热的磷酸溶液接触牺牲层103，例如将制程晶圆浸泡在一种或多种磷酸刻蚀液中，磷酸刻蚀液的温度可以在150-175℃。

如图7所示，通过湿法刻蚀工艺去除牺牲层103，使得隔离介质层106形成位于沟槽105中的填充部1061以及凸出于填充部1061上的凸起部1062，填充部1061和凸起部1062形成隔离结构106a。填充部1061位于半导体衬底101和氧化层102中，凸起部1062凸出于氧化层102，也就是隔离结构106a的顶面高于氧化层102的表面，凸起部1062的高度在300-400埃，填充部1061和凸起部1062通过图7中的虚线分开。在本实施例中，该隔离结构106a的高度在1500-6500埃，例如为3000埃，4000埃或5000埃。在本实施例中，当后期去除牺牲层103时，该凸起部1062可以保证氧化层102与隔离结构106a接触位置的平整性。

如图6所示，在一些实施例中，还可以将位于沟槽内的隔离介质层106定义为隔离结构，然后在半导体衬底101中形成阱区之前，还可以去除牺牲层103。

如图8-9所示，在步骤s5中，在形成隔离结构106a之后，通过离子注入的方式在半导体衬底101中形成阱区，所述阱区包括第一阱区107和第二阱区108。图8显示为形成第一阱区107的结构示意图，图9显示为形成第二阱区108的结构示意图。图8-9中的箭头表示离子注入的方向。

如图8所示，首先对氧化层102进行划分，根据隔离结构106a将氧化层102划分成第一部分1021和第二部分1022。需要说明的是，为清楚的阐述第一阱区107和第二阱区108的位置，因此将氧化层102划分成第一部分1021和第二部分1022。在形成第一阱区107时，首先在第二部分1022上形成光阻层104，然后在光阻层104的掩膜下，通过离子注入(ironimplant)的方法，向第一部分1021注入第一类型掺杂离子，并进行扩散，以在半导体衬底101中形成第一阱区107。在本实施例中，第一阱区107的深度在1.4-1.6微米，例如为1.5微米。第一阱区107可例如为n型阱区，第一类型掺杂离子可以为n型离子，例如为p、as或sb。

如图9所示，在形成第一阱区107之后，在第一部分1021上形成光阻层104，然后在光阻层104的掩膜下，通过离子注入(ironimplant)的方法，向第二部分1022注入第二类型掺杂离子，并进行扩散，以在半导体衬底101中形成第二阱区108。在本实施例中，第二阱区108的深度在1.4-1.6微米，例如为1.5微米。第二阱区108可例如为p型阱区，第二类型掺杂离子可以为p型离子，例如为b、ga或in。

如图10所示，在本实施例中，第一阱区107和第二阱区108均形成在半导体衬底101中，第一阱区107和第二阱区108之间存在隔离结构106a。第一阱区107和第二阱区108的深度一致，例如为1.5微米。第一阱区107可例如为n型阱区，第一阱区107为形成nmos器件提供工艺平台。第二阱区108可例如为p型阱区，第二阱区108为形成pmos器件提供工艺平台。当然，在一些实施例中，第一阱区107还可以为p型阱区，第一阱区107为pmos器件提供工艺平台，第二阱区108还可以为n型阱区，第二阱区108为nmos器件提供工艺平台。

如图10-11所示，在步骤s6中，首先去除光阻层104，由于采用离子注入的方法形成第一阱区107和第二阱区108，氧化层102上方未形成保护层，当进行离子注入时，注入离子会对氧化层102的表面进行轰击，导致氧化层102表面的结构产生损伤，会造成氧化层102表面出现缺陷，氧化层102上的缺陷会影响氧化层102的质量。因此本实施例中通过湿法刻蚀去除一定厚度的氧化层102，也就可以通过湿法刻蚀去除氧化层102表面的缺陷，由此可以提高氧化层102的质量。在本实施例中，通过湿法刻蚀工艺之后，将氧化层102的厚度定义为第二厚度。经过湿法刻蚀之后，氧化层102的厚度可例如减小50-100埃，因此第二厚度小于第一厚度，经过刻蚀工艺之后，第二厚度例如在380-400埃，例如为400埃，也就是经过刻蚀工艺之后，氧化层102的厚度例如为400埃。在本实施例中，可例如通过湿法刻蚀刻蚀氧化层102，例如使用稀氢氟酸溶液刻蚀氧化层102，刻蚀时间例如为200秒-400秒，例如为300秒。在本实施例中，所述稀氢氟酸溶液中氢氟酸与去离子水的比例在1:300-1:400之间，例如氢氟酸与去离子水的比例为1:350。在本实施例中，由于稀氢氟酸溶液的浓度较低，因此可以精确控制刻蚀时间来去除氧化层102的厚度，也就是可以控制氧化层102的最终厚度。

如图10-11所示，在本实施例中，在形成氧化层102时增加了厚度，当氧化层102的表面出现缺陷时，通过湿法刻蚀减小氧化层102的厚度，也就可以通过湿法刻蚀去除氧化层102上的缺陷，同时还可以保证氧化层102具有一定的厚度，防止氧化层102被击穿。

如图12所示，在步骤s7中，在湿法刻蚀工艺完成后，在氧化层102上形成多晶硅层109，多晶硅层109覆盖氧化层102和隔离结构106a。多晶硅层109的厚度大于氧化层102的厚度。在本实施例中，可例如以硅烷作为反应气体形成多晶硅层109。该多晶硅层109的厚度可以例如在200nm～500nm之间，例如为300nm或400nm；当然，所述多晶硅层109的厚度可以根据实际需要进行设定。在本实施例中，所述多晶硅层109用于形成半导体器件的栅极结构，例如形成浮栅电极。

如图13-14所示，在形成多晶硅层109之后，在多晶硅层109上形成光阻层104，光阻层104未完全覆盖多晶硅层109，光阻层104位于第一阱区107和第二阱区108的区域上。然后根据暴露出的多晶硅层109，并向下刻蚀至半导体衬底101，也就是通过刻蚀去除氧化层102和隔离结构106a，从而形成栅极结构109a。从图14中可以看出，图14中显示出两个栅极结构109a，两个栅极结构109a分别位于第一阱区107和第二阱区108的区域上。具体地，一个栅极结构109a位于第一阱区107的区域上，且位于两个隔离结构106a之间，另一个栅极结构109a位于第二阱区108的区域上，且位于两个隔离结构106a之间。栅极结构109a与半导体衬底101之间还设置有氧化层102，氧化层102还可以定义为栅氧化层。在本实施例中，栅极结构109a可例如为浮栅电极。当然，在一些实施例中，还可以形成更多个栅极结构109a，例如形成四个或八个栅极结构109a。

如图14所示，在本实施例中，还可以在栅极结构109a上形成其他栅极结构，例如控制栅极，由于后续制程不在影响氧化层102的质量，因此不在阐述后续制程。

如图14所示，图14显示为本实施例中的半导体结构的结构示意图。该半导体结构包括半导体衬底101，半导体衬底101内设置有第一阱区107，第二阱区108。第一阱区107和第二阱区108相邻。所述第一阱区107例如为n型阱区，第一阱区107为nmos器件提供工艺平台。第二阱区108例如为p型阱区，第二阱区108为形成pmos器件提供工艺平台。第一阱区107的掺杂离子类型与第二阱区108的掺杂离子类型不同，第一阱区107的掺杂离子例如为p、as或sb，第二阱区108的掺杂离子例如为b、ga或in。在本实施例中，第一阱区107的深度例如为1.5微米，第二阱区108的深度例如为1.5微米。

如图14所示，在本实施例中，在半导体衬底101中还设置有多个隔离结构106a，隔离结构106a还位于第一阱区107和第二阱区108之间。在本实施例中，该隔离结构106a的材料可以包括氮化硅、氧化硅或氮氧化硅等。在本实施例中，所述隔离结构106a的材料包括氧化硅。所述隔离结构106a纵截面的形状可以根据实际需要进行设定，图13中以所述隔离结构106a纵截面的形状包括倒梯形作为示例；当然，在其他示例中，所述隔离结构106a纵截面的形状还可以为u形等等。所述隔离结构106a例如为浅沟槽隔离结构。

如图14所示，在本实施例中，半导体衬底101可以是单晶硅，多晶硅，非晶硅中的一种。该半导体衬底101也可以是硅锗化合物，硅镓化合物中的一种，所述半导体衬底101可以包括外延层或绝缘层上硅(silicononinsulator，soi)结构。

如图14所示，在本实施例中，在半导体衬底101上还设置有多个氧化层102，例如显示出两个氧化层102，两个氧化层102分别位于第一阱区107和第二阱区108上。具体地，一个氧化层102位于第一阱区107上，且位于隔离结构106a之间，另一个氧化层102位于第二阱区108上，且位于隔离结构106a之间。在本实施例中，该氧化层102还可以定义为栅氧化层。在沉积氧化层102时就增加了厚度，并将氧化层102的厚度定义为第一厚度，在形成栅极结构109a前，还可以通过湿法刻蚀去除氧化层102表面的缺陷，也就是通过湿法刻蚀来减小氧化层102的厚度，使得氧化层102的厚度等于第二厚度，以提高氧化层102的质量。在本实施例中，第一厚度例如为480埃，通过湿法刻蚀后，氧化层102的厚度变为第二厚度，第二厚度例如为400埃。

如图14所示，在本实施例中，可例如湿法刻蚀工艺刻蚀氧化层102，例如使用稀氢氟酸溶液刻蚀氧化层102，稀氢氟酸溶液中氢氟酸与去离子水的比例为1:300。当对氧化层102进行湿法刻蚀时，需要减小氧化层102的厚度，由于先增加氧化层102的厚度，氧化层102的厚度例如为450-500埃。因此通过湿法刻蚀后，既可以去除氧化层102表面的缺陷，又可以保证氧化层102具有一定的厚度，也就是可以保证氧化层102的厚度均一性较好。通过湿法刻蚀后，氧化层102的厚度可以减小50-100埃，通过湿法刻蚀后，氧化层102的厚度例如为380-400埃。所述氧化层102的材料例如为二氧化硅，可例如通过高温炉管氧化，快速热氧化，原位水蒸气产生氧化法中的一种形成所述氧化层102。该氧化层102还可以定义为栅氧化层。

如图14所示，在本实施例中，在氧化层102上还设置有栅极结构109a，栅极结构109a的厚度可以例如在200nm～500nm之间，例如为300nm或400nm；当然，所述栅极结构109a的厚度可以根据实际需要进行设定。在本实施例中，该栅极结构109a例如为浮栅电极，该栅极结构109a的材料例如为多晶硅，可例如通过化学气相沉积的方法形成该栅极结构。

如图14所示，本实施例中，该半导体结构可以应用于多种集成电路中，所述集成电路例如是存储器电路，如随机存取存储器，动态随机存取存储器，同步随机存取存储器，静态随机存取存储器或只读存储器等等。所述集成电路还可以是逻辑器件，如可编程逻辑阵列，专用集成电路，合并式逻辑集成电路，射频电路或任意其他电路器件。所述集成电路还可以用于例如用户电子产品，如个人计算机，便携式计算机，游戏机，蜂窝式电话，个人数字助理，摄像机，数码相机，手机等各种电子产品中。

综上所述，本发明提出一种半导体结构及其制造方法，该制造方法在形成氧化层时就增加氧化层的厚度，当通过离子注入的方式在衬底中形成第一阱区和第二阱区时，注入离子会对氧化层的结构造成损伤，会在氧化层的表面形成缺陷，通过刻蚀工艺去除一定厚度的氧化层，从而可以有效去除氧化层表面上的缺陷，改善氧化层的质量，然后在氧化层上形成栅极结构，从而可以提高最终形成的半导体器件的可靠性。该制造方法通过增加氧化层的厚度，在去除一定厚度氧化层时，还可以保证氧化层的厚度，防止氧化层被击穿。

在整篇说明书中提到“一个实施例(oneembodiment)”、“实施例(anembodiment)”或“具体实施例(aspecificembodiment)”意指与结合实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中，并且不一定在所有实施例中。因而，在整篇说明书中不同地方的短语“在一个实施例中(inoneembodiment)”、“在实施例中(inanembodiment)”或“在具体实施例中(inaspecificembodiment)”的各个表象不一定是指相同的实施例。此外，本发明的任何具体实施例的特定特征、结构或特性可以按任何合适的方式与一个或多个其他实施例结合。应当理解本文所述和所示的发明实施例的其他变型和修改可能是根据本文教导的，并将被视作本发明精神和范围的一部分。

还应当理解还可以以更分离或更整合的方式实施附图所示元件中的一个或多个，或者甚至因为在某些情况下不能操作而被移除或因为可以根据特定应用是有用的而被提供。

另外，除非另外明确指明，附图中的任何标志箭头应当仅被视为示例性的，而并非限制。此外，除非另外指明，本文所用的术语“或”一般意在表示“和/或”。在术语因提供分离或组合能力是不清楚的而被预见的情况下，部件或步骤的组合也将视为已被指明。

如在本文的描述和在下面整篇权利要求书中所用，除非另外指明，“一个(a)”、“一个(an)”和“该(the)”包括复数参考物。同样，如在本文的描述和在下面整篇权利要求书中所用，除非另外指明，“在…中(in)”的意思包括“在…中(in)”和“在…上(on)”。

本发明所示实施例的上述描述(包括在说明书摘要中所述的内容)并非意在详尽列举或将本发明限制到本文所公开的精确形式。尽管在本文仅为说明的目的而描述了本发明的具体实施例和本发明的实例，但是正如本领域技术人员将认识和理解的，各种等效修改是可以在本发明的精神和范围内的。如所指出的，可以按照本发明所述实施例的上述描述来对本发明进行这些修改，并且这些修改将在本发明的精神和范围内。

本文已经在总体上将系统和方法描述为有助于理解本发明的细节。此外，已经给出了各种具体细节以提供本发明实施例的总体理解。然而，相关领域的技术人员将会认识到，本发明的实施例可以在没有一个或多个具体细节的情况下进行实践，或者利用其它装置、系统、配件、方法、组件、材料、部分等进行实践。在其它情况下，并未特别示出或详细描述公知结构、材料和/或操作以避免对本发明实施例的各方面造成混淆。

因而，尽管本发明在本文已参照其具体实施例进行描述，但是修改自由、各种改变和替换意在上述公开内，并且应当理解，在某些情况下，在未背离所提出发明的范围和精神的前提下，在没有对应使用其他特征的情况下将采用本发明的一些特征。因此，可以进行许多修改，以使特定环境或材料适应本发明的实质范围和精神。本发明并非意在限制到在下面权利要求书中使用的特定术语和/或作为设想用以执行本发明的最佳方式公开的具体实施例，但是本发明将包括落入所附权利要求书范围内的任何和所有实施例及等同物。因而，本发明的范围将只由所附的权利要求书进行确定。