芯片封装体阵列及芯片封装体的制作方法

本发明涉及一种芯片封装技术，且特别是涉及芯片封装体、芯片封装阵列。

背景技术：

已发展出的扇出型(fan-out)晶片级封装(waferlevelpackage,wlp)具有较小的封装尺寸及改善的电气性能，因而可在不增加芯片封装尺寸的情况下提供更多个接点。在一般的晶片级封装制作工艺中，通过模造方式(diemolding)将裸晶片(die管芯)以封装材料包覆，而暴露出裸晶片的主动(有源)面(activesurface)，以在裸晶片及封装材料上形成介电层及图案化导电层来制作出重布线路，其用于提供用于连接下一层级装置的多个接点。然而，由于上述晶片级封装的不平衡结构，模具固化及其他后续制作工艺可能发生翘曲问题(warpageissue)，因而影响对位精度。

技术实现要素：

本发明提供一种芯片封装阵列，用于减少翘曲问题，并可增加信号路径。

本发明提供一种芯片封装体，用于减少翘曲问题，并可增加信号路径。

本发明的芯片封装阵列包括多个芯片封装体，其于阵列排列以形成该芯片封装阵列，各该芯片封装体包括一支撑结构、多个支撑导电孔道、一芯片、一封装材料、多个材料导电孔道、一材料图案化导电层、一第一重布线路结构及一第二重布线路结构。支撑结构整体由相同材料形成，并具有一第一支撑面、相对于该第一支撑面的一第二支撑面及连接该第一支撑面及该第二支撑面的一开口。这些支撑导电孔道贯穿该支撑结构，以连接该支撑结构的该第一支撑面及该第二支撑面。芯片位于该开口内并具有一第一芯片面及相对于该第一芯片面的一第二芯片面。支撑结构的第一支撑面与芯片的第一芯片面齐平。封装材料位于该支撑结构的第一支撑面及该芯片的该第一芯片面上，并填充在该支撑结构的该开口与该芯片之间。这些材料导电孔道位于该封装材料内，并分别连接这些支撑导电孔道。材料图案化导电层位于该封装材料上，并连接这些材料导电孔道。第一重布线路结构位于该封装材料及该材料图案化导电层上，其中该第一重布线路结构经由该材料图案化导电层及这些材料导电孔道与该芯片及这些支撑导电孔道相电连接。第二重布线路结构位于第二支撑面及该第二芯片面及该封装材料上。

本发明的芯片封装体包括一支撑结构、多个支撑导电孔道、一芯片、一封装材料、多个材料导电孔道、一材料图案化导电层、一第一重布线路结构及一第二重布线路结构。支撑结构整体由相同材料形成，并具有一第一支撑面、相对于该第一支撑面的一第二支撑面及连接该第一支撑面及该第二支撑面的一开口。这些支撑导电孔道贯穿该支撑结构，以连接该支撑结构的该第一支撑面及该第二支撑面。芯片位于该开口内并具有一第一芯片面及相对于该第一芯片面的一第二芯片面。支撑结构的第一支撑面与芯片的第一芯片面齐平。封装材料位于该支撑结构的第一支撑面及该芯片的该第一芯片面上，并填充在该支撑结构的该开口与该芯片之间。这些导电孔道位于该封装材料内，并分别连接这些支撑导电孔道。材料图案化导电层位于该封装材料上，并连接这些材料导电孔道。第一重布线路结构位于该封装材料及该材料图案化导电层上，其中该第一重布线路结构经由该材料图案化导电层及这些材料导电孔道与该芯片及这些支撑导电孔道相电连接。第一重布线路结构包括多个介电层及多个图案化导电层，这些介电层与该些图案化导电层交错叠合，介电层的材质刚性较低于封装材料的材质刚性，介电层的热膨胀系数较高于封装材料的热膨胀系数。第二重布线路结构位于第二支撑面及该第二芯片面及该封装材料上。

基于上述，在本发明中，支撑结构的使用可减少翘曲问题，因而降低对位不准的风险。通过内设于支撑结构的支撑导电孔道可作为芯片封装体的双面电性内连接通道。

附图说明

图1a至图1n是本发明的一实施例的一种芯片封装方法的剖面示意图；

图2是图1a的支撑结构包括多个开口的立体图；

图3a至图3l是本发明的另一实施例的一种芯片封装方法的剖面示意图。

符号说明

50:芯片封装阵列

100、200:芯片封装体

110、210:支撑结构

110a、210a:第一支撑面

110b、210b:第二支撑面

110c、210c:开口

110d、210d:支撑贯孔

112:绝缘层

112a:绝缘材料

112b:绝缘贯孔

114、214:导电柱

120、220:芯片

120a、220a:第一芯片面

120b、220b:第二芯片面

121、221:第一电连接点

122、222:第二电连接点

130、230:封装材料

130a、230a:材料贯孔

140、240:种子层

142、242:材料导电孔道

144、244:材料图案化导电层

150、250:第一重布线路结构

152、252:第一介电层

154、254:第一图案化导电层

156、256:第一导电孔道

158、258:导电接点

160、260:第二重布线路结构

162、262:第二介电层

164、264:第二图案化导电层

166、266:第二导电孔道

300、400:载板

300a、400a:可剥除层

l:切割线

具体实施方式

请参考图1a，依照本发明的一实施例的芯片封装方法，首先，提供一支撑结构110。支撑结构110整体由相同材料、一体成形而形成，且支撑结构110具有一第一支撑面110a、相对于第一支撑面110a的一第二支撑面110b及连接第一支撑面110a及第二支撑面110b的多个开口110c。在本实施例中，支撑结构110的材质例如是金属。此外，支撑结构110可以是具有以阵列排列的多个开口110c的网状金属结构，如图2所示，而各个开口110c可以容纳对应的一或多个芯片。

接着，进行形成多个支撑导电孔道114的步骤(完成图如后述图1e所示)。支撑导电孔道114会贯穿支撑结构110，以连接支撑结构110的第一支撑面110a及第二支撑面110b。换言之，对具有以阵列排列的多个开口110c的网状金属的支撑结构110而言，这些支撑导电孔道114会配置在支撑结构110之围绕开口110c的部分内。在一实施例中，整体来看，网状的支撑结构110是具有多开口的矩形支撑结构。在本实施例中，如图1b所示，移除支撑结构110的多个部分，以形成多个支撑贯孔110d。各支撑贯孔110d连接第一支撑面110a及第二支撑面110b。接着，请参考图1c，形成绝缘材料112a在这些支撑贯孔110d内，以形成多个绝缘柱体。接着，请参考图1d，移除各绝缘柱体的一部分，以形成多个绝缘贯孔112b，而各绝缘柱体的剩余部分构成一绝缘层112。接着，请参考图1e，形成导电材料在这些绝缘贯孔112b内，以形成这些支撑导电孔道114，而绝缘层112位于支撑结构110及对应的支撑导电孔道114之间。当支撑结构110的材质采用金属时，绝缘层112可避免对应的支撑导电孔道与支撑结构110相互电性导通。值得一提的是，本实施例是先准备好具有多个支撑导电孔道的支撑结构，再进行后续芯片封装的步骤，与封装过程中或封装完成再形成导电通道(类似本案的支撑导电孔道)的步骤相比，若支撑结构良率不佳，可以提早发现，不会导致整个封装结构不能使用的问题。除此之外，开口110c两侧的支撑结构110具有对称性，例如：开口110c两侧的支撑结构110中的支撑导电孔道114在数量上相同，在位置上两侧对称。换言之，支撑结构110分别在开口110c的两侧的两个部分具有对称性。另外，在本实施例中，支撑导电孔道114是形成在支撑结构110中，相较于有些实施例将导电路径形成在开口110c的开口壁上，本实施例可以节省导电路径的设计空间，而具有更弹性的信号布局。

请参考图1f，暂时地固定支撑结构110及多个芯片120至一载板300。这些芯片120分别位于支撑结构110的这些开口110c内。在本实施例中，各开口110c配置一个芯片120。另外，在本实施例中，支撑结构110及多个芯片120通过可剥除层300a(peelablelayer)暂时地固定至载板300。此外，以剥除层300a为参考面，支撑结构110与芯片120等高，意即支撑结构110的第一支撑面110a与芯片120的第一芯片面120a齐平，如此在后续步骤中，在纵向空间配置重布线路结构或是其他元件，可以使受力更均匀，而强化整体结构的刚性。

请参考图1g，形成一封装材料130在载板300上，其中封装材料130完整覆盖支撑结构110的第一支撑面110a及这些芯片120的这些第一芯片面120a(第一芯片面120a例如是主动面(activesurface))，并填充在支撑结构110的开口与芯片120之间。更进一步说，封装材料130覆盖住露出于第一支撑面110a的绝缘层112和支撑导电孔道114，并且填满于网状的支撑结构110的每一开口110c与对应的芯片120之间的空隙，封装材料130的顶面高于芯片120的第一芯片面120a和支撑结构110的第一支撑面110a。在本实施例中，封装材料130的材质不同于支撑导电孔道114外围的绝缘层112的材质，且封装材料130的材质不同于支撑结构110的材质。在本实施例中，封装材料130具有高刚性(modulus)，低热膨胀系数(cte)的特性，例如是环氧树脂(epoxy)，如此可以避免因外力、因热而影响芯片、支撑结构等结构。在一实施例中，封装材料130的刚性系数例如是22000mpa、热膨胀系数例如是8.4×10^-6/℃。

接着，进行形成多个材料导电孔道及一材料图案化导电层的步骤，以得到如图1j所示的结构。这些材料导电孔道位于封装材料内并分别实质上、电性上连接这些支撑导电孔道。材料图案化导电层位于封装材料上并实质上、电性上连接这些材料导电孔道142，详细说明如下。请参考图1h，移除封装材料130的多个部分，以形成多个材料贯孔130a，其分别暴露出这些支撑导电孔道114及芯片120的在第一芯片面120a的多个部分(例如主动面的电连接点)。接着，请参考图1i，形成一种子层140在封装材料130的表面及各材料贯孔130a的内面。接着，请参考图1j，利用图案化罩幕(未绘示)配合电镀及蚀刻，在材料贯孔130a内形成这些材料导电孔道142，并在封装材料130上形成材料图案化导电层144。此时，除了芯片120上的材料导电孔道142和材料图案化导电层144之外，支撑导电孔道114、材料导电孔道142和材料图案化导电层144彼此在实质上、电性上相互连接。芯片120上的材料导电孔道142和材料图案化导电层144则与部分的第一芯片面120a(例如主动面的电连接点)实质上、电性上连接。在本实施例中，材料导电孔道142的投影会落在露出于第一支撑面110a的支撑导电孔道114的裸露面上。更详细的说，由于材料导电孔道142形成于封装材料130中，而此封装材料130具有高刚性，低热膨胀系数的特性，所以材料导电孔道142的横向剖面尺寸可以小于支撑导电孔道114的横向剖面尺寸，材料导电孔道142的横向剖面尺寸可以小于材料图案化导电层144的横向剖面尺寸。也就是说，材料导电孔道142的横向剖面尺寸虽然较小，但是因为周围有封装材料130，所以仍可保有良好的结构强度。

请参考图1k，形成一第一重布线路结构150在封装材料130及材料图案化导电层144上，用以重新分布信号输出或输入的位置。第一重布线路结构150经由材料图案化导电层144及这些材料导电孔道142与芯片120及这些支撑导电孔道114相互电连接。第一重布线路结构150可通过增层法(build-upprocess)来制作，其详细的制作方式可从相关领域的通常知识中获致足够教示、建议与实施说明，故在此不再赘述。在本实施例中，第一重布线路结构150包括多个第一介电层152、多个第一图案化导电层154及多个第一导电孔道156。这些第一介电层152与这些第一图案化导电层154交错叠合。这些第一导电孔道156位于对应的第一介电层152内。这些第一图案化导电层154经由这些第一导电孔道156彼此电连接。最靠近材料图案化导电层144的第一图案化导电层154也经由这些第一导电孔道156与芯片120及材料图案化导电层144相连接。在本实施例中，第一重布线路结构150的第一介电层152的材质不同于封装材料130的材质。详细的说明是，封装材料130的材质具有高刚性，低热膨胀系数的特性，封装材料130的材质例如是环氧树脂(epoxy)；第一介电层152的材质刚性较低于封装材料130的材质刚性，第一介电层152的热膨胀系数较高于封装材料130的热膨胀系数，第一介电层152的材质例如是聚酰亚胺(pi)。在一实施例中，封装材料130的刚性系数例如是22000mpa、热膨胀系数例如是8.4×10^-6/℃，第一介电层152的刚性系数例如是2500mpa、热膨胀系数例如是60×10^-6/℃。因此，相较之下，位于封装材料130中的材料导电孔道142，会比位于第一介电层152中的第一导电孔道156，在结构上更为稳固。

另一方面，封装材料130是配置在支撑结构110与第一重布线路结构150之间，并且封装材料130是配置在芯片120与第一重布线路结构150之间，彼此以材料导电孔道142电连接。也就是说，支撑结构110通过包覆于封装材料130中的材料导电孔道142与第一重布线路结构150电连接。此外，相较于在单一的封装材料130上配置第一重布线路结构150，本实施例通过支撑结构110与具有高刚性的封装材料130一同配置，可以使整个芯片封装的结构更加稳固。而且，金属材质的支撑结构110也可以作为噪声的屏蔽之用。此外，本实施例的支撑导电孔道114与材料导电孔道142的尺寸不相同，会有不同的电流密度效果，提高了信号设计的弹性。值得一提的是，对于芯片封装体来说，金属材质的支撑结构110有较佳的散热效果。

请参考图1l，移离载板300以及剥除层300a。此时，支撑结构110的第二支撑面110b、芯片120的第二芯片面120b和裸露的封装材料130共平面。

请参考图1m，形成一第二重布线路结构160在第二支撑面110b、第二芯片面120b及封装材料130上，用以重新分布信号输出或输入的位置。第二重布线路结构160也可通过增层法来制作，其详细的制作方式可从相关领域的通常知识中获致足够教示、建议与实施说明，故在此不再赘述。在本实施例中，第二重布线路结构160包括多个第二介电层162、多个第二图案化导电层164及多个第二导电孔道166。这些第二介电层162与这些第二图案化导电层164交错叠合。这些第二导电孔道166位于对应的第二介电层162内。这些第二图案化导电层164经由这些第二导电孔道166彼此电连接。最靠近材料图案化导电层144的第二图案化导电层164也经由这些第二导电孔道166与芯片120及材料图案化导电层144相连接。在本实施例中，芯片120的第一芯片面120a(例如主动面)配置有多个第一电连接点121，其与第一重布线路结构150电连接；芯片120的第二芯片面120b(例如晶背)配置有多个第二电连接点122，其与第二重布线路结构160电连接。在其他未绘示的实施例中，芯片120的第二芯片面120b没有配置第二电连接点122与第二重布线路结构160电连接，即芯片120的信号都是通过第一芯片面120a进行传输。相较之下，芯片120的两面(第一芯片面120a、第二芯片面120b)都配置有电连接点(第一电连接点121、第二电连接点122)，可以使其分别电连接第一重布线路结构150与第二重布线路结构160，如此可以增加信号的设计弹性。换言之，可以将与第一重布线路结构150的连接信号设计于第一芯片面120a，可以将与第二重布线路结构160的连接信号设计于第二芯片面120b。此外，相较于在单一的封装材料130上配置第一重布线路结构150与第二重布线路结构160，本实施例通过支撑结构110与高刚性的封装材料130的一同配置，可以使整个芯片封装的结构(第一重布线路结构150、芯片120与第二重布线路结构160)更加稳固。

请参考图1n，单颗化各芯片120及与其封装有关的结构，即沿切割线l来切割目前的结构，以形成多个芯片封装体100。在单颗化步骤之后，如图1n所示，芯片封装体100包含支撑结构110(即切割后的支撑结构110的一部分)、封装材料130(即切割后的封装材料130的一部分)、对应的多个材料导电孔道142，材料图案化导电层144(即切割后的材料图案化导电层144的一部分)。此时，支撑结构110、封装材料130、第一重布线路结构150、第二重布线路结构160的侧面，沿着切割线l切齐。此外，在单颗化步骤之前或单颗化步骤之后，可以依照实际需求，形成多个导电接点158(例如导电球)连接至第一重布线路结构150。在其他未绘示的实施例中，更可以在第二重布线路结构160上配置其他的芯片或是芯片封装体，使得图1n中的芯片封装体100通过第二重布线路结构160与其他的芯片或是芯片封装体芯片电连接。如此一来，通过芯片封装体的双面电性内连接通道，可以实现三维(3d)上的芯片封装体。以芯片120为例，其可以通过第一重布线路结构150、第二重布线路结构160分别连接导电接点158或是其他的芯片/芯片封装体。另外，第一重布线路结构150、第二重布线路结构160的信号，可以通过芯片120或是支撑结构110的导电柱114进行传递，特别是导电柱114配置于支撑结构110中，更可避免导电柱114受到外力的破坏，而影响信号传递。此外，在此三维的芯片封装体中，以封装材料130与支撑结构110的一同配置，取代了原本的封装材料130的单一配置，可以使整个三维的芯片封装体的结构更加稳固。除此之外，在其他的实施例中，会在单颗化各芯片120及与其封装有关的结构之后，才在支撑结构的侧壁形成导电通道，取代本发明的预先准备好具有多个支撑导电孔道的支撑结构，但是如此会导致位于支撑结构侧壁的导电通道距离芯片太远，传递路径太长，可能造成信号衰减问题。此外，如果最后才进行侧壁的导电通道，也可能造成制作工艺失败，导致整个封装体无法使用的问题。

当以批次方式来生产多个芯片封装体100时，将多个芯片120配置在载板300上。因此，请参考图1n，在形成这些导电接点158之前，可先执行单颗化的步骤，即沿如图1m所是的切割线l来切割芯片120周围的结构，以分离这些芯片封装体100。同样地，当以批次方式来生产多个芯片封装体100时，支撑结构110具有以阵列排列的多个开口110c，如图2所示，而各个开口110c容纳对应的芯片120，如图1f所示。

在本实施例中，以阵列排列且尚未切割的多个芯片封装体100可构成一芯片封装阵列50，如图1m所示。换句话说，芯片封装阵列50包括以阵列排列且尚未切割的多个芯片封装体100。具体而言，各芯片封装体100包括一支撑结构110、多个支撑导电孔道114、一芯片120、一封装材料130、多个材料导电孔道142、一材料图案化导电层144、一第一重布线路结构150及一第二重布线路结构160。支撑结构110整体由相同材料形成，并具有一第一支撑面110a、相对于第一支撑面110a的一第二支撑面110b及连接第一支撑面110a及第二支撑面110b的一开口110c。在本实施例中，支撑结构110的材质例如是金属。此外，支撑结构110可以是具有以阵列排列的多个开口110c的网状金属结构，如图2所示，而各个开口110c可以容纳对应的一或多个芯片芯片。金属材质的支撑结构110具有稳定封装体结构及遮蔽噪声的功能。另一方面，对具有以阵列排列的多个开口110c的网状金属的支撑结构110而言，这些支撑导电孔道114会配置在支撑结构110之围绕开口110c的部分内。在一实施例中，其整体来看，网状的支撑结构110是具有多开口的矩形支撑结构。此外，开口110c两侧的支撑结构110具有对称性，例如：开口110c两侧的支撑结构110中的支撑导电孔道114在数量上相同，在位置上两侧对称。换言之，支撑结构110分别在开口110c的两侧的两个部分具有对称性。

这些支撑导电孔道114贯穿支撑结构110，以连接支撑结构110的第一支撑面110a及第二支撑面110b。芯片120位于开口110c内并具有一第一芯片面120a(例如主动面)及相对于第一芯片面120a的一第二芯片面120b(例如晶背)。在本实施例中，支撑导电孔道114是形成在支撑结构110中，相较于有些实施例将导电路径形成在开口110c的开口壁上，本实施例可以节省导电路径的设计空间，而具有更弹性的信号布局。另外，支撑结构110与芯片120等高，意即支撑结构110的第一支撑面110a与芯片120的第一芯片面120a齐平，所以，若在纵向空间配置重布线路结构或是其他元件，可以使受力更均匀，而强化整体结构的刚性。

封装材料130位于支撑结构110的第一支撑面110a及芯片120的第一芯片面120a上，并填充在支撑结构110的开口与芯片120之间。这些材料导电孔道142位于封装材料130内，并分别连接这些支撑导电孔道114。在本实施例中，封装材料130的材质不同于支撑结构110的材质。在本实施例中，封装材料130具有高刚性(modulus)，低热膨胀系数(cte)的特性，例如是环氧树脂(epoxy)，如此可以避免因外力、因热而影响芯片、支撑结构等结构。在一实施例中，封装材料130的刚性系数例如是22000mpa、热膨胀系数例如是8.4×10^-6/℃。

材料图案化导电层144位于封装材料130上，并连接这些材料导电孔道142。值得一提的是，由于材料导电孔道142形成于封装材料130中，而此封装材料130具有高刚性，低热膨胀系数的特性，所以材料导电孔道142的横向剖面尺寸可以小于支撑导电孔道114的横向剖面尺寸，材料导电孔道142的横向剖面尺寸可以小于材料图案化导电层144的横向剖面尺寸。也就是说，材料导电孔道142的横向剖面尺寸虽然较小，但是因为周围有封装材料130，所以仍可保有良好的结构强度。

第一重布线路结构150位于封装材料130及材料图案化导电层144上，其中第一重布线路结构150经由材料图案化导电层144及这些材料导电孔道142与芯片120及这些支撑导电孔道相电连接。在本实施例中，第一重布线路结构150的第一介电层152的材质不同于封装材料130的材质。详细的说明是，封装材料130的材质具有高刚性，低热膨胀系数的特性，封装材料130的材质例如是环氧树脂(epoxy)；第一介电层152的材质刚性较低于封装材料130的材质刚性，第一介电层152的热膨胀系数较高于封装材料130的热膨胀系数，第一介电层152的材质例如是聚酰亚胺(pi)。在一实施例中，封装材料130的刚性系数例如是22000mpa、热膨胀系数例如是8.4×10^-6/℃，第一介电层152的刚性系数例如是2500mpa、热膨胀系数例如是60×10^-6/℃。因此，相较之下，位于封装材料130中的材料导电孔道142，会比位于第一介电层152中的第一导电孔道156，在结构上更为稳固。另一方面，封装材料130是配置在支撑结构110与第一重布线路结构150之间，并且封装材料130是配置在芯片120与第一重布线路结构150之间，彼此以材料导电孔道142电连接。也就是说，支撑结构110通过包覆于封装材料130中的材料导电孔道142与第一重布线路结构150电连接。此外，相较于在单一的封装材料130上配置第一重布线路结构150，本实施例通过支撑结构110与具有高刚性的封装材料130一同配置，可以使整个芯片封装的结构更加稳固。而且，金属材质的支撑结构110也可以作为噪声的屏蔽之用。此外，本实施例的支撑导电孔道114与材料导电孔道142的尺寸不相同，会有不同的电流密度效果，提高了信号设计的弹性。值得一提的是，对于芯片封装体来说，金属材质的支撑结构110有较佳的散热效果。

第二重布线路结构160位于第二支撑面110b及第二芯片面120b及封装材料130上。在本实施例中，芯片120的第一芯片面120a(例如主动面)配置有多个第一电连接点121，其与第一重布线路结构150电连接；芯片120的第二芯片面120b(例如晶背)配置有第二电连接点122，其与第二重布线路结构160电连接。在其他未绘示的实施例中，芯片120的第二芯片面120b没有配置电连接点与第二重布线路结构160电连接，即芯片120的信号都是通过第一芯片面120a进行传输。相较之下，芯片120的两面(第一芯片面120a、第二芯片面120b)都配置有电连接点(第一电连接点121、第二电连接点122)，可以使其分别电连接第一重布线路结构150与第二重布线路结构160，如此可以增加信号的设计弹性。换言之，可以将与第一重布线路结构150的连接信号设计于第一芯片面120a，可以将与第二重布线路结构160的连接信号设计于第二芯片面120b。此外，相较于在单一的封装材料130上配置第一重布线路结构150与第二重布线路结构160，本实施例通过支撑结构110与高刚性的封装材料130的一同配置，可以使整个芯片封装的结构(第一重布线路结构150、芯片120与第二重布线路结构160)更加稳固。

在上述实施例中，各芯片封装体100可包括多个绝缘层112。各绝缘层112位于对应的导电柱114与支撑结构110之间，以使这些导电柱114与支撑结构110彼此绝缘。在本实施例中，各绝缘层112例如是包覆住对应的导电柱114。

相较于图1a至图1n的实施例的支撑结构110可采用金属，在图3a至图3l的另一实施例的支撑结构110采用了非金属的材质，例如陶瓷、玻璃等。

请参考图3a，依照本发明的另一实施例的芯片封装方法，首先，提供一支撑结构210。支撑结构210整体由相同材料、一体成形而形成，且支撑结构210具有一第一支撑面210a、相对于第一支撑面210a的一第二支撑面210b及连接第一支撑面210a及第二支撑面210b的多个开口210c。在本实施例中，支撑结构210的材质例如是陶瓷、玻璃。此外，支撑结构210可以是具有以阵列排列的多个开口的网状金属结构(类似如图2所示的具有多个开口110c的支撑结构110)，而各个开口210c可以容纳对应的一或多个芯片。

接着，进行形成多个支撑导电孔道214的步骤(完成图如后述图3e所示)，支撑导电孔道214会贯穿支撑结构210，以连接支撑结构210的第一支撑面210a及第二支撑面210b。换言之，对具有以阵列排列的多个开口210c的网状非金属的支撑结构210而言，这些支撑导电孔道214会配置在支撑结构210之围绕开口210c的部分内。在一实施例中，其整体来看，网状的支撑结构210是具有多开口的矩形支撑结构。在本实施例中，如图3b所示，移除支撑结构210的多个部分，以形成多个支撑贯孔210d。各支撑贯孔210d连接第一支撑面210a及第二支撑面210b。接着，请参考图3c，形成导电材料在这些支撑贯孔210d内，以形成这些支撑导电孔道214。当支撑结构210的材质采用陶瓷或玻璃时，支撑结构210可避免这些支撑导电孔道214相互电性导通。值得一提的是，本实施例是先准备好具有多个支撑导电孔道的支撑结构，再进行后续芯片封装的步骤，与封装过程中或封装完成再形成支撑导电孔道244的步骤相比，若支撑结构210的良率不佳，可以提早发现，不会导致整个封装结构不能使用的问题。除此之外，开口210c两侧的支撑结构210具有对称性，例如：开口210c两侧的支撑结构210中的支撑导电孔道214在数量上相同，在位置上两侧对称。换言之，支撑结构210分别在开口210c的两侧的两个部分具有对称性。另外，在本实施例中，支撑导电孔道214是形成在支撑结构210中，相较于有些实施例将导电路径形成在开口210c的开口壁上，本实施例可以节省导电路径的设计空间，而具有更弹性的信号布局。

请参考图3d，暂时地固定支撑结构210及多个芯片220至一载板300。这些芯片220分别位于支撑结构210的这些开口210c内。在本实施例中，各开口210c配置一个芯片220。另外，在本实施例中，支撑结构210及多个芯片220通过可剥除层300a暂时地固定至载板300。此外，以剥除层300a为参考面，支撑结构210与芯片220等高，意即支撑结构210的第一支撑面210a与芯片220的第一芯片面220a齐平，如此在后续步骤中，在纵向空间配置重布线路结构或是其他元件，可以使受力更均匀，而强化整体结构的刚性。

请参考图3e，形成一封装材料230在载板300上，其中封装材料230完整覆盖支撑结构210的第一支撑面210a及这些芯片220的这些第一芯片面220a(第一芯片面220a例如是主动面)，并填充在支撑结构210的开口与芯片220之间，并且填满于网状的支撑结构210的每一开口210c与对应的芯片220之间的空隙，封装材料230的顶面高于芯片220的第一芯片面220a和支撑结构210的第一支撑面210a。更进一步说，封装材料230覆盖住露出于第一支撑面210a的支撑导电孔道214。在本实施例中，封装材料230的材质不同于支撑结构210的材质。在本实施例中，封装材料230具有高刚性(modulus)，低热膨胀系数(cte)的特性，例如是环氧树脂(epoxy)，如此可以避免因外力、因热而影响芯片、支撑结构等结构。在一实施例中，封装材料230的刚性系数例如是22000mpa、热膨胀系数例如是8.4×10^-6/℃。

接着，进行形成多个材料导电孔道及一材料图案化导电层的步骤，以得到如图3h所示的结构。这些材料导电孔道位于封装材料内并分别实质上、电性上连接这些支撑导电孔道。材料图案化导电层位于封装材料上并实质上、电性上连接这些材料导电孔道242，详细说明如下。请参考图3f，移除封装材料230的多个部分，以形成多个材料贯孔230a，其分别暴露出这些支撑导电孔道214及芯片220的在第一芯片面220a的多个部分(例如主动面上的电连接点)。接着，请参考图3g，形成一种子层240在封装材料230的表面及各材料贯孔230a的内面。接着，请参考图3h，利用图案化罩幕(未绘示)配合电镀及蚀刻，在材料贯孔230a内形成这些材料导电孔道242，并在封装材料230上形成材料图案化导电层244。此时，除了芯片220上的材料导电孔道242和材料图案化导电层244之外，支撑导电孔道214、材料导电孔道242和材料图案化导电层244彼此在实质上、电性上相互连接。芯片220上的材料导电孔道242和材料图案化导电层244则与部分的第一芯片面220a(例如主动面的电连接点)实质上、电性上连接。在本实施例中，材料导电孔道242的投影会落在露出于第一支撑面210a的支撑导电孔道214的裸露面上。更详细的说，由于材料导电孔道242形成于封装材料230中，而此封装材料230具有高刚性，低热膨胀系数的特性，所以材料导电孔道242的横向剖面尺寸可以小于支撑导电孔道214的横向剖面尺寸，材料导电孔道242的横向剖面尺寸可以小于材料图案化导电层244的横向剖面尺寸。也就是说，材料导电孔道242的横向剖面尺寸虽然较小，但是因为周围有封装材料230，所以仍可保有良好的结构强度。

请参考图3i，形成一第一重布线路结构250在封装材料230及材料图案化导电层244上，用以重新分布信号输出或输入的位置。第一重布线路结构250经由材料图案化导电层244及这些材料导电孔道242与芯片220及这些支撑导电孔道214相互电连接。第一重布线路结构250可通过增层法来制作，其详细的制作方式可从相关领域的通常知识中获致足够教示、建议与实施说明，故在此不再赘述。在本实施例中，第一重布线路结构250包括多个第一介电层252、多个第一图案化导电层254及多个第一导电孔道256。这些第一介电层252与这些第一图案化导电层254交错叠合。这些第一导电孔道256位于对应的第一介电层252内。这些第一图案化导电层254经由这些第一导电孔道256彼此电连接。最靠近材料图案化导电层244的第一图案化导电层254也经由这些第一导电孔道256与芯片220及材料图案化导电层244相连接。在本发明中，第一重布线路结构250的第一介电层252的材质不同于封装材料230的材质。详细的说明是，封装材料230的材质具有高刚性，低热膨胀系数的特性，其例如是环氧树脂(epoxy)；第一介电层252的材质刚性较低于封装材料230的材质刚性，第一介电层252的热膨胀系数较高于封装材料230的热膨胀系数，第一介电层252的材质例如是聚酰亚胺(pi)。在一实施例中，封装材料230的刚性系数例如是22000mpa、热膨胀系数例如是8.4×10^-6/℃，第一介电层252的刚性系数例如是2500mpa、热膨胀系数例如是60×10^-6/℃。因此，相较之下，位于封装材料230中的材料导电孔道242，会比位于第一介电层252中的第一导电孔道256，在结构上更为稳固。

另一方面，封装材料230是配置在支撑结构210与第一重布线路结构250之间，并且封装材料230是配置在芯片220与第一重布线路结构250之间，彼此以材料导电孔道242电连接。也就是说，支撑结构210通过包覆于封装材料230中的材料导电孔道242与第一重布线路结构250电连接。此外，相较于在单一的封装材料230上配置第一重布线路结构250，本实施例通过支撑结构210与具有高刚性的封装材料230一同配置，可以使整个芯片封装的结构更加稳固。而且，非金属材质的支撑结构210也可以作为噪声的屏蔽之用。此外，本实施例的支撑导电孔道214与材料导电孔道242的尺寸不相同，会有不同的电流密度效果，提高了信号设计的弹性。

请参考图3j，移离载板300以及剥除层300a。此时，支撑结构210的第二支撑面210b、芯片220的第二芯片面220b和裸露的封装材料230共平面。

请参考图3k，形成一第二重布线路结构260在第二支撑面210b、第二芯片面220b及封装材料230上，用以重新分布信号输出或输入的位置。第二重布线路结构260也可通过增层法来制作，其详细的制作方式可从相关领域的通常知识中获致足够教示、建议与实施说明，故在此不再赘述。在本实施例中，第二重布线路结构260包括多个第二介电层262、多个第二图案化导电层264及多个第二导电孔道266。这些第二介电层262与这些第二图案化导电层264交错叠合。这些第二导电孔道266位于对应的第二介电层262内。这些第二图案化导电层264经由这些第二导电孔道266彼此电连接。最靠近材料图案化导电层244的第二图案化导电层264也经由这些第二导电孔道266与芯片220及材料图案化导电层244相连接。在本实施例中，芯片220的第一芯片面220a(例如主动面)配置有多个第一电连接点221，其与第一重布线路结构250电连接；芯片220的第二芯片面220b(例如晶背)配置有第二电连接点222，其与第二重布线路结构260电连接。在其他未绘示的实施例中，芯片220的第二芯片面220b没有配置电连接点与第二重布线路结构260电连接，即芯片220的信号都是通过第一芯片面220a进行传输。相较之下，芯片220的两面(第一芯片面220a、第二芯片面220b)都配置有电连接点(第一电连接点221、第二电连接点222)，可以使其分别电连接第一重布线路结构250与第二重布线路结构260，如此可以增加信号的设计弹性。换言之，可以将与第一重布线路结构250的连接信号设计于第一芯片面220a，可以将与第二重布线路结构260的连接信号设计于第二芯片面220b。此外，相较于在单一的封装材料230上配置第一重布线路结构250与第二重布线路结构260，本实施例通过支撑结构210与高刚性的封装材料230的一同配置，可以使整个芯片封装的结构(第一重布线路结构250、芯片220与第二重布线路结构260)更加稳固。

请参考图3l，单颗化各芯片220及与其封装有关的结构，即沿切割线l来切割目前的结构，以形成多个芯片封装体200。在单颗化步骤之后，如图3l所示，芯片封装体200包含支撑结构210(即切割后的支撑结构210的一部分)、封装材料230(即切割后的封装材料230的一部分)、对应的多个材料导电孔道242，材料图案化导电层244(即切割后的材料图案化导电层244的一部分)。此时，支撑结构210、封装材料230、第一重布线路结构250、第二重布线路结构260的侧面，沿着切割线l切齐。此外，在单颗化步骤之前或单颗化步骤之后，可以依照实际需求，形成多个导电接点258(例如导电球)连接至第一重布线路结构250。在其他未绘示的实施例中，更可以在第二重布线路结构260上配置其他的芯片或是芯片封装体，使得图3l中的芯片封装体200通过第二重布线路结构260与其他的芯片或是芯片封装体芯片电连接。如此一来，通过芯片封装体的双面电性内连接通道，可以实现三维(3d)上的芯片封装体。以芯片220为例，其可以通过第一重布线路结构250、第二重布线路结构260分别连接导电接点258或是其他的芯片/芯片封装体。另外，第一重布线路结构250、第二重布线路结构260的信号，可以通过芯片220或是支撑结构210的导电柱214进行传递，特别是导电柱214配置于支撑结构210中，更可避免导电柱214受到外力的破坏，而影响信号传递。此外，在此三维的芯片封装体中，以封装材料230与支撑结构210的一同配置，取代了原本的封装材料230的单一配置，可以使整个三维的芯片封装体的结构更加稳固。除此之外，在其他的实施例中，会在单颗化各芯片220及与其封装有关的结构之后，才在支撑结构的侧壁形成导电通道，取代本发明的预先准备好具有多个支撑导电孔道的支撑结构，但是如此会导致位于支撑结构侧壁的导电通道距离芯片太远，传递路径太长，可能造成信号衰减，此外，如果最后才进行侧壁的导电通道，也可能造成制作工艺失败，导致整个封装体无法使用的问题。

当以批次方式来生产多个芯片封装体200时，将多个芯片220配置在载板300上。因此，请参考图3l，在形成这些导电接点258之前，可先执行单颗化的步骤，即沿如图3k所是的切割线l来切割芯片220周围的结构，以分离这些芯片封装体200。同样地，当以批次方式来生产多个芯片封装体200时，支撑结构210具有以阵列排列的多个开口210c，如图2所示，而各个开口210c容纳对应的芯片220，如图3d所示。

在本实施例中，以阵列排列且尚未切割的多个芯片封装体200可构成一芯片封装阵列50，如图3k所示。换句话说，芯片封装阵列50包括以阵列排列且尚未切割的多个芯片封装体200。具体而言，各芯片封装体200包括一支撑结构220、多个支撑导电孔道224、一芯片220、一封装材料230、多个材料导电孔道242、一材料图案化导电层244、一第一重布线路结构250及一第二重布线路结构260。支撑结构210整体由相同材料形成，并具有一第一支撑面210a、相对于第一支撑面210a的一第二支撑面210b及连接第一支撑面210a及第二支撑面210b的一开口210c。在本实施例中，支撑结构210的材质例如是非金属的玻璃或是陶瓷。此外，支撑结构210可以是具有以阵列排列的多个开口210c的网状非金属结构，如图2所示，而各个开口210c可以容纳对应一或多个芯片。非金属材质的支撑结构210具有稳定封装体结构及绝缘的功能。另一方面，对具有以阵列排列的多个开口210c的网状金属的支撑结构210而言，这些支撑导电孔道214会配置在支撑结构210之围绕开口210c的部分内。在一实施例中，其整体来看，网状的支撑结构210是具有多开口的矩形支撑结构。此外，开口210c两侧的支撑结构210具有对称性，例如：开口210c两侧的支撑结构210中的支撑导电孔道214在数量上相同，在位置上两侧对称。换言之，支撑结构210分别在开口210c的两侧的两个部分具有对称性。

这些支撑导电孔道214贯穿支撑结构210，以连接支撑结构210的第一支撑面210a及第二支撑面210b。芯片220位于开口210c内并具有一第一芯片面220a(例如主动面)及相对于第一芯片面120a的一第二芯片面120b(例如晶背)。在本实施例中，支撑导电孔道214是形成在支撑结构210中，相较于有些实施例将导电路径形成在开口210c的开口壁上，本实施例可以节省导电路径的设计空间，而具有更弹性的信号布局。另外，支撑结构210与芯片220等高，意即支撑结构210的第一支撑面210a与芯片220的第一芯片面220a齐平，所以，若在纵向空间配置重布线路结构或是其他元件，可以使受力更均匀，而强化整体结构的刚性。

封装材料230位于支撑结构210的第一支撑面210a及芯片220的第一芯片面220a上，并填充在支撑结构210的开口与芯片220之间。这些材料导电孔道242位于封装材料230内，并分别连接这些支撑导电孔道214。在本实施例中，封装材料230的材质不同于支撑结构210的材质。在本实施例中，封装材料230具有高刚性(modulus)，低热膨胀系数(cte)的特性，例如是环氧树脂(epoxy)，如此可以避免因外力、因热而影响芯片、支撑结构等结构。在一实施例中，封装材料230的刚性系数例如是22000mpa、热膨胀系数例如是8.4×10^-6/℃。

材料图案化导电层244位于封装材料230上，并连接这些材料导电孔道242。值得一提的是，由于材料导电孔道242形成于封装材料230中，而此封装材料230具有高刚性，低热膨胀系数的特性，所以材料导电孔道242的横向剖面尺寸可以小于支撑导电孔道214的横向剖面尺寸，材料导电孔道242的横向剖面尺寸可以小于材料图案化导电层244的横向剖面尺寸。也就是说，材料导电孔道242的横向剖面尺寸虽然较小，但是因为周围有封装材料230，所以仍可保有良好的结构强度。

第一重布线路结构250位于封装材料230及材料图案化导电层244上，其中第一重布线路结构250经由材料图案化导电层244及这些材料导电孔道242与芯片220及这些支撑导电孔道相电连接。在本实施例中，第一重布线路结构250的第一介电层252的材质不同于封装材料230的材质。详细的说明是，封装材料230的材质具有高刚性，低热膨胀系数的特性，封装材料230的材质例如是环氧树脂(epoxy)；第一介电层252的材质刚性较低于封装材料230的材质刚性，第一介电层252的热膨胀系数较高于封装材料230的热膨胀系数，第一介电层252的材质例如是聚酰亚胺(pi)。在一实施例中，封装材料230的刚性系数例如是22000mpa、热膨胀系数例如是8.4×10^-6/℃，第一介电层252的刚性系数例如是2500mpa、热膨胀系数例如是60×10^-6/℃。因此，相较之下，位于封装材料230中的材料导电孔道242，会比位于第一介电层252中的第一导电孔道256，在结构上更为稳固。另一方面，封装材料230是配置在支撑结构210与第一重布线路结构250之间，并且封装材料230是配置在芯片220与第一重布线路结构250之间，彼此以材料导电孔道242电连接。也就是说，支撑结构210通过包覆于封装材料230中的材料导电孔道242与第一重布线路结构250电连接。此外，相较于在单一的封装材料230上配置第一重布线路结构250，本实施例通过支撑结构210与具有高刚性的封装材料230一同配置，可以使整个芯片封装的结构更加稳固。而且，金属材质的支撑结构210也可以作为噪声的屏蔽之用。此外，本实施例的支撑导电孔道214与材料导电孔道242的尺寸不相同，会有不同的电流密度效果，提高了信号设计的弹性。值得一提的是，对于芯片封装体来说，金属材质的支撑结构210有较佳的散热效果。

第二重布线路结构260位于第二支撑面210b及第二芯片面220b及封装材料230上。在本实施例中，芯片220的第一芯片面220a(例如主动面)配置有多个第一电连接点221，其与第一重布线路结构250电连接；芯片220的第二芯片面220b(例如晶背)配置有多个第二电连接点222，其与第二重布线路结构260电连接。在其他未绘示的实施例中，芯片220的第二芯片面220b没有配置电连接点与第二重布线路结构260电连接，即芯片220的信号都是通过第一芯片面220a进行传输。相较之下，芯片220的两面(第一芯片面220a、第二芯片面220b)都配置有电连接点(第一电连接点221、第二电连接点222)，可以使其分别电连接第一重布线路结构250与第二重布线路结构260，如此可以增加信号的设计弹性。换言之，可以将与第一重布线路结构250的连接信号设计于第一芯片面220a，可以将与第二重布线路结构260的连接信号设计于第二芯片面220b。此外，相较于在单一的封装材料230上配置第一重布线路结构250与第二重布线路结构260，本实施例通过支撑结构210与高刚性的封装材料230的一同配置，可以使整个芯片封装的结构(第一重布线路结构250、芯片220与第二重布线路结构260)更加稳固。

综上所述，在本发明的上述实施例中，支撑结构的使用可减少翘曲问题，因而降低对位不准的风险。通过内设于支撑结构的支撑导电孔道可作为芯片封装体的双面电性内连接通道，增加信号设计的弹性。采用金属作为材质的支撑结构可提供良好的散热能力。