感光像素模块、图像传感器及电子设备的制作方法

本公开涉及电子设备技术领域，具体而言，涉及一种感光像素模块、图像传感器及电子设备。

背景技术：

在图像传感器中通常通过感光像素单元将光信号转换为电信号，在图像传感器中阵列分布有多个感光像素单元。通常图像传感器单位面积内的感光像素单元的面积占比越高，通过该图像传感器成像的品质越高。目前由于像素传感单元的结构等问题，导致图像传感器中单位面积内的感光像素单元的面积占比较低，不利于成像质量的提升。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现要素：

本公开的目的在于提供一种感光像素模块、图像传感器及电子设备，进而至少在一定程度上提高图像传感器中单位面积内的感光像素单元的面积占比。

根据本公开的第一个方面，提供一种感光像素模块，所述感光像素模块包括：

保护环；

多个感光像素单元，多个所述感光像素单元排布于所述保护环内；

浅槽隔离，多个感光像素单元中任意两个相邻的感光像素单元之间设置有所述浅槽隔离。

根据本公开的第二个方面，提供一种图像传感器，所述图像传感器包括上述的感光像素模块。

根据本公开的第三个方面，提供一种电子设备，所述电子设备包括上述的图像传感器。

本公开实施例提供的感光像素模块，通过在保护环内设置多个感光像素单元，并且多个感光像素单元中任意两个相邻的感光像素单元之间设置有浅槽隔离进行隔离，能够实现光电转换，并且由于多个感光像素单元共用保护环，减少了保护环所占的面积，增加了单位面积内感光像素单元的占比和填充因子，有利于提升图像传感器的光子敏感度和成像质量。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开示例性实施例提供的第一种感光像素模块的结构示意图；

图2为本公开示例性实施例提供的第二种感光像素模块的结构示意图；

图3为本公开示例性实施例提供的第三种感光像素模块的结构示意图；

图4为本公开示例性实施例提供的第四种感光像素模块的结构示意图；

图5为本公开示例性实施例提供的第五种感光像素模块的结构示意图；

图6为本公开示例性实施例提供的第六种感光像素模块的结构示意图；

图7为本公开示例性实施例提供的一种感光像素模块中感光像素单元间隔示意图；

图8为本公开示例性实施例提供的一种图像传感器的结构示意图；

图9为本公开示例性实施例提供的一种电子设备的结构示意图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“该”和“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。

本示例实施方式中首先提供了一种感光像素模块100，如图1所示，该感光像素模块100包括：保护环110、多个感光像素单元120和浅槽隔离130(sti，shallowtrenchisolation)，多个感光像素单元120排布于保护环110内；同一保护环110内的多个感光像素单元120中任意两个相邻的感光像素单元120之间设置有浅槽隔离130。

本公开实施例提供的感光像素模块100，通过在保护环110内设置多个感光像素单元120，并且多个感光像素单元120中任意两个相邻的感光像素单元120之间设置有浅槽隔离130进行隔离，能够实现光电转换，并且由于多个感光像素单元120共用保护环110，减少了保护环110所占的面积，增加了单位面积内感光像素单元120的占比和填充因子，有利于提升图像传感器的成像质量。

下面将对本公开实施例提供的感光像素模块100的各部分进行详细说明：

感光像素单元120可以包括spad(single-photonavalanchediode，单光子雪崩二极管)，单光子雪崩二极管是工作于大反偏电压下的光电二极管，本质上就是pn结。其正常工作时pn结两端施加大于雪崩击穿的反偏电压(-15v～-30v)。由于是pn结反偏，故没有电流流过。但是当仅有单个光子进入pn结耗尽区时，会触发光生载流子。光生载流子在大偏压形成的电场作用下继续撞击激发pn结内其他载流子，产生大电流。整个过程类似雪崩。因此叫做单光子雪崩二极管。单光子雪崩二极管主要应用在dtof中，是dtof(直接飞行时间，direct-timeofflight)中测量单个光子的关键器件，也是一个像素的最基本器件。

在此基础上，如图2所示，感光像素单元120包括：衬底122、雪崩层121、阴极扩散层124和阴极层123，衬底122上具有阳极区1221，衬底122上设置有第一容置部1222，第一容置部1222位于阳极区1221的一侧，第一容置部1222远离阳极区1221的一侧具有第一开口1223(该开口位于衬底的一表面)；雪崩层121设于衬底122的第一容置部1222；阴极层123设于雪崩层121，并且阴极层123位于雪崩层121远离阳极区1221的一侧，并且阴极层123暴露于第一容置部1222的第一开口1223；阴极扩散层124设于雪崩层121和阴极层123之间。浅槽隔离130设于相邻的两个感光像素单元120的阴极扩散层124之间。其中，第一容置部1222可以是具有第一开口1223的空腔。

在此，本公开实施例提供的是一种n+/p-well结构的雪崩型光电二极管，其仅是示例性说明，本公开实施例提供的感光像素模块也可以用于其他n+/p-well结构的雪崩型光电二极管，本公开实施例并不以此为限。

通过在阴极层123和雪崩层121之间中再做一层阴极扩散层124，将雪崩层121从阴极层123表面移入远离表面的区域，如此能够使雪崩区远离浅槽隔离130。由于浅槽隔离130界面处si-sio2有大量陷阱能级，能够俘获载流子，导致雪崩层121电场很强，被俘获的载流子如果离雪崩层121很近，将很容易进入雪崩层121引发雪崩电离，造成器件误击穿，最终结果是使得器件dcr(darkcountrate，暗计数率)过大，通过阴极扩散层124能够解决上述问题。

示例的，在衬底122上设置有阶梯孔，该阶梯孔可以是阶梯方孔或者阶梯圆孔。雪崩层121可以设于该阶梯孔的底部，阶梯孔为盲孔，阶梯孔的底部是指阶梯孔远离第一开口1223的一端。阴极扩散层124设于雪崩层121远离阶梯孔底部的一侧，阴极扩散层124远离雪崩层121的一侧可以暴露于阶梯孔的第一开口1223。阴极层123嵌于阴极扩散层124，并且阴极层123暴露于阴极扩散层124远离雪崩层121的表面。在雪崩层121和阴极扩散层124相互接触的表面中，阴极扩散层124接触面的面积大于雪崩层121接触面的面积。如图3所示，衬底122中的阶梯孔的第一开口1223所在的一面可以延伸至和阴极层123远离雪崩层121的表面平齐。或者如图2所示，衬底122中的阶梯孔的第一开口1223所在的一面可以延伸至浅槽隔离130的底端。浅槽隔离130的底端是指浅槽隔离130嵌入衬底122的一端。浅槽隔离130的顶端面面和阴极扩散层124的顶端面平齐。

浅槽隔离130的深度大于阴极层123的深度，并且浅槽隔离130的深度小于阴极扩散层124的深度。其中，此处所说的深度是指各器件在从阴极层123到雪崩层121方向上的距离。浅槽隔离130的深度可以是1至3微米。

浅槽隔离130可以通过氮化硅掩膜经过淀积、图形化、刻蚀硅后形成槽，并在槽中填充淀积氧化物。在形成浅槽隔离130过程中，首先可以先在半导体衬底122上沉积一层氮化硅层，然后图案化该氮化硅层形成硬掩膜；然后接着蚀刻衬底122，在相邻的阴极扩散层124之间形成沟槽；最后在沟槽中填入氧化物形成元件浅槽隔离130。示例的，浅槽隔离130的截面形状可以是梯形，填充的氧化物可以是二氧化硅。

阴极层123和阴极扩散层124掺杂有第一类型掺杂物，雪崩层121和衬底122掺杂有第二类型掺杂物。示例的，阴极层123可以是n型重掺杂半导体层(比如n型重掺杂硅层)。阴极扩散层124可以n型掺杂半导体层(比如n型硅)，其掺杂浓度小于阴极层123。雪崩层121可以是p型重掺杂半导体层(比如p型重掺杂硅层)。衬底122可以是可以p型掺杂半导体层(比如p型硅)，其掺杂浓度小于雪崩层121。

本公开实施例中采用n+/p-well型pn结设计，n+/p-well雪崩击穿时以电子电离为主，电子迁移率比空穴迁移率高约3倍，因此电子电离比空穴电离更容易。使得图像传感器的灵敏度提高，也即是光子探测效率更高。并且采用p型衬底122，通常在cmos工艺中均选用p衬底122，首先通常集成电路倾向于采用nmos晶体管为主，因为nmos晶体管是电子导电，电子迁移率是同等条件pmos晶体管中空穴迁移率的3倍左右；其次，p衬底122上可以直接做nmos晶体管，p型硅做衬底122可以直接接地，能够降低图像传感器运行时的偏压，并且稳定降低噪声信号。

本公开实施例提供的感光像素模块100可以用于bsi(backside-illuminated，背照式)图像传感器。bsi技术可以采用n+/p-well技术，雪崩区主要在p-well(p阱)中由电子电离产生。电子电离概率高于空穴电离概率约3倍。bsi图像传感器中n+/p-well采用电子雪崩电离，电离率高，光子探测效率pde高。

在此基础上，如图4所示，本公开实施例提供的感光像素模块100还可以包括信号采集层140、彩膜层160和光汇聚层150，像素采集层堆叠设于感光像素单元120远离进光侧的一侧，信号采集层140中包括信号采集电路，信号采集电路和感光像素单元120连接。彩膜层160设于感光像素单元120的进光侧。光汇聚层150设于感光像素单元120的进光侧，光汇聚层150用于将光线汇聚于感光像素单元120。

其中，感光像素单元120的进光侧可以是衬底122远离阴极层123的一侧，信号采集层140设于感光像素单元120远离进光侧的一侧，也即是光线能够直接进入感光像素单元120。感光像素单元120中的单光子雪崩二极管在光照下产生雪崩电流。信号采集层140中的信号采集电路接收雪崩电流，并将雪崩电流传输至处理器。

信号采集电路采集雪崩信号可以是通过逐行扫描的方式。在信号采集电路层中设置有多行电路单元，每个电路单元和一感光像素单元120连接。在采集信号时逐行对电路单元进行扫描，逐行获取感光像素单元120的光电信号。

彩膜层160可以包括多个彩色透光单元，比如，rgb透光单元。rgb透光单元交错分布。每个感光像素单元120和透光单元一一对应，示例的，任一r透光单元位于一像素传感单元的上方，任一g透光单元位于一像素传感单元的上方，任一b透光单元位于一像素传感单元的上方。

光汇聚层150可以设于彩膜层160远离感光像素单元120的一侧，光汇聚层150可以包括抗反射膜层和微透镜阵列。抗反射膜层设于彩膜层160远离感光像素单元120的一侧，微透镜阵列设于抗反射膜层远离彩膜层160的一侧。外界光线通过微透镜阵列、抗反射膜层和彩膜层160后进入感光像素单元120。利用微透镜将入射光汇聚在相应的雪崩层121电离区，并且通过抗反射膜层减少反射的光线，能够提升器件光子探测效率pde。当然在实际应用中，本公开实施例提供的感光像素模块100还可以通过其他方式提升器件光子探测效率pde，本公开实施例对此不做具体限定。

或者，如图5所示，本公开实施例提供的感光像素单元120可以包括：衬底122、阴极层123、雪崩层121和阳极层125，阴极层123设于衬底122，阴极层123上设置有第二容置部1231，第二容置部1231在远离衬底122的一侧具有第二开口1232；雪崩层121嵌于阴极层123远离衬底122的一侧，并且雪崩层121暴露于阴极层123的第二开口1232；阳极层125设于雪崩层121远离衬底122的一侧。其中，阳极层125可以嵌于雪崩层121远离阴极层123的一侧。第二容置部1231可以是具有第二开口1232的空腔。

在此，本公开实施例提供的是一种p+/n-well结构的雪崩型光电二极管，其仅是示例性说明，本公开实施例提供的感光像素模块也可以用于其他p+/n-well结构的雪崩型光电二极管，本公开实施例并不以此为限。

在此基础上，阴极层123包括第一类型掺杂物，雪崩层121、阳极层125和衬底122包括第二类型掺杂物，并且雪崩层121的掺杂浓度小于于阳极层的掺杂浓度。示例的，阴极层123可以n型重掺杂半导体层，阴极层123形成n阱。阳极层125可以是p型重掺杂半导体层，雪崩层121可以是p型掺杂半导体，雪崩层121的掺杂浓度小于阳极层。

同一保护环110内的多个感光像素单元120中任意两个相邻的感光像素单元120中的雪崩层121通过浅槽隔离130进行隔离，浅槽隔离130的深度大于阳极层的深度且小于雪崩层121的深度。

该感光像素单元120可以用于fsi(front-illuminated，前照式)图像传感器。如图6所示，感光像素模块100还包括：信号采集层140、彩膜层160和光汇聚层150，像素采集层堆叠设于感光像素单元120的进光侧，信号采集层140中包括信号采集电路，信号采集电路和感光像素单元120连接。彩膜层160设于信号采集层140远离感光像素单元120的一侧。光汇聚层150设于感光像素单元120的进光侧，光汇聚层150用于将光线汇聚于感光像素单元120。在fsi图像传感器中，光线通过信号采集层140后进入感光像素单元120，故彩膜层160和光汇聚层150位于信号采集层140远离感光像素单元120的一侧。

信号采集电路采集雪崩信号可以是通过逐行扫描的方式。在信号采集电路层中设置有多行电路单元，每个电路单元和一感光像素单元120连接。在采集信号时逐行对电路单元进行扫描，逐行获取感光像素单元120的光电信号。

彩膜层160可以包括多个彩色透光单元，比如，rgb透光单元。rgb透光单元交错分布。每个感光像素单元120和透光单元一一对应，示例的，任一r透光单元位于一像素传感单元的上方，任一g透光单元位于一像素传感单元的上方，任一b透光单元位于一像素传感单元的上方。

光汇聚层150可以设于彩膜层160远离感光像素单元120的一侧，光汇聚层150可以包括抗反射膜层和微透镜阵列。抗反射膜层设于彩膜层160远离感光像素单元120的一侧，微透镜阵列设于抗反射膜层远离彩膜层160的一侧。外界光线通过微透镜阵列、抗反射膜层和彩膜层160后进入感光像素单元120。利用微透镜将入射光汇聚在相应的雪崩层121电离区，并且通过抗反射膜层减少反射的光线，能够提升器件光子探测效率pde。当然在实际应用中，本公开实施例提供的感光像素模块100还可以通过其他方式提升器件光子探测效率pde，本公开实施例对此不做具体限定。

如图2所示，保护环110可以包括深槽隔离111(dti，deeptrenchisolation)，深槽隔离111呈封闭的环状，并且深槽隔离111环绕多个感光像素单元120。深槽隔离111可以是在衬底122上采用反应离子刻蚀u型槽，然后在u型槽中填充导电材料，以形成深槽隔离111。

需要说明的是本公开实施例中多个感光像素单元120在制作过程中，衬底122可以是整块的衬底122，通过在衬底122上形成孔，在孔内形成雪崩层121、阴极层123等。

或者，如图5所示，保护环110可以包括半导体保护环112，半导体保护环112设于阴极层123，并且半导体保护环112呈封闭的环状。半导体保护环112的材料可以是和其他层不同掺杂浓度的半导体环。比如，可以是在衬底122上设置重掺杂的半导体环(p型重掺杂)。或者可以在衬底122上设置n型半导体保护环112，此时n型半导体保护环112的掺杂浓度小于阴极层123。当然，在实际应用中本公开实施例提供的保护环110还可以是其他材料，本公开实施例对此不做具体限定。

当保护环110包括半导体保护环112时，在环形半导体保护环112之外还可以设置截面为梯形的深槽隔离170。该深槽隔离170能够防止相邻像素区域光学串扰、防止载流子电学串扰，并且能够提高保护环110内的感光像素单元120的光收集效率。

在本公开实施例中，一个保护环110内可以设置多个感光像素单元120，多个感光像素单元120中任意相邻的两个感光像素单元120通过浅槽隔离130分隔。示例的，感光像素单元120可以是长方体感光像素单元120，此时保护环110可以是矩形框状。多个感光像素单元120在保护环110内可以是阵列式分布，比如一个保护环110内的像素传感单元的数量可以是2、3、4、5…16等，感光像素单元120在保护环110内的分布方式可以是1×2、1×3、2×2、1×5…4×4等。当然在实际应用中，一个保护环110内的感光像素单元120的数量也可以是其他数量，其排布方式也可以是其他方式，本公开实施例并不以此为限。

通常为了减少像素传感单元过早击穿，保护环110的宽度至少要1微米，工艺制程要求最小隔离井至少0.5微米。因此有效感光像素单元120之间距离至少需要2.5微米。相关技术中，每个像素都需要有保护环110结构包围。像素雪崩层121距离保护环110的最小间距收到技术工艺的限制，雪崩层121距离保护环110最小间距1微米，保护环110宽度应不小于0.5微米。这直接导致图像传感器中像素间距(pixelpitch)小于5微米时，图像传感器的填充因子ff会小于20％。如图7所示，本公开实施例中采用浅槽隔离130隔离，将感光像素单元120与感光像素单元120之间的最小间距由2la+ldti≥2.5微米缩小至lsti＝1微米，通过浅槽隔离130和共用保护环110，能够将相邻像素的间隔减小至1微米。

本公开实施例提供的感光像素模块100适用于任何波长的可见光到近红外光，但考虑到目前类似飞行时间传感器均采用940nm激光光源，以避开太阳背景光干扰，因此该感光像素模块100硅片厚度可以控制在10微米至3微米左右，因为940nm光源在硅片中的穿透深度约10微米。其中，感光像素模块100的厚度是指从阴极层123下的表面到阳极层上表面的尺寸。

本公开实施例提供的感光像素模块100，通过在保护环110内设置多个感光像素单元120，并且多个感光像素单元120中任意两个相邻的感光像素单元120之间设置有浅槽隔离130进行隔离，能够实现光电转换，并且由于多个感光像素单元120共用保护环110，减少了保护环110所占的面积，增加了单位面积内感光像素单元120的占比，有利于提升图像传感器的成像质量。

本公开示例性实施例还提供一种图像传感器010，如图8所示，该图像传感器包括上述的感光像素模块100。

在图像传感器中可以包括多个感光像素模块100，多个感光像素模块100阵列式分布。在制作图像传感器时，感光像素单元120层可以和信号采集层140分别制作，然后通过3d堆叠技术将感光单元层和信号采集层140堆叠。

一方面，在工艺技术上3d堆叠将感光像素单元120层可以和信号采集层140分别加工，可以采用不同的制程工艺节点，有利于信号采集层140(读取电路)的灵活设计与功耗控制。工艺上，目前主流cis芯片均采用bsi+3d堆叠。另一方面，在功耗上由于3d堆叠工艺可以对像素单元层可以和信号采集层140采用不同的工艺制程，尤其是信号采集层140采用较为先进的小工艺制成，可以极大节约功耗。预估可以节约二分之一的功耗。

本公开实施例提供的图像传感器包括感光像素模块100，通过在保护环110内设置多个感光像素单元120，并且多个感光像素单元120中任意两个相邻的感光像素单元120之间设置有浅槽隔离130进行隔离，能够实现光电转换，并且由于多个感光像素单元120共用保护环110，减少了保护环110所占的面积，增加了单位面积内感光像素单元120的占比和填充因子，有利于提升图像传感器的成像质量。

本公开示例性实施方式还提供一种电子设备，电子设备包括上述的图像传感器010。

本公开实施例提供的图像传感器010可以用于电子设备的摄像模组，实现电子设备拍照和录像等功能。电子设备的摄像模组还可以包括镜头，镜头用于将外界光线传输至图像传感器。或者图像传感器可以用于电子设备的3d测距，比如增强现实设备或者混合现实设备中的距离测定。

如图9所示，本公开实施例提供的电子设备100还包括显示屏10、边框20、主板30、电池40以及后盖50。其中，显示屏10安装在边框20上，以形成电子设备的显示面，显示屏10作为电子设备100的前壳。后盖50通过双面胶粘贴在边框上，显示屏10、边框20与后盖50形成一收容空间，用于容纳电子设备100的其他电子元件或功能模块。同时，显示屏10形成电子设备100的显示面，用于显示图像、文本等信息。显示屏10可以为液晶显示屏(liquidcrystaldisplay，lcd)或有机发光二极管显示屏(organiclight-emittingdiode，oled)等类型的显示屏。

显示屏10上可以设置有玻璃盖板。其中，玻璃盖板可以覆盖显示屏10，以对显示屏10进行保护，防止显示屏10被刮伤或者被水损坏。

显示屏10可以包括显示区域11以及非显示区域12。其中，显示区域11执行显示屏10的显示功能，用于显示图像、文本等信息。非显示区域12不显示信息。非显示区域12可以用于设置摄像头、受话器、接近传感器等功能模块。在一些实施例中，非显示区域12可以包括位于显示区域11上部和下部的至少一个区域。

显示屏10可以为全面屏。此时，显示屏10可以全屏显示信息，从而电子设备100具有较大的屏占比。显示屏10只包括显示区域11，而不包括非显示区域。此时，电子设备100中的摄像头、接近传感器等功能模块可以隐藏在显示屏10下方，而电子设备100的指纹识别模组可以设置在电子设备100的背面。

边框20可以为中空的框体结构。其中，边框20的材质可以包括金属或塑胶。主板30安装在上述收容空间内部。例如，主板30可以安装在边框20上，并随边框20一同收容在上述收容空间中。主板30上设置有接地点，以实现主板30的接地。主板30上可以集成有马达、麦克风、扬声器、受话器、耳机接口、通用串行总线接口(usb接口)、摄像头、接近传感器、环境光传感器、陀螺仪以及处理器等功能模块中的一个或多个。同时，显示屏10可以电连接至主板30。

主板30上设置有显示控制电路。显示控制电路向显示屏10输出电信号，以控制显示屏10显示信息。

电池40安装在上述收容空间内部。例如，电池40可以安装在边框20上，并随边框20一同收容在上述收容空间中。电池40可以电连接至主板30，以实现电池40为电子设备100供电。其中，主板30上可以设置有电源管理电路。电源管理电路用于将电池40提供的电压分配到电子设备100中的各个电子元件。

后盖50用于形成电子设备100的外部轮廓。后盖50可以一体成型。在后盖50的成型过程中，可以在后盖50上形成后置摄像头孔、指纹识别模组安装孔等结构。

镜头可以位于后盖50上的后置摄像头孔内，图像传感器010可以设于中框、后盖或者主板等区域。图像传感器010可以和主板上的图像处理器连接，用于将光电信号传输至主板。

本公开实施例提供的电子设备，包括图像传感器010，通过在保护环110内设置多个感光像素单元120，并且多个感光像素单元120中任意两个相邻的感光像素单元120之间设置有浅槽隔离130进行隔离，能够实现光电转换，并且由于多个感光像素单元120共用保护环110，减少了保护环110所占的面积，增加了单位面积内感光像素单元120的占比，有利于提升图像传感器的成像质量。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。