晶体管器件制造方法与流程

1.本发明涉及半导体集成电路技术，尤其涉及一种晶体管器件制造方法。


背景技术：

2.现有先进逻辑芯片中，通常包括n型场效应晶体管(fet)即nfet和p型场效应晶体管即pfet，且通常包括作为核心(core)器件的nfet和pfet以及作为输入输出(i/o) 器件的nfet和pfet。请参阅图1，图1为现有的晶体管器件结构示意图，如图1所示，在半导体衬底100上形成有场氧化层101，场氧化层101通常采用浅沟槽隔离(sti) 工艺形成。场氧化层101隔离出有源区，有源区包括核心(core)器件区域的有源区和输入输出(i/o)器件区域的有源区，核心器件区域的有源区中形成有核心器件，输入输出器件区域的有源区中形成有输入输出器件。如图1所示，在核心(core)器件区域的有源区中形成有核心nfet的栅极结构131和核心pfet的栅极结构141，在输入输出(i/o)器件区域的有源区中形成有输入输出nfet的栅极结构111和输入输出pfet 的栅极结构121。每一所述栅极结构包括多晶硅栅112、由氮化层113和氧化层114 叠加而成的硬质掩模层和侧墙115。其中多晶硅栅112覆盖区域的半导体衬底100的表面形成沟道区，如图1所示，输入输出(i/o)器件的沟道长度较核心(core)器件的沟道长度长。
3.随着半导体技术的不断发展，如图1所示的平面性器件已经不能满足人们对高性能器件的需求。finfet(fin field-effect transistor，鳍式场效应晶体管)应运而生，其是一种立体型器件，相对于平面式晶体管，鳍式场效应晶体管(finfet)具有立体式沟道结构，故具有更好的导通电流和关断电流特性，也能改善短沟道效应(sce)。鳍式晶体管通常包括鳍体，鳍体由形成于半导体衬底上的纳米条或纳米片组成。同一半导体衬底上的鳍体平行排列且各鳍体之间隔离有介质层。栅极结构覆盖在部分长度的鳍体的顶部表面和侧面，被栅极结构覆盖的鳍体的表面用于形成沟道，也即在鳍体的顶部表面和两个侧面都具有沟道。通常栅极结构包括叠加而成的栅介质层和栅导电材料层。源区和漏区形成在栅极结构两侧的鳍体中。
4.随着半导体技术的发展及市场需求，器件尺寸不断缩小。5nm工艺节点以下时，鳍式场效应晶体管会应用采用了纳米线(nanowire)或纳米片(nanosheet)的栅极环绕 (gate-all-around，gaa)结构，其可进一步改善短沟道效应(sce)。请参阅图2，图2 为栅极环绕结构的示意图，如图2所示，栅极环绕结构包括形成于半导体衬底上的鳍体110上的线体144。半导体器件的沟道区形成在线体144中，在沟道区即线体144 的周侧形成有栅介质层122。在栅介质层122的周侧及栅介质层122与半导体衬底之间形成有功函数层133。gaa结构可有效改善器件的短沟道效应(sce)。
5.如图2所示，线体144包括了垂直堆叠在鳍体110上的两个，两线体144之间有一定间隙。如图2所示，假设线体144的直径d1为10nm，两线体144之间的间距d2 为20nm，则栅介质层122的厚度必须小于5nm，若栅介质层122的厚度大于5nm，则栅介质层122就会连在一起，如图3所示的栅介质层较厚时的栅极环绕结构的示意图，如此会影响器件的导通电流和
关断电流(ion/ioff)性能，否者就要牺牲线体144的尺寸来增大栅介质层122的厚度。因此对于输入输出(i/o)器件来说，采用gaa结构将影响其器件性能。


技术实现要素：

6.本发明提供的晶体管器件制造方法，包括：s1：提供一半导体衬底，在半导体衬底上形成场氧化层，场氧化层隔离出有源区，有源区包括核心器件区域的有源区和输入输出器件区域的有源区，核心器件区域的有源区用于形成核心器件，输入输出器件区域的有源区用于形成输入输出器件；s2：在所述半导体衬底表面形成外延层，外延层包括锗硅外延层和硅外延层形成的至少一个叠加层；s3：进行光刻刻蚀形成具有条状结构的多个鳍体，多个鳍体包括位于输入输出器件区域的鳍体以及位于核心器件区域的鳍体，各鳍体平行排列；s4：在所述半导体衬底上形成第一绝缘层，第一绝缘层将多个鳍体的底部之间彼此隔离；s5：形成多晶硅层，进行光刻刻蚀形成多条多晶硅栅，所述多晶硅栅覆盖鳍体的部分的顶部表面和侧面，所述多晶硅栅覆盖的鳍体的区域用于形成沟道区，在多晶硅栅的两侧形成侧墙；s6：在鳍体上形成源极和漏极，源极和漏极位于多晶硅栅的两侧；s7：形成层间介质层，并进行平坦化工艺，去除多晶硅栅；s8：形成掩膜层，并曝光显影，将核心器件区域显开，将输入输出器件区域用掩膜层保护起来；s9：进行锗硅刻蚀工艺，去除核心器件区域内的鳍体内的锗硅外延层，形成由硅外延层形成的线体；s10：去除掩膜层，形成栅介质层，栅介质层包覆线体的周侧、输入输出器件区域的鳍体的表面及裸露的第一绝缘层和半导体材料的表面，形成功函数层，功函数层覆盖栅介质层的表面，并填充同一鳍体上的栅介质层之间的间隙；以及s11：形成金属栅，金属栅填充多晶硅栅的去除区域，使金属栅与位于核心器件区域的线体、栅介质层和功函数层形成栅极环绕的栅极结构，金属栅与位于输入输出器件区域的鳍体、栅介质层和功函数层形成鳍式栅极结构。
7.更进一步的，所述外延层还包括位于半导体衬底与叠加层之间的半导体层。
8.更进一步的，对所述外延层进行光刻刻蚀形成具有条状结构的多个鳍体。
9.更进一步的，所述第一绝缘层将位于半导体衬底与叠加层之间的半导体层之间彼此隔离。
10.更进一步的，在形成多晶硅层前，在鳍体的表面和第一绝缘层的表面形成一层氧化层。
11.更进一步的，线体包括垂直堆叠的两个。
12.更进一步的，位于核心器件区域的源极和漏极与栅极环绕的栅极结构形成核心器件的栅极环绕结构场效应晶体管，位于输入输出器件区域的源极和漏极与鳍式栅极结构形成输入输出器件的鳍式场效应晶体管。
13.更进一步的，栅极环绕结构场效应晶体管包括n型栅极环绕结构场效应晶体管和 p型栅极环绕结构场效应晶体管，鳍式场效应晶体管包括n型鳍式场效应晶体管和p 型鳍式场效应晶体管，n型鳍式场效应晶体管和n型栅极环绕结构场效应晶体管的源极和漏极由第一嵌入式外延层组成，p型鳍式场效应晶体管和p型栅极环绕结构场效应晶体管的源极和漏极由第二嵌入式外延层组成。
14.更进一步的，线体的剖面结构包括圆形或多边形。
15.更进一步的，所述晶体管器件制造方法用于5nm以下工艺节点的器件。
16.在包括核心器件和输入输出器件的晶体管器件制造过程中，由场氧化层在半导体衬底上隔离出核心(core)器件区域的有源区和输入输出(i/o)器件区域的有源区，通过用掩膜层将核心(core)器件区域的有源区显开，而在核心(core)器件区域的有源区内形成栅极环绕的栅极结构，在输入输出(i/o)器件区域的有源区内形成的鳍式栅极结构，如此可改善核心(core)器件的短沟道效应(sce)，且输入输出(i/o)器件的鳍式栅极结构的栅介质层的厚度不受栅极环绕的栅极结构的沟道线体之间的间距的影响，而使得在改善核心(core)器件的短沟道效应(sce)的基础上输入输出(i/o)器件的导通电流和关断电流(ion/ioff)性能不受影响。
附图说明
17.图1为现有的晶体管器件制造方法示意图。
18.图2为栅极环绕结构的示意图。
19.图3为栅介质层较厚时的栅极环绕结构的示意图。
20.图4为本发明一实施例的晶体管器件制造方法的流程图。
21.图5为本发明一实施例的采用图4的晶体管器件制造方法制造的晶体管器件的平面示意图。
22.图6a至图6h为本发明一实施例的采用图4的晶体管器件制造方法制造的晶体管器件的剖面图。
具体实施方式
23.下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
24.本发明一实施例中，在于提供一种晶体管器件制造方法，包括：s1：提供一半导体衬底，在半导体衬底上形成场氧化层，场氧化层隔离出有源区，有源区包括核心器件区域的有源区和输入输出器件区域的有源区，核心器件区域的有源区用于形成核心器件，输入输出器件区域的有源区用于形成输入输出器件；s2：在所述半导体衬底表面形成外延层，外延层包括锗硅外延层和硅外延层形成的至少一个叠加层；s3：进行光刻刻蚀形成具有条状结构的多个鳍体，多个鳍体包括位于输入输出器件区域的鳍体以及位于核心器件区域的鳍体，各鳍体平行排列；s4：在所述半导体衬底上形成第一绝缘层，第一绝缘层将多个鳍体的底部之间彼此隔离；s5：形成多晶硅层，进行光刻刻蚀形成多条多晶硅栅，所述多晶硅栅覆盖鳍体的部分的顶部表面和侧面，所述多晶硅栅覆盖的鳍体的区域用于形成沟道区，在多晶硅栅的两侧形成侧墙；s6：在鳍体上形成源极和漏极，源极和漏极位于多晶硅栅的两侧；s7：形成层间介质层，并进行平坦化工艺，去除多晶硅栅；s8：形成掩膜层，并曝光显影，将核心器件区域显开，将输入输出器件区域用掩膜层保护起来；s9：进行锗硅刻蚀工艺，去除核心器件区域内的鳍体内的锗硅外延层，形成由硅外延层形成的线体；s10：去除掩膜层，形成栅介质层，栅介质层包覆线体的周侧、输入输出器件区域的鳍体的表面及裸露的第一绝缘层和半导体材料的表面，形成功函数层，功函数层覆盖栅介质层的表面，并填充同一鳍体上
的栅介质层之间的间隙；s11：形成金属栅，金属栅填充多晶硅栅的去除区域，使金属栅与位于核心器件区域的线体、栅介质层和功函数层形成栅极环绕的栅极结构，金属栅与位于输入输出器件区域的鳍体、栅介质层和功函数层形成鳍式栅极结构。
25.请参阅图4、图5和图6a至图6h，图4为本发明一实施例的晶体管器件制造方法的流程图，图5为本发明一实施例的采用图4的晶体管器件制造方法制造的晶体管器件的平面示意图，图6a至图6h为本发明一实施例的采用图4的晶体管器件制造方法制造的晶体管器件的剖面图，图6a至图6h为沿图5的虚线aa处的剖面图。本发明的晶体管器件制造方法包括：
26.s1：如图6a所示，提供一半导体衬底200，在半导体衬底200上形成场氧化层201，场氧化层201隔离出有源区，有源区包括核心(core)器件区域的有源区和输入输出 (i/o)器件区域的有源区，核心器件区域的有源区用于形成核心器件，输入输出器件区域的有源区用于形成输入输出器件；
27.在一实施例中，半导体衬底200为硅衬底。在一实施例中，场氧化层201通常采用浅沟槽隔离(sti)工艺形成。
28.s2：如图6b所示，在所述半导体衬底200表面形成外延层202，外延层包括锗硅 (sige)外延层203和硅(si)外延层204形成的至少一个叠加层205；
29.在一实施例中，所述外延层202还包括位于半导体衬底200与叠加层205之间的半导体层206。
30.s3：如图6c所示，进行光刻刻蚀形成具有条状结构的多个鳍体210，多个鳍体210 包括位于输入输出(i/o)器件区域的鳍体以及位于核心(core)器件区域的鳍体，各鳍体210平行排列；
31.在一实施例中，对所述外延层202进行光刻刻蚀形成具有条状结构的多个鳍体 210。
32.s4：如图6d所示，在所述半导体衬底200上形成第一绝缘层220，第一绝缘层220 将多个鳍体210的底部之间彼此隔离；
33.在一实施例中，所述第一绝缘层220为氧化层。可通过化学气相沉积工艺形成。
34.在一实施例中，所述第一绝缘层220将半导体层206之间彼此隔离。
35.s5：如图6e所示，形成多晶硅层，进行光刻刻蚀形成多条多晶硅栅230，所述多晶硅栅230覆盖鳍体210的部分的顶部表面和侧面，所述多晶硅栅230覆盖的鳍体210的区域用于形成沟道区，在多晶硅栅的两侧形成侧墙；
36.在一实施例中，在形成多晶硅层前，在鳍体210的表面和第一绝缘层220的表面形成一层氧化层。
37.s6：在鳍体210上形成源极和漏极，源极和漏极位于多晶硅栅的两侧；
38.s7：如图6f所示，形成层间介质层，并进行平坦化工艺，去除多晶硅栅；
39.s8：如图6f所示，形成掩膜层240，并曝光显影，将核心(core)器件区域显开，将输入输出(i/o)器件区域用掩膜层240保护起来；
40.s9：如图6g所示，进行锗硅刻蚀工艺，去除核心(core)器件区域内的鳍体210内的锗硅(sige)外延层203，形成由硅(si)外延层204形成的线体211；
41.在一实施例中，线体211包括垂直堆叠的两个，本发明还可包括大于两个的垂直堆叠的线体211，本发明对此不作限定。
42.在本发明一实施例中，线体211的剖面结构包括圆形或多边形,多边形如正方形，长方形，σ形。
43.s10：如图6h所示，去除掩膜层240，形成栅介质层222，栅介质层222包覆线体211 的周侧、输入输出(i/o)器件区域的鳍体210的表面及裸露的第一绝缘层220和半导体材料的表面，形成功函数层233，功函数层233覆盖栅介质层222的表面，并填充同一鳍体上的栅介质层222之间的间隙；
44.在一实施例中，栅介质层222包括高介电常数层，所述高介电常数层的材料包括二氧化硅，氮化硅，三氧化二铝，五氧化二钽，氧化钇，硅酸铪氧化合物，二氧化铪，氧化镧，二氧化锆，钛酸锶，硅酸锆氧化合物。
45.s11：如图6h所示，形成金属栅250，金属栅250填充多晶硅栅230的去除区域，使金属栅250与位于核心(core)器件区域的线体211、栅介质层222和功函数层233形成栅极环绕的栅极结构，金属栅250与位于输入输出(i/o)器件区域的鳍体、栅介质层222 和功函数层233形成鳍式栅极结构。
46.在本发明一实施例中，位于核心(core)器件区域的源极301和漏极302与栅极环绕的栅极结构形成核心(core)器件的栅极环绕(gate-all-around，gaa)结构场效应晶体管，位于输入输出(i/o)器件区域的源极401和漏极402与鳍式栅极结构形成输入输出(i/o)器件的鳍式场效应晶体管。
47.在一实施例中，核心(core)器件区域的栅极环绕(gate-all-around，gaa)结构场效应晶体管包括n型栅极环绕(gate-all-around，gaa)结构场效应晶体管311和p型栅极环绕(gate-all-around，gaa)结构场效应晶体管322，输入输出(i/o)器件的鳍式场效应晶体管包括n型鳍式场效应晶体管411和p型鳍式场效应晶体管422。在本发明一实施例中，所述源极和所述漏极都为嵌入式结构。n型鳍式场效应晶体管411和n 型栅极环绕(gate-all-around，gaa)结构场效应晶体管311的源极和漏极由第一嵌入式外延层组成，所述第一嵌入式外延层的材料为sixpy，simcn或siocppq，下标x， y，m，n，o，p，q分别表示对应原子在材料分子中的个数。p型鳍式场效应晶体管 422和p型栅极环绕(gate-all-around，gaa)结构场效应晶体管322的源极和漏极由第二嵌入式外延层组成，所述第二嵌入式外延层的材料为sihgei，下标h，i分别表示对应原子在材料分子中的个数。
48.另，本发明的晶体管器件制造方法用于5nm以下工艺节点的器件。
49.如上所述，在包括核心器件和输入输出器件的晶体管器件制造过程中，由场氧化层在半导体衬底上隔离出核心(core)器件区域的有源区和输入输出(i/o)器件区域的有源区，通过用掩膜层将核心(core)器件区域的有源区显开，而在核心(core)器件区域的有源区内形成栅极环绕的栅极结构，在输入输出(i/o)器件区域的有源区内形成的鳍式栅极结构，如此可改善核心(core)器件的短沟道效应(sce)，且输入输出(i/o) 器件的鳍式栅极结构的栅介质层的厚度不受栅极环绕的栅极结构的沟道线体之间的间距的影响，而使得在改善核心(core)器件的短沟道效应(sce)的基础上输入输出 (i/o)器件的导通电流和关断电流(ion/ioff)性能不受影响。
50.最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进
行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。