半导体器件及其制作方法与流程

1.本发明涉及半导体技术领域，具体而言涉及一种半导体器件及及其制作方法。


背景技术：

2.随着集成电路技术的发展，在集成电路制作中集成的器件越来越多，不仅集成各种晶体管器件，还会集成诸如电阻、电容等电路元器件。根据平行板电容原理，在芯片工艺中集成金属/介质/金属平行板电容，这个电容我们一般称为mim(metal/insulator/metal)电容，它具有平行板电容的特性。mim电容其制造工艺一般是在硅圆衬底上沉积一层金属层作为下极板，再生长一层介质膜作为绝缘层，再淀积一层金属层作为上极板，最后光刻跟刻蚀定义mim电容器，其介质层一般采用氮化硅(sin)作为中间绝缘层。mim电容器的电学性能主要涉及漏电和击穿电压(bv)，目前提升其漏电/bv性能有两种方式：1)通过增加mim电容上极板面积以及介质层的厚度，从而既保证恒定电容值又可降低漏电增加击穿电压；2)通过改变介质的材料，使用高k(high k)材料。目前的高k材料主要有hfo2/zro2，以及hfo2/zro2的组合等等。
3.然而，上述两种方式均存在一定缺点或问题。对于第一种方式而言，由于其是通过增加mim电容上极板面积和介质层的厚度来增加电学性能，而增加mim电容上极板面积势必会降低芯片的竞争力(芯片面积增大，成本增加)，且同时增加介质层的厚度也增加了工艺的成本跟效率；对于第二种方式而言，由于使用高k材料，而hf/zr是铁电材料，如何解决高k mim电容稳定性是目前研究的重点和难点。


技术实现要素：

4.为了解决上述问题中的至少一个而提出了本发明。具体地，本发明一方面提供一种半导体器件的制作方法，其包括：
5.提供半导体衬底，在所述半导体衬底上形成底层金属层；
6.在所述底层金属层上形成介质层；
7.在所述介质层上形成顶层金属层；
8.对所述顶层金属层进行图形化，以去除电容区域之外的所述顶层金属层，以形成上极板，
9.其中，所述介质层包括层叠设置的绝缘层和改性层，所述改性层位于相邻的所述绝缘层之间，且所述绝缘层的厚度大于所述改性层的厚度。
10.在本发明一实施例中，在所述底层金属层上形成介质层，包括：
11.在所述底层金属层上形成所述绝缘层；
12.在所述绝缘层上形成所述改性层；
13.重复上述步骤以形成层叠布置的所述绝缘层和所述改性层；
14.在最上层的所述改性层上形成所述绝缘层。
15.在本发明一实施例中，所述绝缘层的层数大于等于2，所述改性层的层数大于等于
1。
16.在本发明一实施例中，所述绝缘层包括氮化硅层，所述改性层包括非晶硅层。
17.在本发明一实施例中，在所述绝缘层上形成所述改性层，包括：
18.采用含硅气体进行等离子处理，以在氮化硅层上沉积非晶硅层。
19.在本发明一实施例中，所述非晶硅层的厚度小于等于
20.在本发明一实施例中，所述介质层的厚度为
21.根据本发明的半导体器件的制作方法，在制作mim电容时将介质层形成为绝缘层和改性层的层叠结构，即在绝缘层中插入至少一层很薄的改性层，通过改性层的作用来增加介质层的电学性能，从而可以在保持介质层厚度不变的条件下，提升mim电容的电性性能，使其可长时间稳定工作于较高电压下。
22.本发明另一方面提供一种半导体器件，其包括：
23.底层金属层，其形成在半导体衬底上；
24.介质层，其形成在所述底层金属层上，所述介质层包括层叠设置的绝缘层和改性层，所述改性层位于相邻的所述绝缘层之间，且所述绝缘层的厚度大于所述改性层的厚度；
25.顶层金属层，其形成在所述介质层上。
26.在本发明一实施例中，所述绝缘层包括氮化硅层，所述改性层包括非晶硅层。
27.在本发明一实施例中，所述改性层的厚度小于等于
28.在本发明一实施例中，所述介质层的厚度为所述顶层金属层的厚度为
29.根据本发明的半导体器件，其mim电容的介质层包括绝缘层和改性层的层叠结构，即在绝缘层中插入至少一层很薄的改性层，通过改性层的作用来增加介质层的电学性能，从而可以在保持介质层厚度不变的条件下，提升mim电容的电性性能，使其可长时间稳定工作于较高电压下。
附图说明
30.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
31.图1示出目前一种mim电容的制作方法的示意性流程图；
32.图2示出根据本发明一实施例的mim电容的制作方法的示意性流程图；
33.图3a至图3h示出根据本发明一实施例的mim电容的制作方法依次实施各步骤所获得器件的结构示意图；
34.图4示出根据本发明一实施例的mim电容的结构示意图。
具体实施方式
35.在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以
实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
36.应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
37.应当明白，当元件或层被称为“在
…
上”、“与
…
相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在
…
上”、“与
…
直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
38.空间关系术语例如“在
…
下”、“在
…
下面”、“下面的”、“在
…
之下”、“在
…
之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在
…
下面”和“在
…
下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
39.在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
40.为了彻底理解本发明，将在下列的描述中提出详细的结构，以便阐释本发明提出的技术方案。本发明的可选实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
41.如前所述，mim电容具有平行板电容的特性，平行板电容的计算公式为：c＝ε0ε
x
a/d，其中ε0是指真空介电常数，ε
x
是指mim介质介电常数，a是指mim电容上极板面积，d是指mim介质厚度。从公式中可以看出，改变mim介质厚度d可改变mim电容的电容值。当减少介质厚度d时可以增加mim电容的电容值，但是mim电容的漏电(leakage current)可能会增加，bv(击穿电压)会变小；当增大介质厚度d时会降低mim电容的电容值，但mim电容的电性能会提升(漏电降低，bv增大)。本发明的目的在于保持介质层厚度d不变的条件下(达到恒定的电容值)，提升其电性性能(漏电降低，bv增大)，并可长时间稳定工作于较高电压下。
42.为了更好地理解本发明，首先结合图1对目前的mim电容的制作方法进行描述。如图1所示，目前的miim电容的制作方法包括：步骤101，在衬底上形成底层金属层，底层金属
层例如为三层结构，包括ti/tin，alcu以及titin；步骤102，在底层金属层上形成介质层，介质层例如采用氮化硅(sin)；步骤103，在介质层上形成顶层金属层，例如tin；步骤104，在顶层金属层上形成图形化的光刻胶层，以定义mim电容区域；步骤105，以图形化的光刻胶层为掩膜刻蚀顶层金属层，去除mimi电容区域之外的顶层金属层。
43.本发明在保持mim电容介质层厚度不变的条件下(达到恒定的电容值)，提升其电性性能(漏电降低，bv增大)，并可长时间稳定工作于较高电压下。
44.图2示出根据本发明一实施例的mim电容的制作方法的示意性流程图；图3a至图3h示出根据本发明一实施例的mim电容的制作方法依次实施各步骤所获得器件的结构示意图。下面结合图2以及图3a至图3h对根据本发明实施例的mim电容的制作方法进行详细描述。
45.如图2以及图3a至图3h所示，本实施例的mim电容的制作方法包括：
46.步骤201，如图3a所示，提供半导体衬底300，在所述半导体衬底300上形成底层金属层301。
47.其中，半导体衬底300可以是以下所提到的材料中的至少一种：si、ge、sige、sic、sigec、inas、gaas、inp或者其它iii/v化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。半导体衬底300上可以形成有器件，例如nmos和/或pmos等晶体管。同样，半导体衬底300中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。此外，在半导体衬底300还可以形成有诸如sti(浅沟槽隔离结构)等的隔离结构。作为示例，在本实施例中，半导体衬底300的构成材料选用单晶硅。
48.底层金属层301可以包括一层或多层金属层，其可以采用常用的金属层材料制作，金属材料的选取基于mim电容的设计要求进行选择。示例性地，在本实施例中，底层金属层301为三层结构，第一层金属层采用ti或tin，第二层金属采用铝铜合金(alcu)，其中铜含量较少，第三层金属层采用ti或tin。底层金属层301可以通过各种合适的工艺，例如pvd(物理气相沉积)、cvd(化学气相沉积)或ald(原子层沉积)等形成，其中，第一层金属层作为粘附层，第二层金属层作为底层金属层的主体，第三层金属层作为抗反射层。示例性地，在本实施例中，底层金属层301的厚度为应当理解，在其他实施例中，底层金属层301可以采用其他合适的材料、结构和厚度，本实施例给出的仅是一个示例。
49.当形成底层金属层301之后，将在底层金属层301之上形成介质层302，在本实施例中，介质层302为层叠结构，下面结合图2以及图3b至图3e对介质层302的形成过程进行描述。
50.步骤202，如图3b所示，在所述底层金属层301上形成绝缘层3020。
51.绝缘层3020采用合适作为mim电容介质的材料，示例性地，在本实施例中，绝缘层3020采用氮化硅。绝缘层3020可以通过各种合适的工艺，例如pvd(物理气相沉积)、cvd(化学气相沉积)或ald(原子层沉积)等形成。绝缘层3020的厚度取决于介质层302的总厚度、绝缘层3020的层数以及改性层的厚度和层数，这将后文进行描述。
52.步骤203，如图3c所示，在所述绝缘层3020上形成改性层3021。
53.改性层3021采用能够与绝缘层3020发生相互作用，可以增加绝缘层3020的电性能
的材料。示例性地，在本实施例中，绝缘层3020采用氮化硅，改性层采用非晶硅。
54.在本实施例中，改性层3021可以通过含硅气体等离子处理形成。示例性地，在本实施例中，使用sih4作为硅源，he可作为载气并促进sih4的解离；等离子处理关键反应参数：反应压力为2.0～5.0torr，sih4:he＝1:10～1:20；射频功率:100～200w。当然，在其他实施例中，sih4可以替换成其他合适的硅源，he也可以换成其他惰性气体。
55.步骤204，如图3d所示，重复步骤202至步骤203以形成层叠布置的绝缘层3020和改性层3021。
56.步骤202至步骤203的执行次数根据介质层的具体结构设计进行，其可以只执行一次，也可以执行两次或更多次。
57.步骤205，如图3e所示，在最上层的改性层3021上形成绝缘层3020。
58.当形成最上层的绝缘层3020之后，介质层302的制作即完成。如图3e所示，在本实施例中，介质层302包括层叠设置的绝缘层3020和改性层3021，所述改性层3021位于相邻的所述绝缘层3020之间，换言之，与之前的单一介质层相比，在本实施例中，介质层302相当于在绝缘层3020中插入了多层很薄的改性层3021，使其转变为绝缘层3020和改性层3021的层叠结构，并且通过改性层3021与绝缘层3020的相互作用来增加绝缘层3020的电性能。
59.示例性地，在本实施例中，绝缘层3020为氮化硅，改性层3021为非晶硅层。在氮化硅层中插入非晶硅层可以实现如下作用：1)非晶硅存在比较多的悬挂键，使其拥有优异的捕获电荷的性能，从而提升mim电容的漏电及击穿电压性能；2)非晶硅的存在不会影响其上下介质之间的粘附性，与此同时非晶硅打破了sin原先固有的si-n键的形成，充当电荷通过时的阻挡，从而提升mim电容的漏电及击穿电压性能；3)sinsisinsi～sin结构中薄薄的非晶硅对其介质层的介电常数影响很小，所以可以在保持介质层厚度不变的条件达到恒定的电容值(与相同厚度的sin mim电容相同的电容值)。
60.示例性地，在本实施例中，所述绝缘层3020的厚度大于所述改性层3021的厚度，所述改性层3021的厚度较小，例如小于等于在本实施例中，每层绝缘层3020的厚度＝(介质层302总厚度d
–
改性层3021的总厚度)/绝缘层3020的层数，使其保持介质层302总厚度d不变，其中改性层3021的总厚度等于改性层的厚度*改性层的层数。
61.应当理解，虽然在本实施例中，使用氮化硅和非晶硅的层叠结果作为介质层，但是在其它实施例中，也可以采用其他合适的材料，而不限于氮化硅和非晶硅的组合。
62.步骤206，如图3f所示，在介质层302上形成顶层金属层303。
63.顶层金属层303可以采用各种合适的上极板材料制作。示例性地，在本实施例中，顶层金属层303ti或tin，其可以通过各种合适的工艺，例如pvd(物理气相沉积)、cvd(化学气相沉积)或ald(原子层沉积)等形成。示例性地，在本实施例中，顶层金属层303的厚度为
64.步骤207，如图3g所示，在顶层金属层303上形成图形化的光刻胶层304以定义mim电容。
65.光刻胶层304可以采用常用的正胶或负胶材料，并通过曝光、显影等操作进行图形化，从而定义mim电容的区域，即在哪些区域中形成mim电容。在本实施例中，被光刻胶层304遮蔽的区域即为制作mim电容的区域。
66.步骤208，如图3h所示，以所述图形化的光刻胶层304为掩膜刻蚀所述顶层金属层
303，以形成mim电容的上极板305。
67.具体地，通过合适的干法蚀刻工艺或湿法蚀刻工艺刻蚀顶层金属层303，以去除mim电容区域之外的顶层金属层，保留mim电容区域内的顶层金属层作为上极板305，通过定义上极板305的形状和面积从而定义mim电容的极板面积(mim电容的极板面积取决于上极板面积)。所述湿法刻蚀工艺包括诸如氢氟酸、磷酸、双氧水等湿法刻蚀工艺，所述干法蚀刻工艺包括但不限于：反应离子蚀刻(rie)、离子束蚀刻、等离子体蚀刻或者激光切割。示例性地，在本实施中，采用干法刻蚀工艺执行所述蚀刻，且作为示例，在本实施例中，所述蚀刻为干法蚀刻，所述干法蚀刻的工艺参数包括：蚀刻气体包含cl2等气体，其流量分别为50sccm～500sccm、10sccm～100sccm，压力为2mtorr～50mtorr，其中，sccm代表立方厘米/分钟，mtorr代表毫毫米汞柱。
68.至此，完成了根据本发明实施例的方法实施的工艺步骤，可以理解的是，本实施例半导体器件制作方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤。例如，在步骤208之后，还可以包括互连层等的刻蚀步骤，在这些步骤会同时对介质层302和底层金属层301进行刻蚀。
69.根据本发明实施例的半导体器件的制作方法，在制作mim电容时将介质层形成为绝缘层和改性层的层叠结构，即在绝缘层中插入至少一层很薄的改性层，通过改性层的作用来增加介质层的电学性能，从而可以在保持介质层厚度不变的条件下，提升mim电容的电性性能，使其可长时间稳定工作于较高电压下。
70.本发明的另一个方面还提供一种半导体器件，如图4所示，包括：底层金属层401，其形成在半导体衬底400上；介质层402，其形成在所述底层金属层401上，所述介质层402包括层叠设置的绝缘层4020和改性层4021，所述改性层4021位于相邻的所述绝缘层4020之间，且所述绝缘层4020的厚度大于所述改性层4021的厚度；顶层金属层403，其形成在所述介质层402上。
71.示例性地，在本实施例中，所述绝缘层4020包括氮化硅层，所述改性层4021包括非晶硅层，所述非晶硅层的厚度小于等于
72.根据本发明实施例的半导体器件，其mim电容的介质层包括绝缘层和改性层的层叠结构，即在绝缘层中插入至少一层很薄的改性层，通过改性层的作用来增加介质层的电学性能，从而可以在保持介质层厚度不变的条件下，提升mim电容的电性性能，使其可长时间稳定工作于较高电压下。
73.本发明的另一个方面还提供一种电子装置，包括半导体器件以及与所述半导体器件相连的电子组件。其中，该半导体器件包括：底层金属层，其形成在半导体衬底上；介质层，其形成在所述底层金属层上，所述介质层包括层叠设置的绝缘层和改性层，所述改性层位于相邻的所述绝缘层之间，且所述绝缘层的厚度大于所述改性层的厚度；顶层金属层，其形成在所述介质层上。
74.进一步地，所述绝缘层包括氮化硅层，所述改性层包括非晶硅层，所述非晶硅层的厚度小于等于
75.其中，该电子组件，可以为分立器件、集成电路等任何电子组件。
76.本发明实施例的电子装置，由于所包含的半导体器件可以在保持介质层厚度不变
的条件下，提升mim电容的电性性能，使其可长时间稳定工作于较高电压下。因此该电子装置同样具有类似的优点。
77.尽管这里已经参考附图描述了示例实施例，应理解上述示例实施例仅仅是示例性的，并且不意图将本发明的范围限制于此。本领域普通技术人员可以在其中进行各种改变和修改，而不偏离本发明的范围和精神。所有这些改变和修改意在被包括在所附权利要求所要求的本发明的范围之内。
78.在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
79.类似地，应当理解，为了精简本发明并帮助理解各个发明方面中的一个或多个，在对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该本发明的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如相应的权利要求书所反映的那样，其发明点在于可以用少于某个公开的单个实施例的所有特征的特征来解决相应的技术问题。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。
80.本领域的技术人员可以理解，除了特征之间相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的替代特征来代替。
81.此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，在权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
82.应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。