1.一种半导体装置，该半导体装置包括：
设置在基板上的导电层和介电层的交替叠层；
沟道层，所述沟道层设置在穿透所述交替叠层的贯通部分中；
阻挡层，所述阻挡层设置在所述贯通部分中，并且围绕所述沟道层的外壁；以及
连续蚀刻停止层，所述连续蚀刻停止层设置在所述贯通部分中，并且围绕所述阻挡层的外壁。
2.根据权利要求1所述的半导体装置，其中，所述连续蚀刻停止层与所述导电层和所述介电层直接接触。
3.根据权利要求1所述的半导体装置，其中，所述连续蚀刻停止层沿所述交替叠层进行层叠的方向延伸。
4.根据权利要求1所述的半导体装置，其中，所述阻挡层沿所述交替叠层进行层叠的方向延伸。
5.根据权利要求1所述的半导体装置，其中，所述连续蚀刻停止层和所述介电层包括不同的材料。
6.根据权利要求1所述的半导体装置，其中，所述连续蚀刻停止层包括含碳材料，并且所述介电层包括无碳材料。
7.根据权利要求1所述的半导体装置，其中，所述阻挡层包括高k材料，并且
其中，所述蚀刻停止层包括介电常数低于所述阻挡层的介电常数的材料。
8.根据权利要求1所述的半导体装置，其中，所述阻挡层包括金属氧化物，并且所述蚀刻停止层包括氧化硅。
9.根据权利要求1所述的半导体装置，其中，所述阻挡层包括氧化铝，并且所述蚀刻停止层包括sico。
10.根据权利要求1所述的半导体装置，其中，所述导电层和所述介电层直接接触，并且
所述导电层和所述介电层具有无阻挡层结构。
11.根据权利要求1所述的半导体装置，其中，在所述阻挡层和所述沟道层之间设置低介电常数阻挡层、电荷俘获层和隧穿介电层的叠层。
12.根据权利要求11所述的半导体装置，其中，所述阻挡层包括高k材料，并且
其中，所述低介电常数阻挡层和所述蚀刻停止层包括介电常数低于所述阻挡层的介电常数的材料。
13.根据权利要求11所述的半导体装置，其中，所述阻挡层的厚度比所述低介电常数阻挡层的厚度更薄。
14.一种制造半导体装置的方法，该方法包括以下步骤：
在基板上形成牺牲层和介电层的交替叠层；
形成穿透所述交替叠层的第一贯通部分；
形成蚀刻停止层以覆盖所述第一贯通部分的侧壁；
在所述蚀刻停止层上形成设置在所述第一贯通部分中的阻挡层；
通过蚀刻所述交替叠层的一部分来形成第二贯通部分；
通过所述第二贯通部分去除所述牺牲层，以在所述介电层之间形成气隙；以及
形成代替所述牺牲层的导电层，
其中，所述导电层在填充所述气隙的状态下与所述蚀刻停止层接触。
15.根据权利要求14所述的方法，其中，所述蚀刻停止层完全覆盖所述第一贯通部分的侧壁，并且沿所述交替叠层进行层叠的方向延伸。
16.根据权利要求14所述的方法，其中，所述蚀刻停止层包括相对于所述牺牲层具有蚀刻选择性的材料。
17.根据权利要求14所述的方法，其中，所述蚀刻停止层包括sico，并且所述牺牲层包括氮化硅。
18.根据权利要求14所述的方法，其中，所述阻挡层包括氧化铝，并且所述蚀刻停止层包括sico。
19.根据权利要求14所述的方法，该方法还包括以下步骤：
在形成所述导电层之前，转化由所述气隙暴露的所述蚀刻停止层。
20.根据权利要求19所述的方法，其中，对由所述气隙暴露的所述蚀刻停止层进行转化的步骤包括等离子体处理或热处理。