非易失性存储器阵列的制造方法、计算机设备及存储介质与流程

1.本发明涉及半导体技术领域，尤其涉及一种非易失性存储器阵列的制造方法、计算机设备及存储介质。


背景技术：

2.非易失性存储器(non-volatile memory)为阵列的结构，具体的请参照图1a所示，其采用两层多晶硅的结构，在外加电压时通过将电子拉进/拉出靠近衬底的多晶硅层中，并通过靠近衬底的多晶硅层中有/无电子来记录0/1的数据。然而电子拉进和拉出的过程都会对隧穿层氧化层造成损伤，因此隧穿氧化层能够承受电子进出次数(耐久性)是衡量非易失性存储器的重要指标。
3.现有改善非易失性存储器阵列耐久性的方法主要包括以下两种方式：一种方式是改善隧穿氧化沉积工艺，从而保证生长出来的隧穿氧化层具有较高的质量；另一种方式是在隧穿氧化层生长出来以后对刻蚀工艺的改进，例如图1b和图1c所示，通过改善浅沟槽隔离角的应力和圆滑程度来提升器件的耐久性，虽然此种方式能够使得沟槽隔离角区域性能变好，但还会影响其他区域的性能；以上两种改善方式都需要优化很多前后工艺，致使投入成本较高。


技术实现要素：

4.有鉴于此，有必要针对以上技术问题提供一种成本较低、操作简便的非易失性存储器阵列的制造方法、计算机设备及存储介质以及一种非易失性存储器阵列。
5.根据本发明的一方面，提供了一种非易失性存储器阵列的制造方法，所述方法包括：
6.提供衬底，于所述衬底一侧自下至上依次沉积形成隧穿氧化层、第一多晶硅层、绝缘层和第二多晶硅层；
7.提供掩模，并将所述掩模放置在所述第二多晶硅层上方；
8.利用第一刻蚀选择比分别对全部第二多晶硅层和部分第一多晶硅层进行干法蚀刻，直至未蚀刻的第一多晶硅层达到预设厚度；
9.利用第二刻蚀选择比对剩余预设厚度的第一多晶硅层进行干法蚀刻，直至所述隧穿氧化层露出；
10.其中，所述第一刻蚀选择比和第二刻蚀选择比均为多晶硅蚀刻与隧穿氧化层蚀刻速率之比，且所述第二刻蚀选择比高于所述第一刻蚀选择比。
11.在其中一个实施例中，所述第一刻蚀选择比介于50至100之间，所述第二刻蚀选择比大于100。
12.在其中一个实施例中，所述预设厚度至少为100埃米。
13.在其中一个实施例中，所述第一多晶硅层的厚度为800埃米，所述预设厚度为100埃米。
14.在其中一个实施例中，所述绝缘层为氧化硅-氮化硅-氧化硅的层叠结构。
15.在其中一个实施例中，所述衬底的材质为单晶硅。
16.在其中一个实施例中，所述隧穿氧化层的材质为氧化硅。
17.根据本发明的又一方面，提供了一种非易失性存储器阵列，所述非易失性存储器阵列采用以上所述的方法制得。
18.本发明的又一方面，还提供了一种计算机设备，该计算机设备包括：
19.至少一个处理器；以及
20.存储器，存储器存储有可在处理器上运行的计算机程序，处理器执行程序时执行前述的方法。
21.本发明的再一方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，计算机程序被处理器执行时执行前述的方法。
22.上述一种非易失性存储器阵列的制造方法、计算机设备、存储介质及采用所述方法制造的非易失性存储器阵列，通过先采用相对低的刻蚀选择比蚀刻掉全部的第二多晶硅层和部分靠近隧穿氧化层的第一多晶硅层，再采用相对高的刻蚀选择比蚀刻掉剩余部分的第一多晶硅层，不仅保证了蚀刻的效率，并且降低了干法蚀刻工艺对隧穿氧化层的损伤，显著提高了隧穿氧化层承受电子进/出的次数，使得非易失性存储器阵列具有较佳的耐久性。
附图说明
23.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
24.图1a为现有技术中非易失性存储器阵列的结构示意图；
25.图1b为图1a在x方向上的示意图；
26.图1c为图1a在y方向上的示意图；
27.图2为本发明一个实施例中一种非易失性存储器阵列的制造方法的流程示意图；
28.图3a为本发明另一个实施例中干法蚀刻前的第一堆叠结构示意图；
29.图3b为采用第一刻蚀选择比对图3a结构进行干法蚀刻得到的第二堆叠结构示意图；
30.图3c为采用第二刻蚀选择比对图3b继续进行干法蚀刻得到的第三堆叠结构示意图；
31.图4a为本发明又一个实施例中采用第一刻蚀选择比进行干法蚀刻后得到的电镜图；
32.图4b为本发明又一个实施例中采用第二刻蚀选择比进行干法蚀刻后得到的电镜图。
33.【附图标记说明】
34.1：衬底；2：隧穿氧化层；3第一多晶硅层；4：绝缘层；5：第二多晶硅层；6：掩模。
具体实施方式
35.为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
36.需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
37.在一个实施例中，请参照如图2所示，提供了一种非易失性存储器阵列的制造方法，具体的该方法包括以下步骤：
38.s1，提供衬底，于衬底一侧自下至上依次沉积形成隧穿氧化层、第一多晶硅层、绝缘层和第二多晶硅层。
39.s2，提供掩模，并将掩模放置在第二多晶硅层上方。
40.s3，利用第一刻蚀选择比分别对全部第二多晶硅层和部分第一多晶硅层进行干法蚀刻，直至未蚀刻的第一多晶硅层达到预设厚度。
41.其中，利用干法蚀刻依次对第二多晶硅层、绝缘层和第一多晶硅层进行干法蚀刻，并且在第一多晶硅层刻蚀的时候，控制选择比在第一蚀刻选择比的范围，直至未蚀刻的第一多晶硅层达到预设厚度。
42.s4，利用第二刻蚀选择比对剩余预设厚度的第一多晶硅层进行干法蚀刻，直至隧穿氧化层露出；其中，第二刻蚀选择比高于第一刻蚀选择比。
43.上述一种非易失性存储器阵列的制造方法，通过先采用相对低的刻蚀选择比蚀刻掉全部的第二多晶硅层和部分靠近隧穿氧化层的第一多晶硅层，再采用相对高的刻蚀选择比蚀刻掉剩余部分的第一多晶硅层，不仅保证了蚀刻的效率，并且降低了干法蚀刻工艺对隧穿氧化层的损伤，显著提高了隧穿氧化层承受电子进/出的次数，使得非易失性存储器阵列具有较佳的耐久性。
44.在另一个实施例中，请参照图3a至图3c所示，提供衬底1，衬底可为硅衬底，优选的衬底1的材质为单晶硅，自衬底1的一侧生长出一定厚度的隧穿氧化层2，优选的隧穿氧化层的材质为氧化硅；在隧穿氧化层2上继续生长出一定厚度的第一多晶硅层3，而后在第一多晶硅层3上继续生长出一定厚度的绝缘层4，优选的绝缘层为氧化硅-氮化硅-氧化硅的层叠结构(即ono)，最后在绝缘层4上继续生长出一定厚度的第二多晶硅层5，由此得到图3a所示的第一堆叠结构。
45.需要说明的是第一堆叠结构中各个层的厚度可以相同也可以不同，每层结构的厚度都大于100埃米，而对于具体厚度值本发明不对其进行限制，优选的第一多晶硅层的厚度为800埃米。
46.请继续参照图3b所示，将掩模6放置在第二多晶硅层5远离衬底1的一侧，下面将隧穿氧化层2、第一多晶硅层3、绝缘层4以及第二多晶硅层5蚀刻成与掩模6相同的形状，具体实施方式是：由用户设定分别第一刻蚀选择比和第二刻蚀选择比，优选的第一刻蚀选择比为50-100之间的任意一个值，第二刻蚀选择比设定大于100，例如第一刻蚀选择比可设定为55，第二刻蚀选择比可设定为110；利用第一刻蚀选择比对图3a所示的堆叠结构进行干法蚀刻，当第一多晶硅层3未被蚀刻的厚度达到预设厚度时就停止以蚀刻工艺，并得到如图3b所示的第二堆叠结构；最后改用第二刻蚀选择比对第二堆叠结构继续进行干法蚀刻直到剩余
的第一多晶硅层3全部被蚀刻完隧穿氧化层2露出，并得到如图3c所示的第三堆叠结构。
47.根据本发明的另一方面，提供了一种采用以上所述方法制得的非易失性存储器阵列，请参照图4a和图4b所示，采用两个阶段刻蚀得到非易失性存储器阵列，第一阶段包括全部的第二多晶硅层和部分第一多晶硅层，第二阶段为剩余部分的第二多晶硅层；第一阶段刻蚀时第一多晶硅层预留出10.2纳米，第二阶段采用高于第一阶段的选择比刻蚀掉剩余10.2纳米的第一多晶硅层，制造非易失性存储器阵列的其它工艺流程无需任何改进，因此也不会增加生成的成本。
48.非易失性存储器阵列在生产时需要进行可靠性验证，即验证器件能否承受十万次电子拉进/拉出，请参照表1所示，表1示出了两种不同结构的非易失性存储器阵列产品耐久性测试结果。产品1和产品2为相同工艺平台的两个产品，举例来说产品1非易失性存储器的容量是64k byte，产品2非易失性存储器的容量是128k byte；采用本发明方法对产品1和产品2进行干法蚀刻时第一刻蚀选择比设定为55，第二刻蚀选择比设定为110，同时第二多晶硅层预留100埃米厚度，由此分别制得三十二个产品1和三十二个产品2；采用传统方法对产品1和产品2进行刻蚀时对第一多晶硅层的蚀刻选择比设定为30，第二多晶硅层的蚀刻选择比设定为80，并分别制得三十二个产品1和三十二个产品2，通过对比发现采用本发明方法制得产品1和产品2的全部样品均能够到达可靠性验证的要求，而采用传统方法制得产品1和2均存在未到达可靠性验证要求的样品，由此可见采用本发明方法制得的非易失性存储器阵列具有较高的可靠性，提升了产品的质量。需要特征说明的是前述产品1和产品2的制备参数、以及产品1和产品2的存储容量仅用于举例说明，不应理解为对本发明方法的限制。
49.表1两种不同结构的非易失性存储器阵列产品耐久性测试结果
[0050][0051]
根据本发明的另一方面，提供了一种计算机设备，该计算机设备可以是服务器。该计算机设备包括通过系统总线连接的处理器、存储器、网络接口和数据库。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统、计算机程序和数据库。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的数据库用于存储数据。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时实现以上所述的非易失性存储器阵列的制造方法。
[0052]
根据本发明的又一方面，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以上所述的非易失性存储器阵列的制造方法。
[0053]
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以
通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本技术所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)或闪存。易失性存储器可包括随机存取存储器(ram)或者外部高速缓冲存储器。作为说明而非局限，ram以多种形式可得，诸如静态ram(sram)、动态ram(dram)、同步dram(sdram)、双数据率sdram(ddrsdram)、增强型sdram(esdram)、同步链路(synchlink)dram(sldram)、存储器总线(rambus)直接ram(rdram)、直接存储器总线动态ram(drdram)、以及存储器总线动态ram(rdram)等。
[0054]
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
[0055]
以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术专利的保护范围应以所附权利要求为准。