一种氮化镓MIS-HEMT钝化设计及其制备方法与流程

本发明属于半导体器件技术领域，更具体地，涉及一种氮化镓mis-hemt(即，包含金属-绝缘体-半导体结构mis的高电子迁移率晶体管hemt；其中，mis表示metal-insulator-semiconductor，hemt表示highelectronmobilitytransistor)钝化设计及其制备方法，能够得到具有优越电学性能的氮化镓mis-hemt器件。

背景技术：

自金属氧化物半导体场效应晶体管问世以来，硅材料盘踞半导体产业主导地位，这主要是由于硅半导体成本低，其表面有高质量的自然氧化层。然而硅的禁带宽度窄，限制了其在功率电子方向的发展，寻找更好性能的半导体材料是发展的必然。氮化镓作为第三代半导体，较传统的硅半导体具有高临界击穿电场(3.3mv/cm)，高饱和速度(2.7×10⁷cm/s)，宽禁带(3.4ev)诸多优势。除此之外，氮化镓做功率电子器件时，和algan形成异质结结构，界面处可以产生高迁移率(2×10³cm²/v·s)的2deg沟道。

目前氮化镓功率器件面临以下问题：

1.常规方式的氮化镓电子器件是耗尽型的，零偏压下器件会导通，造成在电力电子应用中存在安全隐患。

2.氮化镓器件的欧姆接触引入了金，且退火温度很高，这与现有的cmos工艺不相兼容。寻求低温、无金，低接触电阻的欧姆接触工艺也是目前研究的方向。

3.氮化镓器件从关态切换到开态，会出现饱和电流降低，导通电阻增加的现象，即电流坍塌现象，这极大影响了氮化镓器件应用的可靠性。

4.目前氮化镓器件耐压水平相比硅器件取得可喜的成绩，但距离其自身理论值还有很大的提升空间。

技术实现要素：

针对现有技术的以上问题，本发明的目的在于提供一种氮化镓mis-hemt钝化设计及其制备方法，其中通过对钝化结构的关键组成、内部构造，配合氮化镓mis-hemt器件的细节结构及材料(如栅介质材料)等进行改进，利用二次叠层高介电常数材料(hfsio)与低介电常数p型氧化物材料(cuo)构建钝化结构，与现有技术相比能够实现更好的电学性能。

为实现上述目的，按照本发明的一个方面，提供了一种氮化镓mis-hemt钝化结构，其特征在于，该钝化结构包括两次叠层的掺硅氧化铪hfsio材料以及p型cuo；

该钝化结构用于氮化镓基、且包含金属-绝缘体-半导体结构mis的hemt器件上，对hemt器件进行钝化；并且，所述hemt器件的栅介质是采用掺硅氧化铪hfsio材料。

作为本发明的进一步优选，所述钝化结构中的掺硅氧化铪hfsio材料与栅介质掺硅氧化铪hfsio材料直接接触，能够平缓沟道内电场分布，提高器件耐压。

作为本发明的进一步优选，所述hemt器件具有凹槽栅结构，通过降低极化强度，减小栅极下方电子浓度，从而实现器件从耗尽型到增强型的转变。

按照本发明的又一方面，本发明提供了一种具有钝化结构的氮化镓mis-hemt器件的制备方法，其特征在于，所述氮化镓mis-hemt器件为氮化镓基、且包含金属-绝缘体-半导体结构mis的hemt器件，所述钝化结构为如上述氮化镓mis-hemt钝化结构；

所述制备方法是利用原子层沉积ald技术沉积掺硅氧化铪hfsio材料作为氮化镓mis-hemt器件的栅介质层，然后沉积栅极金属，接着，再沉积一层掺硅氧化铪hfsio材料作为中间层；然后，在栅极和漏极之间生长p型cuo；最后，再沉积一层掺硅氧化铪hfsio材料。

作为本发明的进一步优选，所述氮化镓mis-hemt器件具有凹槽栅结构，该凹槽栅结构是通过减薄栅极下方的algan势垒层形成的；所述减薄具体是在对氮化镓衬底进行清洗后，先沉积氮化铝作为掩膜，然后再在氧气和氯基气体循环气氛中进行电感耦合等离子体干法刻蚀即icp干法刻蚀，从而减薄algan势垒层。

作为本发明的进一步优选，所述hemt器件的漏极与源极均是基于低温无金欧姆接触，能够实现与cmos工艺相兼容；所述低温不超过550℃。

作为本发明的进一步优选，所述氮化镓mis-hemt器件的漏极与源极均是基于低温无金欧姆接触，具体是先采用电感耦合等离子体干法刻蚀即icp干法刻蚀方法刻蚀algan势垒层，然后，对刻蚀后的欧姆区域进行表面去氧化处理，采用磁控溅射仪器溅射ti/al/tin叠层金属，最后再进行退火处理，控制退火温度优选不超过550℃，从而形成低温无金的欧姆接触。

通过本发明所构思的以上技术方案，与现有技术相比，总体来说，能够取得以下有益效果：

1、本发明中hfsio介质具有介电常数高，作为栅介质具有泄漏电流低的优点，同时与p型低介电常数cuo一起对器件进行钝化，提高了器件的可靠性和击穿电压。

2、本发明提供了低温欧姆接触制备方法，保证精确刻蚀深度的基础上，对欧姆区域去氧化处理，后续沉积金属退火等系列工艺后，最终能形成更好的欧姆接触。

3、本发明提供的凹槽栅制备方法简单，通过数字式icp刻蚀工艺，达到精确控制刻蚀深度的同时保证刻蚀表面低损伤，从而减小界面态。

本发明主要研究的是氮化镓功率电子器件，尤其采用凹槽栅的器件结构实现器件增强型工作模式，可采用低温无金技术制备欧姆电极实现与cmos工艺相兼容，采用高介电常数材料(hfsio)作为栅介质层同时与p型氧化物(cuo)结合作为钝化层，减小器件的电流崩塌效应并且提高器件的击穿电压。

本发明提出了基于高介电常数栅介质氮化镓器件的钝化设计以及制备方法，具体的，本发明可以利用原子层沉积(ald)技术沉积掺硅氧化铪(hfsio)材料，形成高介电常数介质层，hfsio材料不仅作为栅介质层，抑制栅极漏电，同时可以钝化algan表面，减少表面缺陷。这种原子层沉积方法台阶覆盖率高且覆盖厚度均一，可以实现多维复杂结构上的薄膜沉积。原子层沉积(ald)可以从单原子精度上在衬底表面实现一层一层的堆积，从而可以保证薄膜的致密和均一性。沉积栅极金属后，再沉积一层适当厚度的hfsio材料可以平缓沟道内电场分布，提高器件耐压。在栅极和漏极之间生长一定宽度和厚度p型的cuo插层，p型cuo中大量的空穴可以中和表面陷阱俘获的电子，削弱器件的“虚栅效应”，从而改善器件的“电流崩塌”现象。最后再沉积一定厚度的高介电常数hfsio材料作为钝化，并且高/低介电常数材料(hfsio/cuo)界面下方电场会被提高，改变原本的沟道电场分布，提高器件耐压。

此外，本发明中的氮化镓器件还优选具有凹槽栅结构，栅凹槽结构例如可以是通过减薄栅极下面algan势垒层，降低极化强度，减小栅极下方电子浓度，从而实现阈值电压正移。对氮化镓衬底进行清洗后，沉积氮化铝作为掩膜，在氧气和氯基气体循环气氛中进行电感耦合等离子体(icp)干法刻蚀，精确控制刻蚀深度，减薄algan势垒层。

而本发明中的氮化镓器件还可以形成低温欧姆接触，制备方法例如可以是采用icp方法刻蚀algan势垒层，控制得到最优的刻蚀深度，对刻蚀后的欧姆区域进行处理，采用磁控溅射仪器溅射ti/al/tin叠层金属，最后探索最佳的退火条件，控制退火温度在550℃以下，从而达到低温无金接触的目的。

本发明中器件栅介质是对比常见栅介质材料sinx、al2o3以及hf基高介电常数材料(hfo、hflao等)后，选择掺硅氧化铪hfsio材料为最佳栅介质材料。本发明通过选择与栅介质材料同类型的掺硅氧化铪hfsio材料构建两次叠层结构，配合p型cuo能够有效形成氮化镓mis-hemt钝化结构。

附图说明

图1为硅基氮化镓衬底剖面图。

图2为经过刻蚀形成有源区的剖面图。

图3为刻蚀栅凹槽后的剖面图。

图4为欧姆接触形成的剖面图。

图5为沉积高介电常数栅介质层后的剖面图。

图6为蒸镀栅金属后的剖面图。

图7为溅射p型cuo后的剖面图。

图8为根据本发明公开的实施例的具有高介电常数介质栅介质，优化钝化后的增强型氮化镓功率器件的剖面图。

图9为干法刻蚀工艺处理后的凹槽栅原子力显微镜afm表征图，其中，(a)表征凹槽栅刻蚀深度，(b)表征凹槽栅刻蚀后的表面粗糙度。

图10为采用凹槽栅结构的器件iv测试图，所测器件尺寸为栅宽w/栅长lg/栅源距离lgs/栅漏距离lgd＝50/3/3.5/21μm。

图11为hfsio作为栅介质的器件击穿特性曲线以及栅极漏电曲线图。

图1至图8中各附图标记的含义如下：1为si(111)衬底；2a为外延的氮化镓缓冲层，2b为外延的氮化镓沟道层；3为外延的铝镓氮势垒层；4为欧姆金属；5a为首次沉积的高介电常数hfsio材料(即栅介质层)，5b为第二次沉积的高介电常数hfsio材料(即，钝化结构中两次叠层hfsio材料中的第一层)，5c为第三次沉积的高介电常数hfsio材料(即，钝化结构中两次叠层hfsio材料中的第二层)；6为栅极叠层金属；7为p型cuo材料。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

实施例1

总体来说，本发明制备具有高介电常数介质栅介质，优化钝化后的增强型氮化镓功率器件可以分为8个主要步骤，分别是：处理衬底、刻蚀隔离、刻蚀栅凹槽、溅射欧姆金属、沉积栅介质、蒸镀栅金属、溅射p型cuo钝化层、沉积钝化层。

本实施例具体包括如下步骤：

第1步，处理衬底，图1为硅基氮化镓衬底剖面图，图中1是si(111)衬底。图中2a是外延的氮化镓缓冲层，因为外延过程衬底引入si、o原子形成空位，即缓冲层中的施主态缺陷，漏压下释放电子，导致器件漏电大。这时通过工艺手段引入受主陷阱，比如掺碳技术，形成缓冲层，从而改善器件的漏电。图中2b是外延的氮化镓沟道层，图中3是外延的铝镓氮势垒层，gan/algan异质结在其界面会产生高浓度的2deg(即，二维电子气)，这也是氮化镓高电子迁移率的来源。此外，需要对氮化镓衬底进行清洗处理，去除表面的杂质和氧化物，可以采用丙酮超声清洗。

第2步，刻蚀隔离，图2是刻蚀隔离后的剖面图。光刻形成有源区图形，可以采用电感耦合等离子体(icp)干法刻蚀，在bcl3和cl2氛围中刻蚀得到有源区。

第3步，图3为凹槽栅刻蚀后的剖面图。首先沉积氮化铝作为掩膜，进行光刻工艺后，形成凹槽栅图形，去除多余光刻胶。可以采用icp干法刻蚀，在低气体流量的bcl3和o2氛围中循坏缓慢刻蚀凹槽，有助于减小刻蚀区域的粗糙度。使用原子力显微镜(afm)表征不同条件(气体流量、压强、刻蚀循环数)下刻蚀后凹槽的深度和粗糙度，可得到最佳的刻蚀条件(本实施例中器件刻蚀深度27.5nm、粗糙度rms为0.104nm)。刻蚀完成后去除氮化铝掩膜层，即形成器件凹槽栅结构。

栅凹槽结构是通过减薄栅极下面algan势垒层，降低极化强度，减小栅极下方电子浓度，从而实现阈值电压正移。

第4步，图4为溅射欧姆金属后的剖面图，图中4是欧姆金属。氮化镓衬底上光刻显影得到欧姆接触图形，接着可以采用icp干法刻蚀，去除algan势垒层。用稀释hcl(hcl:去离子水＝1:9，其中1:9是指体积比，即1体积份数的浓hcl溶液需要用9体积份数的去离子水进行稀释)+boe溶液清洗欧姆区域(2min)，去除表面的氧化物等杂质，磁控溅射法生长ti/al/tin叠层金属(本实施例中各层金属具体厚度为2nm/120nm/30nm)，剥离去除光刻胶掩膜后，在n2氛围中进行550℃，90s快速退火处理，得到良好的欧姆接触。

第5步，图5为沉积栅介质后的剖面图，图中5a是高介电常数hfsio材料(即，首次沉积的高介电常数hfsio材料)，主要目的作为栅介质层，同时还可以对半导体表面进行钝化。hfsio材料的原子层沉积(ald)是基于两个自限制循环，可以精确控制每一次循环的厚度，从而得到最适宜的栅介质层厚度(本实施例中沉积厚度为20nm)。

第6步，图6为蒸镀栅极后的剖面图，图中6是栅极叠层金属。光刻形成栅极图形，利用电子束蒸发技术蒸镀栅极金属(ni/au)，例如可以根据现有技术采用t型栅极，从而获得提高器件的截止频率、降低栅极电阻等优势。

第7步，图7为溅射p型cuo钝化层后的剖面图，图中5b是第二次沉积的高介电常数hfsio材料，沉积方法和之前一致。图中7是p型cuo材料。利用磁控溅射法生长，可以采用光刻胶做掩膜生长后剥离方法，也可以采用生长后刻蚀方法。

第8步，图8为最终制备的氮化镓功率器件剖面图，图中5c是第三次沉积的高介电常数hfsio材料。5a、5b、5c这三次沉积的高介电常数hfsio材料和p型cuo材料共同作为氮化镓器件的钝化层(其中，由于5a最主要是用作hemt器件的栅介质，因此5b、5c是完全起到钝化作用的两次叠层的掺硅氧化铪hfsio材料)，提高了器件的击穿电压，同时缓解了器件的“电流坍塌”效应，进而提高了氮化镓功率器件的可靠性。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。