共集成的垂直构造的电容性元件以及制造过程的制作方法

[0001]
实施例和实施方式涉及集成电路，并且特别地涉及电容性元件(诸如垂直构造的电容性元件)与高压mos晶体管和存储器单元的过程共集成。


背景技术：

[0002]
诸如电荷存储电容器的电容性元件通常是集成电路架构中的庞大部件。
[0003]
此外，集成电路部件制造过程步骤通常数量众多并且昂贵，并且限制了仅专用于制造单个元件或单个类型的元件的实施步骤。
[0004]
因此，期望增加集成电路电容性元件架构的每单位面积的电容，并且与集成电路的其他部件的生产相结合地实施其制造步骤。


技术实现要素：

[0005]
在一个实施例中，一种方法包括：在半导体衬底中形成第一阱和第二阱；在第一阱中形成第一沟槽，并且在第二阱中形成第二沟槽，其中第一沟槽和第二沟槽中的每个垂直延伸，并且包括由第一绝缘层绝缘的中心导体；在半导体衬底的顶表面上形成具有第一厚度的第二绝缘层；将第二沟槽之上的第二绝缘层减薄到小于第一厚度的第二厚度；在第二绝缘层上沉积第一多晶硅层；对第一多晶硅层进行光刻图案化以形成：在第一阱之上的第一多晶硅部分，所述第一多晶硅部分电连接到第一沟槽的中心导体以形成电容器的第一板，电容器的第二板由第一阱形成；以及在第二阱之上的第二多晶硅部分，所述第二多晶硅部分形成存储器单元的浮置栅极晶体管的浮置栅极电极，存储器单元具有存取晶体管，存取晶体管的控制栅极由第二沟槽的中心导体形成。
[0006]
在一个实施例中，一种集成电路包括：半导体衬底；由半导体衬底支撑的电容器；以及由半导体衬底支撑的存储器单元。电容器包括：第一阱，在半导体衬底中，形成电容器的第一板；第一沟槽，垂直延伸到第一阱中，所述第一沟槽包括通过第一绝缘层与第一阱绝缘的第一中心导体；第二绝缘层，在半导体衬底的所述第一阱之上的顶表面上，所述第二绝缘层具有第一厚度；以及在第二绝缘层上的第一导电材料层，所述第一导电材料层电连接到第一中心导体，其中第一导电材料层和第一中心导体形成电容器的第二板。存储器单元包括：第二阱，在半导体衬底中；第二沟槽，垂直延伸到第二阱中，所述第二沟槽包括通过第三绝缘层与第二阱绝缘的第二中心导体，其中第二中心导体形成存储器单元的存取晶体管的栅极电极；第四绝缘层，在半导体衬底的所述第二阱之上的顶表面上，所述第四绝缘层具有小于第一厚度的第二厚度；以及第二导电材料层，在第四绝缘层上，其中第二导电材料层形成存储器单元的浮置栅极晶体管的浮置栅极电极。
[0007]
在一个实施例中，一种方法包括：在半导体衬底中形成第一阱和第二阱；形成垂直延伸到所述第一阱中的第一沟槽和垂直延伸到所述第二阱中的第二沟槽；在所述第一和第二沟槽的侧部和底部上形成绝缘覆层；在所述第一和第二沟槽的中心部分中形成导电材料；在半导体衬底的顶侧上形成第一绝缘层；选择性地减薄第二阱之上的第一绝缘层；形成
覆盖第一绝缘层的第一导电层；对第一导电层进行光刻图案化，以在第一阱之上形成第一导电部分，并且在第二阱之上形成第二导电部分；形成覆盖第二绝缘层的第二导电层；对第二导电层和第二导电部分进行光刻图案化，以在第一阱之上形成第三导电部分，并且在第二阱之上形成用于存储器单元的浮置栅极晶体管的控制栅极电极和浮置栅极电极；其中第二沟槽的中心部分形成用于存储器单元的存取晶体管的控制栅极电极；将第一沟槽中的中心部分电耦合到第一导电部分，以形成电容性元件的第一电极；以及将第一阱和第三导电部分电耦合以形成电容性元件的第二电极。
附图说明
[0008]
通过检查完全非限制性的实施例和实施方式的详细描述以及附图，本发明的其他优点和特征将变得明显，其中：
[0009]
图1示意性地图示了电容性元件的一个实施例；
[0010]
图2示意性地示出了电容性元件的另一个实施例；
[0011]
图3a示出了图1和图2的电容性元件的等效电路图；
[0012]
图3b示出了存储器单元的等效电路图；
[0013]
图4a-图4j图示了用于将电容性元件(图1-图2)、存储器单元和高压mos晶体管共集成在公共衬底上的制造过程的步骤；
[0014]
图5示意性地图示了电容性元件的另一个实施例；
[0015]
图6a示出了图5的电容性元件的等效电路图；
[0016]
图6b示出了存储器单元的等效电路图；以及
[0017]
图7a-图7j图示了用于将电容性元件(图5)、存储器单元和高压mos晶体管共集成在公共衬底上的制造过程的步骤。
具体实施方式
[0018]
现在参考图1，其示意性地图示了电容性元件c的一个实施例。电容性元件c形成在掺杂有第一导电类型(例如，p型)的半导体衬底1之中和之上。阱3通过掺杂有第二导电类型(例如，n型，并且在本领域中被称为niso层)的掩埋层2与衬底1垂直绝缘。阱3在横向上由同样掺杂有第二导电类型的接触区域4界定并且与衬底1绝缘，其中接触区域从正面10延伸到掩埋层2。该结构是众所周知的三阱架构技术。阱3还包括从正面10延伸到阱中的沟槽tr。每个沟槽tr可以包括在阱3中的注入区域8，注入区域掺杂有第二导电类型并且位于沟槽的底部和掩埋层2之间。沟槽tr由导电材料制成的中心部分5填充，中心部分通过绝缘层7与阱3绝缘。例如，中心部分5可以由多晶的硅(多晶硅)制成，并且绝缘层7可以由氧化硅或另一种合适的电介质材料制成。在正面10上，并且在阱3上方，形成包括第一绝缘层17、第一导电层15、第二绝缘层27和第二导电层25的堆叠。第一导电层15和第二导电层25可以例如由掺杂的多晶硅制成。第一绝缘层17可以例如由诸如氧化硅的电介质材料制成。第二绝缘层27可以例如由硅氧化物-氮化物-氧化物(ono)电介质材料制成。
[0019]
电容性元件c的第一电极e1由每个沟槽tr的导电中心部分5和第一导电层15形成，第一导电层15使用过孔和/或金属连接迹线电连接到导电中心部分5。电容性元件c的第二电极e2由第二导电层25和阱3形成，阱3使用过孔和/或金属连接迹线电连接到第二导电层
25。
[0020]
利用第一导电类型高度掺杂的接触-再分布区域13允许在阱3与例如接触/金属连接迹线之间形成可接受电阻率的接触，该接触/金属连接迹线连接到第二电极e2的第二导电层25。利用第二导电类型高度掺杂的接触-再分布区域13’允许在接触区域4与例如接触/金属连接迹线之间形成可接受电阻率的接触，该接触/金属连接迹线连接到第二电极e2的第二导电层25。
[0021]
沟槽tr在垂直于图1中所示的横截面平面的方向上纵向延伸。通过这种延伸，沟槽tr可以延伸越过第一绝缘层17的范围，以便允许形成每个沟槽tr的导电中心部分5到第一导电层15的电连接。
[0022]
图2示出了不使用三阱架构来界定阱3的备选实施例。根据该实施方式的一个方面，阱3是在衬底1内形成的第一导电类型的掺杂区域。
[0023]
图3示出了电容性元件c的等效电路图。
[0024]
电容性元件c可以被分解成三个并联的电容性元件的组件。
[0025]
第一电容性元件由通过第二绝缘层27相互分离的第一导电层15和第二导电层25形成。
[0026]
第二电容性元件由通过第一绝缘层17相互分离的第一导电层15和阱3形成。
[0027]
第三电容性元件由通过沟槽tr的相应绝缘衬垫7相互分离的沟槽tr的中心部分5和阱3形成。
[0028]
图1和图2中所示的用于电容性元件c的结构有利地类似于非易失性存储器单元的结构。具体地，这种存储器单元可以包括：具有垂直栅极的存取晶体管，该垂直栅极具有与沟槽tr相同的结构；以及浮置栅极晶体管，该浮置栅极晶体管具有与第一和第二绝缘层17、27以及第一和第二导电层15、25的堆叠相同的结构。此外，图1和图2中所示的用于电容性元件c的第一绝缘层17和第一导电层15的堆叠有利地类似于用于高压mos晶体管(例如，被配置成支持在较高电压水平(诸如，在约4伏至5伏到约8伏至10伏范围内的电压)的操作的晶体管)的绝缘栅极的结构。由于这些相似性，可以使用相同的制造步骤来在公共衬底1上制造电容性元件c、存储器单元和高压mos晶体管。
[0029]
每个存储器单元包括在图1中所示的三阱架构中的第一导电类型的半导体阱3之中和之上产生的浮置栅极晶体管fgt(即，阱3通过第二导电类型的掩埋半导体层2和半导体段4来与第一导电类型的下基板1分离)。
[0030]
如常规的那样，每个浮置栅极晶体管fgt包括掺杂有第二导电类型的源极区域s和漏极区域d，并且包括浮置栅极电极和控制栅极电极，例如由掺杂的多晶硅制成并且通过控制栅极电介质(例如，由ono制成)相互分离。浮置栅极电极搁置在形成在阱3的表面上的隧穿氧化层上。
[0031]
每个存储器单元还包括允许选择单元行的存取晶体管at。该存取晶体管at是mos晶体管，其控制栅极是埋在阱3中的垂直栅极，并且通过通常由二氧化硅制成的栅极电介质与阱电绝缘。垂直栅极的导电控制栅极通常例如由多晶硅制成。
[0032]
第二导电类型的注入区域位于容纳垂直栅极的沟槽的底部与掩埋层2之间，其与掩埋层一起允许存取晶体管的源极区域的形成。
[0033]
前述结构例如在图4j和图7j中示出。图3b和图6b示出了所说明的存储器单元结构
的等效示意图。
[0034]
现在参考图4a-图4j，其图示了用于将电容性元件c、存储器单元和高压mos晶体管共集成在公共衬底1上的制造过程的步骤。公共衬底1掺杂有第一导电类型(例如，p型)并且被划分成多个区域r1、r2、r3，在这些区域将要制造某些集成电路器件。区域r1将包括存储器单元，区域r2将包括电容性元件，并且区域r3将包括高压mos晶体管。区域r1、r2、r3可以根据需要彼此绝缘，例如通过使用本领域公知的沟槽绝缘结构(未明确示出)。
[0035]
在图4a中，对区域r1和r2进行处理以限定用于放置存储器单元和电容性元件的有源区。该过程步骤将包括对掩埋层2和掺杂有第二导电类型(例如，n型)的接触区域4进行注入，掩埋层和接触区域界定了注入和掺杂有第一导电类型的阱3。区域r2中的虚线说明了对于界定用于电容性元件的阱3而言，掩埋层2和接触区域4的使用是可选的(即，掩埋层2和接触区域4在使用图1中所示结构时存在、而在使用图2中所示结构时不存在)。
[0036]
在图4b中，对区域r3进行处理以限定用于放置高压mos晶体管的有源区。该处理步骤将包括对掺杂有第二导电类型的阱3’进行注入。
[0037]
图4a和图4b没有暗示特定的顺序。更详细地，作为示例，按照一个顺序的过程步骤将包括：a)在区域r1中并且可能还在区域r2中注入掩埋层2；b)在区域r3中注入阱3’；c)在区域r1和r2中注入阱3；d)在区域r1中并且可能还在区域r2中注入接触区域4。
[0038]
在下一步骤中，如图4c中所示，在区域r1中定义第一沟槽tr1，并且在区域r2中定义第二沟槽tr2。区域r1中的沟槽tr1形成用于存储器单元的存取晶体管的垂直栅极。区域r2中的沟槽tr2形成垂直结构的电容性元件c的一部分。分别在区域r1和r2中的沟槽tr1、tr2同时形成，并且优选地具有相同或基本相同的深度，并且均被由导电材料制成的中心部分5填充，中心部分通过绝缘层7与阱3绝缘。每个沟槽tr1、tr2可以包括在阱3中的注入区域8，注入区域掺杂有第二导电类型并且位于沟槽的底部。在形成沟槽tr1、tr2时，区域r3被掩蔽。
[0039]
接下来，执行氧化过程(例如，热氧化)以在衬底1的正面10上形成氧化层40。该结果在图4d中示出。氧化层40是在衬底1的顶表面之上延伸的具有厚度t1的共同氧化层，厚度t1被选择以用于形成在区域r3中制造的高压mos晶体管的栅极氧化物，以及形成在区域r2中制造的电容性元件c的第一绝缘层17。厚度t1可以例如在至的范围内，并且更具体地为大约厚度t1被选择，使得公共氧化层40在区域r2和r3中的部分支持电容性元件c和高压mos晶体管的高压操作。
[0040]
然而，厚度t1太厚而不能用作隧穿栅极氧化物，该隧穿栅极氧化物用于在区域r1中制造的存储器单元的浮置栅极晶体管。区域r2和r3被掩蔽，并且在区域r1中执行蚀刻以将公共氧化层40的一部分减薄到小于厚度t1的厚度t2。厚度t2被选择，以支持浮置栅极晶体管的适当操作。该结果在图4e中示出。
[0041]
然后，掺杂多晶硅的层42被沉积在氧化层40上。该结果在图4f中示出。例如，多晶硅的层42可以具有在至的范围内的厚度，并且更具体地具有大约的厚度。
[0042]
接下来，使用常规的光刻处理技术对多晶硅的层42进行图案化，用于：在第一区域r1中定义层44，该层最终将提供用于存储器单元的浮置栅极晶体管的浮置栅极电极；在用于电容性元件c的区域r2中定义第一导电层15；并且在用于高压mos晶体管的区域r3中定义
栅极电极46。该结果在图4g中示出。
[0043]
使绝缘材料、例如硅氧化物-氮化物-氧化物(ono)电介质材料的层48的保形沉积覆盖第一区域r1中的层44、区域r2中的第一导电层15和区域r3中的栅极电极46。该结果在图4h中示出。
[0044]
然后，掺杂多晶硅的层50被沉积在ono层48和氧化层40上。该结果在图4i中示出。多晶硅的层50可以具有例如大约的厚度。
[0045]
接下来，使用常规的光刻处理技术对层50、48和44进行图案化，用于：从区域r3去除层50和48；在第一区域r1中形成栅极堆叠52，以包括用于存储器单元的浮置栅极晶体管的浮置栅极电极56和控制栅极电极54；并且在用于电容性元件c的区域r3中形成第二导电层25。该结果在图4j中示出。区域r1中的层48在图案化之后保留的部分在控制栅极电极54和浮置栅极电极56之间提供电介质绝缘体58。区域r2中的层48在图案化之后保留的部分提供电容性元件c的第二绝缘层27。层40在区域r1中在用于存储器单元的浮置栅极电极56和阱3之间提供栅极氧化物。层40还在区域r2中在用于电容性元件c的第一导电层15和阱3之间提供绝缘体，并且在区域r3中在用于高压mos晶体管的栅极电极46和阱3’之间提供栅极氧化物。
[0046]
与区域r1中的厚度t2相比，在区域r2和r3中使用具有厚度t1的氧化层，解决了关于多晶硅的层42(提供第一导电层15和栅极电极46)和衬底1之间的氧化物击穿的问题，并且因此允许电容性元件c和高压mos晶体管两者的较高压操作。
[0047]
然后，执行与定义源极(s)/漏极(d)区域相关联并且产生电接触和互连的另外的过程步骤，以完成集成电路的生产。这些另外的处理步骤是本领域技术人员众所周知的，并且因此既未详细描述也未在附图中图示。
[0048]
现在参考图5，其示意性地图示了电容性元件c的另一个实施例。电容性元件c形成在掺杂有第一导电类型(例如，p型)的半导体衬底61之中和之上。掺杂有第二导电类型(例如，n型)的阱63形成在衬底61中。阱63还包括从衬底61的正面70延伸到阱中的沟槽tr。每个沟槽tr可以包括在阱63中的注入区域68，注入区域掺杂有第二导电类型并且位于沟槽的底部处和下方。沟槽tr被由导电材料制成的中心部分65填充，中心部分通过绝缘层67与阱63绝缘。例如，中心部分65可以由多晶的硅(多晶硅)制成，并且绝缘层67可以由氧化硅或另一种合适的电介质材料制成。在正面70上，并且在阱63上方，形成包括第一绝缘层77、第一导电层75、第二绝缘层87和第二导电层85的堆叠。第一导电层75和第二导电层85可以例如由掺杂的多晶硅制成。第一绝缘层77可以例如由诸如氧化硅的电介质材料制成。第二绝缘层87可以例如由硅氧化物-氮化物-氧化物(ono)电介质材料制成。
[0049]
电容性元件c的第一电极e1由每个沟槽tr的导电中心部分65形成，导电中心部分使用过孔和/或金属连接迹线电连接到第一导电层75。电容性元件c的第二电极e2由第二导电层85形成，第二导电层使用过孔和/或金属连接迹线电连接到阱63。
[0050]
利用第一导电类型高度掺杂的接触-再分布区域73允许在阱63与例如接触/金属连接迹线之间形成可接受电阻率的接触，该接触/金属连接迹线连接到用于第二电极e2的第二导电层85。
[0051]
沟槽tr在垂直于图5中所示的横截面平面的方向上纵向延伸。通过这种延伸，沟槽tr可以延伸越过第一绝缘层77的范围，以便允许形成每个沟槽tr的导电中心部分65到第一
导电层75的电连接。
[0052]
图6示出了电容性元件c的等效电路图。
[0053]
电容性元件c可以被分解成三个并联的电容性元件的组件。
[0054]
第一电容性元件由通过第二绝缘层87相互分离的第一导电层75和第二导电层85形成。
[0055]
第二电容性元件由通过第一绝缘层77相互分离的第一导电层75和阱63形成。
[0056]
第三电容性元件由通过沟槽tr的相应绝缘衬垫67相互分离的沟槽tr的中心部分65和阱63形成。
[0057]
图5中所示的电容性元件c的结构有利地类似于非易失性存储器单元的结构。具体地，存储器单元可以包括：具有垂直栅极的存取晶体管，该垂直栅极具有与沟槽tr相同的结构；以及浮置栅极晶体管，该浮置栅极晶体管具有与第一和第二绝缘层77、87以及第一和第二导电层75、85的堆叠相同的结构。此外，图5中所示的用于电容性元件c的第一绝缘层77和第一导电层75的堆叠有利地类似于用于高压mos晶体管的绝缘栅极的结构。由于这些相似性，可以使用相同的制造步骤来在公共衬底61上制造电容性元件c、存储器单元和高压mos晶体管。
[0058]
现在参考图7a-图7j，其图示了用于将电容性元件c、存储器单元和高压mos晶体管共集成在公共衬底61上的制造过程的步骤。公共衬底61掺杂有第一导电类型(例如，p型)并且被划分成多个区域r1、r2、r3，在这些区域将要制造某些集成电路器件。区域r1将包括存储器单元，区域r2将包括电容性元件，并且区域r3将包括高压mos晶体管。区域r1、r2、r3可以根据需要彼此绝缘，例如通过使用本领域公知的沟槽绝缘结构(未明确示出)。
[0059]
在图7a中，通过对掺杂有第二导电类型的掩埋层2进行注入来处理区域r1，并且通过对掺杂有第二导电类型的阱63和63’进行注入来处理区域r2和r3，以定义用于放置电容性元件和mos晶体管的有源区。在图7b中，通过对掺杂有第二导电类型的接触区域4和掺杂有第一导电类型的阱3进行注入，来进一步处理区域r1，以定义用于放置存储器单元的有源区。
[0060]
图7a和图7b没有暗示特定的顺序。更详细地，作为示例，按照一个顺序的过程步骤将包括：a)在区域r1中注入掩埋层2；b)在区域r2和r3中分别注入阱63和63’；c)在区域r1中注入阱3；d)在区域r1中注入接触区域4。
[0061]
在下一步骤中，如图7c中所示，在区域r1中定义第一沟槽tr1，并且在区域r2中形成第二沟槽tr2。区域r1中的沟槽tr1形成用于存储器单元的存取晶体管的垂直栅极。区域r2中的沟槽tr2形成垂直结构的电容性元件c的一部分。分别在区域r1和r2中的沟槽tr1、tr2同时形成，并且优选地具有相同或基本相同的深度，并且均被由导电材料制成的中心部分65填充，中心部分通过绝缘层67与阱63绝缘。每个沟槽tr1、tr2可以包括在阱63中的注入区域68，注入区域掺杂有第二导电类型并且位于沟槽的底部。在形成沟槽tr1、tr2时，区域r3被掩蔽。
[0062]
接下来，执行氧化过程(例如，热氧化)以在衬底61的正面70上形成氧化层90。该结果在图7d中示出。氧化层90是在衬底61的顶表面之上延伸的具有厚度t1的共同氧化层，厚度t1被选择以用于形成在区域r3中制造的高压mos晶体管的栅极氧化物，以及形成在区域r2中制造的电容性元件c的第一绝缘层77。厚度t1可以例如在至的范围内，并
且更具体地为大约厚度t1被选择，使得公共氧化层90在区域r2和r3中的部分支持电容性元件c和高压mos晶体管的高压操作。
[0063]
然而，厚度t1太厚而不能用作隧穿栅极氧化物，该隧穿栅极氧化物用于在区域r1中制造的存储器单元的浮置栅极晶体管。区域r2和r3被掩蔽，并且在区域r1中执行蚀刻以将公共氧化层90的一部分减薄到小于厚度t1的厚度t2。厚度t2被选择，以用于形成引用浮置栅极晶体管的隧穿栅极氧化物。该结果在图7e中示出。
[0064]
然后，多晶硅的层92被沉积在氧化层90上。该结果在图7f中示出。例如，多晶硅的层92可以具有大约的厚度。
[0065]
接下来，使用常规的光刻处理技术对多晶硅的层92进行图案化，用于：在第一区域r1中定义层94，该层最终将提供用于存储器单元的浮置栅极晶体管的浮置栅极电极；在用于电容性元件c的区域r2中定义第一导电层75；并且在用于高压mos晶体管的区域r3中定义栅极电极96。该结果在图7g中示出。
[0066]
使绝缘材料、例如硅氧化物-氮化物-氧化物(ono)电介质材料的层98的保形沉积覆盖第一区域r1中的层94、区域r2中的第一导电层75和区域r3中的栅极电极96。该结果在图7h中示出。
[0067]
然后，多晶硅的层100被沉积在ono层98和氧化层90上。该结果在图7i中示出。多晶硅的层100可以具有例如大约的厚度。
[0068]
接下来，使用常规的光刻处理技术对层100、98和94进行图案化，用于：从区域r3去除层100和98；在第一区域r1中形成栅极堆叠102，以包括用于存储器单元的浮置栅极晶体管的浮置栅极电极106和控制栅极电极104；，并且在用于电容性元件c的区域r3中形成第二导电层85。该结果在图7j中示出。区域r1中的层98在图案化之后保留的部分在控制栅极电极104和浮置栅极电极106之间提供电介质绝缘体108。区域r2中的层98在图案化之后保留的部分提供电容性元件c的第二绝缘层87。层90在区域r1中在用于存储器单元的浮置栅极电极106和阱63之间提供栅极氧化物。层90还在区域r2中在用于电容性元件c的第一导电层75和阱63之间提供绝缘体，并且在区域r3中在用于高压mos晶体管的栅极电极96和阱63’之间提供栅极氧化物。
[0069]
与区域r1中的厚度t2相比，在区域r2和r3中使用具有厚度t1的氧化层，解决了关于多晶硅的层92和衬底61之间的氧化物击穿的问题，并且因此允许电容性元件c和高压mos晶体管两者的较高压操作。
[0070]
然后，执行与定义源极(s)/漏极(d)区域相关联并且产生电互连的另外的过程步骤，以完成集成电路的生产。这些另外的处理步骤是本领域技术人员众所周知的，并且因此既未详细描述也未在附图中图示。
[0071]
本发明不限于这些实施例和实施方式，而是涵盖其任何变型；例如，制造电容性元件c的步骤可以与制造存储器单元的所述常规步骤分离地实施，即以专用于制造电容性元件c的方式实施；同样，如图中所示，第一和第二导电类型可以分别是p型和n型，或者相反可以分别是n型和p型。